TW200926917A - Method of dicing a circuit board sheet and package circuit board - Google Patents

Method of dicing a circuit board sheet and package circuit board Download PDF

Info

Publication number
TW200926917A
TW200926917A TW097130675A TW97130675A TW200926917A TW 200926917 A TW200926917 A TW 200926917A TW 097130675 A TW097130675 A TW 097130675A TW 97130675 A TW97130675 A TW 97130675A TW 200926917 A TW200926917 A TW 200926917A
Authority
TW
Taiwan
Prior art keywords
circuit board
insulating cover
cover layer
board sheet
cutting
Prior art date
Application number
TW097130675A
Other languages
English (en)
Inventor
Kishio Yokouchi
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200926917A publication Critical patent/TW200926917A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

200926917 九、發明說明: 【發明所屬技領】 發明背景 1.發明領域 5 本發明係有關於一種切割電路板片材之方法及一種由 切割一電路板片材所獲得之封裝體電路板,且特別係有關 於一種切割電路板片材之較佳方法及一種由這方法製成之 封裝體電路板’而在該電路板片材中,一配線層已形成在 一芯部之一表面上,且該芯部包括一導電材料。 10 【先前技術】 2·相關技術 在用以安裝半導體元件之電路板中,在該芯部中使用 碳纖維之電路板已被用來改善電路板之強度且使電路板之 熱膨脹係數配合半導體元件之熱膨脹係數^相較於一使用 15習知玻璃環氧樹脂基板之電路板,在該芯部中使用碳纖維 之電路板具有低熱膨脹係數。藉設置一電路板之熱膨脹係 數以配合一半導體元件之熱膨脹係數,可以減少該半導體 元件與該電路板之間產生的熱應力,如此可以大量銷來安 裝一大半導體元件。 2〇 在一製造電路板之習知方法中,在多數配線層與多數 絕緣層已形成在一大基板上以形成一配置有多數預定配線 層之電路板片材之後,切割該大電路板片材以獲得多數獨 立之電路板。該切割程序必須在切割使該等封裝體電路板 之外部尺寸達到高準確性,且必須避免在該等封裝體電路 5 200926917 板之切割表面上產生毛邊。 專利文獻1 曰本公開專利公報第2003-218287號 專利文獻2 日本公國内再發行公報第2004/064467號 C赛^ 内溶L迴 發明概要 10 15 當使用一切割錯將-大電路板片材切割❹_ 路板時’該等電路板之端面(即,㈣)會在_表面 表面上 出來且由該切割酬產生之碎屬會留在該電路板之切割 當使用一 n'部(預㈣)巾❹碳纖維或金屬纖唯 之電路板片材時,導電之碳纖維或金屬纖維 ^ 之封裝體電路板的切割表面暴露出來。即,導電之碳= 或金屬纖維之碎屑將會留在該等切割表面上二= 該等封裝體電路板發生贿之問題。 4會導致 路板=:機械強度但是易碎裂,因此當切割-電 路板片㈣,會有碳_由1立 且這些碳_(或碳粉末)會料1衫置掉名出來 .電==的是提供—種切割電路板片材之方法, 該電路板片材錢_ 裝體電路㈣,未由該等 ^基板來形成多數封 本發明 f物嶋面暴露出 亦提供一種封裝體電路板。 20 200926917 - 本發明之切割電路板片材之方法包括以下步驟:藉形 成一包括一導電材料之芯部且在該芯部之表面上提供一配 線層,形成一電路板片材;在該電路板片材之厚度方向上, 由該電路板片材之一表面形成多數内凹通道,以通過至少 5 該芯部;在該配線層之一表面上與該等内凹通道内侧,形 成一絕緣覆蓋層;及在該等内凹通道之寬度内且以該等内 凹通道之位置作為切割位置,切割該電路板片材。 在形成該絕緣覆蓋層之步驟中,該絕緣覆蓋層可形成 Φ 為使得該絕緣覆蓋層之表面高度在該等内凹通道之位置處 10 低於在該配線層形成之部份處。這是有利的,因為即使在 該絕緣覆蓋層已形成在該電路板片材之表面上,亦可以清 楚地知道切割位置。 或者,在形成該絕緣覆蓋層之步驟中,該絕緣覆蓋層 可形成為使得該絕緣覆蓋層之表面高度在包括該等内凹通 15 道至少在該芯部上方之位置的整個電路板片材上是均一 的。這是有利的,因為可以在該配線層與該等内凹通道上 Ο 輕易地形成該絕緣覆蓋層。 又,在形成該電路板片材之步驟中,該芯部可以藉由 積層多數包括碳纖維與金屬纖維之其中一者之預浸體來形 20 成。依此方式,藉由以一積層結構產生一芯部,可以提供 具有各向異性性質之芯部,且因此滿足更高機械強度之要 求。 本發明之封裝體電路板包括:一芯部,包括一導電之 材料;及一配線層,係形成在該芯部之一表面上,其中該 7 200926917 封裝體電路板之㈣表面被-絕緣覆蓋層覆蓋。 在此’該絕緣覆蓋層可形成為在該封裝體電路板之一 厚度方向上覆蓋該封裝體電路板之整個外側表面 利的,因為可以產生該封裝體電路板之外側表面(即,=割 5表面)被一絕緣體可靠地覆蓋之狀態。 或者’該絕緣覆蓋層可以形成為覆蓋該这部的至少側 表面且在該封裝體電路板之外側表面以外,為了達成這構 造,該絕緣覆蓋層必須形成為使得該絕緣覆蓋層之表面高 度在該電路板片材將被切割之位置(即,該等内凹通道之位 1〇置)處低於該電路板片材之其他部份處。這是有利的因為 可以在切割該電路板片材時輕易地檢查切割位置。 -金屬材料與_碳材料之其卜者可被絲作為該芯 部之材料。當如此做時,可以對一封裝體電路板提供優異 機械特性及/或對一封裝體電路板提供優異之散熱特性。 15 依據本發明切割電路板片材之方法及一依據該方法製 造之封裝體電路板,即使在切割一使用一導電芯部之電路 板片材時,亦不會有導電碎屑。因此,可以提供一由一電 路板片材輕易切割之高可靠性封裝體電路板。又,由於該 封裝體電路板之外側表面被該絕緣覆蓋層覆蓋,該封裝體 20電路板之外形係由該絕緣覆蓋層決定,且因此可以改良該 封裝體電路板之外部尺寸之準確性。此外,由於該封裝體 電路板之外形被該絕緣覆蓋層覆蓋,可以因一未暴露之包 括在該芯部中的導電材料或一本身即可導電的芯部而提供 一高可靠性封裝體電路板。 8 200926917 - 圖式簡單說明 第1A至ID圖係橫截面圖,顯示本發明第一實施例之電 路板片材之切割方法的程序; 第2圖是藉切割第1圖所示之電路板片材所製造之封裝 5 體電路板的橫截面圖; 第3A至3D圖係橫截面圖,顯示本發明第二實施例之電 路板片材之切割方法的程序; 第4圖是藉切割第3圖所示之電路板片材所製造之封裝 〇 體電路板的橫截面圖;及 10 第5A與5B圖是一封裝體電路板之其他實施例之例子 的橫截面圖。 C實施方式:J 較佳實施例之說明 第1實施例 15 以下將參照附圖說明本發明之切割電路板片材之方
法。第1A至1D圖係橫截面圖,顯示本發明第一實施例之電 〇 路板片材之切割方法的程序,且第2圖是藉切割第1A至1D 圖所示之電路板片材所製造之封裝體電路板的橫截面圖。 請注意雖然在本說明中所稱之整個配線層20與絕緣層22在 20 圖中係以斜陰影線顯示以便於了解本發明,但是配線圖案 或絕緣膜完全不是由具陰影之零件形成。 在此說明書中,一大積層電路板在切割被稱為一“電路 板片材”,且藉切割該電路板片材所製造之該積層電路板被 稱為“封裝體電路板”。 9 200926917 清注意此說明書說明具有一藉積層多數預浸體12形成 之心部10的電路板片材’且該等預浸體12係已藉以樹脂浸 潰碳纖維並透過加熱與加熱形成。 如第1A圖所示’該芯部10係藉於厚度方向上堆疊預浸 5體12且加熱加壓以積層該等預浸體12來構成,且該等預浸 體12已以如環氧樹脂之複合樹脂浸潰碳纖維製成。 在該芯部10已形成後,該等配線層2〇形成在該芯部10 之兩表面上’且該等配線層2〇係藉由如透過該等預浸體12 積層配線圖案膜任意之方法或一堆積法來形成。第1A圖顯 0 10 示一大電路板片材100已藉在該芯部10之兩表面上形成配 線層20而形成,且在所示電路板片材1〇〇上,該等配線層2〇 之表面形成該等絕緣層22。 在該電路板片材100已形成後,如第1B圖所示,凹部或 内凹通道30使用一位在該電路板片材100將被切割成多數 15 封裝體電路板200處之切割刀片,由在該上表面側上之絕緣 層22形成在該電路板片材1〇〇之厚度方向上。雖然未顯示, 最好在形成該等内凹通道時,在該電路板片材之下表 ❹ 面侧上提供一如切割帶之切割刀片保護構件。該等内凹通 道30係由在該上表面側上之絕緣層22形成,以到達一比至 20少該芯部10深之位置(即,直到該最低預浸體12之下表面的 高度)。當如此做時,必須小心地使得該電路板片材1〇〇不 會被該等内凹通道3〇切割。 當形成該等内凹通道30時’明顯可知的是應調整該等 内凹通道30之深度,使得該電路板片材1 〇〇不會被切割’且 10 200926917 • ,減提供由1通道30之内基絲面至該電路板片材 100之下表面的足夠厚度,使得該電路板片材ι〇〇在該等内 凹通道30形成後運送該電路板片材1〇〇時不會在該等内凹 通道30之位置處斷裂。 5 在6亥等内凹通道30已形成在該電路板片材1〇〇之上表 面中後’如第1C圖所示由如阻焊劑之絕緣保護材料構 成之絕緣覆蓋層40形成在該電路板片材100之上表面與側 表面上且在該等内凹通道30内。該絕緣覆蓋層40可形成為 © 冑一以熱壓結合結合階段絕緣膜之方法或藉-印刷絕 10緣膏之方法來覆蓋該電路板片材1〇〇。 在此實施例中,不論該等内凹通道30是否存在,該絕 緣覆蓋層40之上表面均橫跨該電路板片材1〇〇之整個表面 形成為平坦狀。該絕緣覆蓋層40亦形成在該電路板片材1〇〇 之最外側端面上。 15 找絕緣覆蓋層4G已形成後,-如—模附著膜之切割 保護材料50黏附在該電路板片材1〇〇之下表面上。接著,使 © 用-切割刀片60切割該電路板片材·,且該等内凹通道% 形成在該電路板片材!〇〇中作為該等切割位置。該切割刀片 60具有一窄於該内凹通道30之内壁間的間隙(即,通道寬 20度)B的切割寬度,且藉切割該電路板片材100,得到如第2 圖所示之封裝體電路板200。 清注意為了暴露出用以連接一在獨立封裝體電路板 200表面上之半導體晶片的連接墊等,可以將一將變成該絕 緣覆蓋層40之感光性絕緣膜附著在該電路板片材丨⑽之表 11 200926917 面上,且接著曝光與顯影該絕緣覆蓋層40,以在預定位置 處移除該絕緣材料。 在第2圖所示之封裝體電路板200上,在該等内凹通道 30形成之外表面上,由切割刀片6〇所形成之切割表面橫跨 該封骏體電路板2〇〇之整個厚度暴露出來。利用該封裝體電 路板2〇〇,該絕緣覆蓋層4〇在切割時被切割之表面在該等外 表面處暴露出來,使得該芯部1〇之侧表面完全被該絕緣覆 蓋層40密封起來。 〇 因此,可以可靠地防止包括在該芯部1〇中之碳纖維在 k封裝體電路板200之側表面處暴露出來,且可靠地避免該 〇 等碳纖維脫落至外側。又,當切割該電路板片材1〇〇時由 於該切割刀片未接觸該芯部1〇,所以來自該芯部1〇之碳纖 維不會混合在藉切割產生之碎屑中。因此,亦可避免該封 I體電路板200之電短路。 S第二實施例 由於在這第二實施例中之該等預浸體12、該等配線層 20及該等絕緣層22之構造與在第一實施例中之構造是相同 的’所以在此省略其詳細說明。 〇 〕 首先,如第3A圖所示,該芯部1〇係藉積層包括多數嗖 纖維之預浸體12來構成。藉在該芯部1〇之兩表面上實行堆 積法等以形成該配線層20,形成該電路板片材1〇〇。在該電 路板片材100已形成後,如第3B圖所示,藉由一在將被用來 作為該電路板片材100之切割位置之位置處的切割刀片形 成讀等内凹通道30。至此時之製程與在第一實施例中相同: 12 200926917 接著’如第3C圖所示,在該電路板片材100之側表面上 與該等内凹通道30内侧,形成由如一阻焊劑之絕緣保護材 料構成之絕緣覆蓋層40。依據此實施例之電路板片材1〇〇的 特徵在於在該等内凹通道30部份處之該絕緣覆蓋層4〇的高 5 度係形成為低於在該配線層20形成位置處之絕緣覆蓋層4〇 的表面高度。 詳而言之’如第3D圖所示’在此實施例中之絕緣覆蓋 層40的表面高度係設定為使該高度在整個電路板片材1〇〇 〇 上於在該芯部10上方之位置處是均一的。另一方面,在該 1〇等内凹通道30之寬度的各範圍SB中,該絕緣覆蓋層4〇之表 面高度低於在該芯部10上方之絕緣覆蓋層4〇的高度,以與 該等内凹通道30之形狀一致。在該絕緣覆蓋層4〇中,表面 高度低於其他部份之部份應最好比在切割該電路板片材 100時使用之切割刀片60的切割寬度CB更寬。即,該等内 15凹通道30之通道寬度B、該絕緣覆蓋層40之表面高度較低處 之部伤的寬度SB、及該切割刀片60之切割寬度CB係設定為 O CB<SB<B。 無論在何種情形中,該絕緣覆蓋層40之表面最好可在 在該電路板料刚將肋割之位置處歷下,目為如此即 2〇使在該等内凹通道3〇已填充該絕緣覆蓋層4〇後,亦可清楚 地知道切割位置。請注意在該等内凹通道3〇之位置處切割 該電路板片材100之前,將一如一模附著膜之切割保護材料 50黏附在該電路板片材100之下表面上。 依此方式所獲得之封裝體電路板2〇〇具有第4圖中所示 13 200926917 之構造,且在這封裝體電路板200上,在切割時被切割之絕 緣覆蓋層40的切割表面亦會在外側表面處暴露出來,使得 該芯部10之側表面完全被該絕緣覆蓋層40密封起來。因 此,可以可靠地防止包括在該芯部1〇中之碳纖維在該封裝 5體電路板200之侧表面處暴露出來且可靠地避免該等碳纖 維脫落至外側。又,當切割該電路板片材丨〇〇時,由於該切 割刀片未接觸該芯部10,所以來自該芯部1〇之碳纖維不會 混合在因切割所產生之碎屑中。因此,以與第一實施例相 同之方式,亦可以避免該封裝體電路板2〇〇之電短路。 截 10 雖然已詳細說明了藉依據本發明之實施例切割該電路 板片材100所產生的電路板片材100與封裝體電路板200,但 是應為顯而易見的是本發明不限於前述實施例。例如,雖 然當依據前述實施例在該電路板片材100中形成該等内凹 通道30時或在該電路板片材1〇〇上實行切割時所使用的是 切刀片60,但是,亦可使用一如起槽機之鑽床、一雷射 光束等來取代該切割刀片60。 …雖然在前述實施例中已說明了其中該等内凹通道歡 0 橫截面形狀是矩形的特性,但是,該等内凹通道3〇之橫截 亦可形成為大致U形或倒梯形。第认與犯圖顯示藉以$ 2〇些形狀形成該等内凹通道3〇、在該電路板片材刚之上表自 . 與側表面上形成該絕緣覆蓋層40、接著在該絕緣覆蓋層4〇 之上表面中於該等内凹部份内側(即,在該等内凹通道默 位置處)切割該電路板片材100所獲得之封裝體電路板挪。 第5A圖顯示_藉切割該等内凹通道3〇已形成橫截面大 14 200926917 - 致為U形之電路板片材100所獲得之封裝體電路板200,而第 5B圖顯示一藉切割該等内凹通道30已形成橫截面大致為倒 梯形之電路板片材100所獲得之封裝體電路板200。 當依據第二實施例切割該電路板片材100時,雖然是使 5用具有窄於該絕緣覆蓋層40上表面寬度SB之切割寬度CB 的切割刀片60,且該絕緣覆蓋層40形成在該等内凹通道3〇 内之一低於一形成該配線層20之部份的位置處,但是該切 割刀片60亦可不滿足有關該切割寬度CB之前述條件。但 φ 是,該切割刀片60之切割寬度CB必須窄於在該等内凹通道 10 30之内壁間的寬度B。 又,雖然前述實施例說明了利用藉積層多數以如環氧 樹脂等樹脂浸潰之碳纖維之預浸體12所製成的芯部1〇,形 成電路板片材100之一例子,但是亦可利用將金屬纖維混合 於碳纖維中且將如玻璃填充材之填充材混入該等預浸體 15 12 ’形成該芯部1〇。此外,在此顯而易見的是亦可將在前 述實施例中所述之構造應用至一利用一金屬板作為其中一 Ο 預浸體12而形成之電路板片材100。 當使用一金屬板作為該芯部10之一部份時,其優點是 可以改善該封裝體電路板200之散熱效能。 20 雖然前述封裝體電路板200係形成為使得該下方配線 層20之切割表面的部份未被該絕緣覆蓋層4〇覆蓋且暴露出 來’但是在此顯而易見的是當一絕緣層22之厚度與強度之 其中一者足夠時,可以將該等内凹通道3〇之基底位置設定 在這絕緣層22内側。這構造之優點是可以省略該封裝體電 15 200926917 路板200之下方配線層20之暴露部份(即,未被該絕緣覆蓋 層40覆蓋之部份)。 I:圖式簡單說明3 第1A至1D圖係橫截面圖,顯示本發明第一實施例之電 5 路板片材之切割方法的程序; 第2圖是藉切割第1圖所示之電路板片材所製造之封裝 體電路板的橫截面圖;
第3A至3D圖係橫截面圖,顯示本發明第二實施例之電 路板片材之切割方法的程序; 10 第4圖是藉切割第3圖所示之電路板片材所製造之封裝 體電路板的橫截面圖;及 第5A與5B圖是一封裝體電路板之其他實施例之例子 的橫截面圖。 【主要元件符號說明】 10.. .芯部 12.. .預浸體 20…配騎 22…絕騎 30…内凹通道 40.. .絕緣覆蓋層 50.. .切割保護材料 60.. .切割刀片 100.. .電路板片材 200.. .封裝體電路板 B…通道寬度 CB...切割寬度 SB···寬度
16

Claims (1)

  1. 200926917 十、申請專利範圍: 1. 一種切割電路板片材之方法,包含以下步驟: 藉形成一包括一導電材料之芯部且在該芯部之表 面上提供一配線層,形成一電路板片材; 5 在該電路板片材之厚度方向上,由該電路板片材之 一表面形成多數内凹通道,以通過至少該芯部; 在該配線層之一表面上與該等内凹通道内側,形成 一絕緣覆蓋層;及 在該等内凹通道之寬度内且以該等内凹通道之位 10 置作為切割位置,切割該電路板片材。 2. 如申請專利範圍第1項之切割電路板片材之方法, 其中形成該絕緣覆蓋層之步驟中,該絕緣覆蓋層形 成為使得該絕緣覆蓋層之表面高度在該等内凹通道之 位置處低於在該配線層形成之部份處。 15 3.如申請專利範圍第1項之切割電路板片材之方法, 其中在形成該絕緣覆蓋層之步驟中,該絕緣覆蓋層 形成為使得該絕緣覆蓋層之表面高度在包括該等内凹 通道至少在該芯部上方之位置的整個電路板片材上是 均一的。 20 4.如申請專利範圍第1項之切割電路板片材之方法, 其中在形成該電路板片材之步驟中5該芯部係藉由 積層多數包括碳纖維與金屬纖維之其中一者之預浸體 來形成。 5. —種封裝體電路板,包含: 17 200926917 一芯部,包括一導電之材料;及 一配線層,係形成在該芯部之一表面上, 其中該封裝體電路板之外側表面被一絕緣覆蓋層 覆蓋。 5 6.如申請專利範圍第5項之封裝體電路板, 其中該絕緣覆蓋層形成為在該封裝體電路板之一 厚度方向上覆蓋該封裝體電路板之整個外側表面。 7. 如申請專利範圍第5項之封裝體電路板, 其中該絕緣覆蓋層形成為覆蓋該芯部之至少側表 10 面且在該封裝體電路板之外側表面以外。 8. —種封裝體電路板,包含: 一芯部,包括一導電之材料;及 一配線層,係形成在該芯部之一表面上, 其中該芯部係由一金屬材料與一碳材料之其中一 15 者製成,且 該封裝體電路板之外側表面被一絕緣覆蓋層覆蓋。 9. 如申請專利範圍第8項之封裝體電路板, 其中該絕緣覆蓋層形成為在該封裝體電路板之一 厚度方向上覆蓋該封裝體電路板之整個外側表面。 20 10.如申請專利範圍第8項之封裝體電路板, 其中該絕緣覆蓋層形成為覆蓋該芯部之至少側表 面且在該封裝體電路板之外側表面上。 200926917 七、指定代表圆·· (一) 本案指定代表圖為:第(1A〜1D )圖。 (二) 本代表圖之元件符號簡單說明: 10.. .芯部 12.. .預浸體 20.. .配線層 22··.絕緣層 30.. .内凹通道 40.. .絕緣覆蓋層 50.. .切割保護材料 60.. .切割刀片 100.. .電路板片材 B...通道寬度 CB...切割寬度 八、本案若有化學式時,請揭示最能顯示發明特徵的化學式:
TW097130675A 2007-12-12 2008-08-12 Method of dicing a circuit board sheet and package circuit board TW200926917A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007320784A JP2009146988A (ja) 2007-12-12 2007-12-12 配線基板の個片化方法およびパッケージ用基板

Publications (1)

Publication Number Publication Date
TW200926917A true TW200926917A (en) 2009-06-16

Family

ID=40751724

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097130675A TW200926917A (en) 2007-12-12 2008-08-12 Method of dicing a circuit board sheet and package circuit board

Country Status (4)

Country Link
US (1) US20090151985A1 (zh)
JP (1) JP2009146988A (zh)
KR (1) KR101003343B1 (zh)
TW (1) TW200926917A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107428094A (zh) * 2015-03-31 2017-12-01 三菱重工业株式会社 结构体制造方法及结构体

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184846B1 (ko) * 2011-01-14 2012-09-20 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
JP6276040B2 (ja) * 2014-01-20 2018-02-07 日本特殊陶業株式会社 部品搭載用パッケージの製造方法
JP2017147395A (ja) * 2016-02-19 2017-08-24 凸版印刷株式会社 パッケージ用基板、およびその製造方法
JP6805511B2 (ja) * 2016-03-14 2020-12-23 凸版印刷株式会社 配線基板、およびその製造方法
JP6148764B2 (ja) * 2016-05-23 2017-06-14 新光電気工業株式会社 配線基板及びその製造方法
JP2018182095A (ja) * 2017-04-14 2018-11-15 新日本無線株式会社 半導体装置およびその製造方法
JP6821261B2 (ja) * 2017-04-21 2021-01-27 株式会社ディスコ 被加工物の加工方法
JP7113607B2 (ja) * 2017-11-01 2022-08-05 シチズン電子株式会社 Ledパッケージ及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02268456A (ja) * 1989-04-11 1990-11-02 Denki Kagaku Kogyo Kk 半導体素子パッケージ
JPH1117290A (ja) * 1997-06-27 1999-01-22 Fuji Photo Film Co Ltd 多層基板及びその製造方法
JP3451004B2 (ja) * 1997-11-25 2003-09-29 京セラ株式会社 電子部品収納用パッケージの製造方法
DE10000759C1 (de) * 2000-01-11 2001-05-23 Infineon Technologies Ag Verfahren zur Erzeugung von Justiermarken
JP2002026488A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd プリント基板製造方法
JP2003218287A (ja) * 2002-01-24 2003-07-31 Fujitsu Ltd 半導体素子搭載用基板及び半導体装置
JP2004047563A (ja) * 2002-07-09 2004-02-12 Renesas Technology Corp 半導体装置
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
CN100477891C (zh) * 2003-01-16 2009-04-08 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
JP2004289114A (ja) * 2003-03-03 2004-10-14 Fujitsu Ltd 実装基板及びその製造方法
JP2005166807A (ja) * 2003-12-01 2005-06-23 Sharp Corp 半導体素子の製造方法および基板の個片化方法
JP4386789B2 (ja) * 2004-05-12 2009-12-16 ローム株式会社 発光ダイオード素子の製造方法
JP4003780B2 (ja) * 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
TWI262042B (en) * 2004-12-20 2006-09-11 Nan Ya Printed Circuit Board C Method for cutting printed circuit board
JP4688545B2 (ja) * 2005-03-31 2011-05-25 富士通セミコンダクター株式会社 多層配線基板
JP4497112B2 (ja) * 2005-05-18 2010-07-07 ヤマハ株式会社 半導体装置の製造方法
JP2009099661A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 配線基板の個片化方法およびパッケージ用基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107428094A (zh) * 2015-03-31 2017-12-01 三菱重工业株式会社 结构体制造方法及结构体

Also Published As

Publication number Publication date
KR20090063075A (ko) 2009-06-17
JP2009146988A (ja) 2009-07-02
KR101003343B1 (ko) 2010-12-23
US20090151985A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
TW200926917A (en) Method of dicing a circuit board sheet and package circuit board
US7420128B2 (en) Electronic component embedded substrate and method for manufacturing the same
JP5767338B2 (ja) 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板
JP3904541B2 (ja) 半導体装置内蔵基板の製造方法
CN104869753B (zh) 印刷电路板及其制造方法
KR102120785B1 (ko) 반도체용 방열기판 및 그 제조 방법
US20120153463A1 (en) Multilayer wiring substrate and method of manufacturing the same
JP5484429B2 (ja) 電力変換装置
TW200950612A (en) Multilayer wiring board and method for manufacturing the same
JP2006173232A (ja) 半導体装置およびその製造方法
US7649739B2 (en) Circuit device
KR20150054171A (ko) 인쇄회로기판 및 그 제조방법
JP2009004544A (ja) 電子装置の製造方法及び電子装置
KR20130051708A (ko) 반도체 패키지 및 그 제조 방법
JP2013532901A (ja) 放熱回路基板及びその製造方法
EP2856502B1 (en) Semiconductor package substrate and method for manufacturing thereof
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
TW200304346A (en) Wiring board and method for producing the same
TW201001649A (en) Process of package substrate
JP2006237517A (ja) 回路装置およびその製造方法
KR101382843B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
JP2012009609A (ja) 多層回路基板
WO2013125033A1 (ja) 回路基板の製造方法
JP2019169634A (ja) 絶縁回路基板、及び、絶縁回路基板の製造方法
JP5150720B2 (ja) 電子アッセンブリーの製造方法並びに電子アッセンブリー