KR20090063075A - 배선 기판의 개편화 방법 및 패키지용 기판 - Google Patents

배선 기판의 개편화 방법 및 패키지용 기판 Download PDF

Info

Publication number
KR20090063075A
KR20090063075A KR1020080087759A KR20080087759A KR20090063075A KR 20090063075 A KR20090063075 A KR 20090063075A KR 1020080087759 A KR1020080087759 A KR 1020080087759A KR 20080087759 A KR20080087759 A KR 20080087759A KR 20090063075 A KR20090063075 A KR 20090063075A
Authority
KR
South Korea
Prior art keywords
wiring board
coating layer
package substrate
insulator coating
dicing
Prior art date
Application number
KR1020080087759A
Other languages
English (en)
Other versions
KR101003343B1 (ko
Inventor
키시오 요코우치
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20090063075A publication Critical patent/KR20090063075A/ko
Application granted granted Critical
Publication of KR101003343B1 publication Critical patent/KR101003343B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 도전성을 갖는 코어 기판을 구비한 배선 기판을 개편화(個片化:dicing)하여 패키지용 기판을 형성하는 경우에, 패키지용 기판의 외측면에서 도전재를 노출시키지 않고 패키지용 기판의 전기적 단락을 방지하는 것을 목적으로 한다.
도전성을 갖는 재료를 포함하는 코어부(10)를 형성하고, 코어부(10)의 표면에 배선층(20)을 마련하여 배선 기판(100)을 형성하는 공정과, 배선 기판(100)의 한쪽 면에서부터 배선 기판(100)의 판 두께 방향으로 오목홈(30)을 적어도 코어부(10)를 통과하는 위치까지 형성하는 공정과, 오목홈(30)을 포함하고, 배선층(20)의 표면에 절연체 피복층(40)을 형성하는 공정과, 오목홈(30) 위치를 다이싱 위치로 하여 오목홈(30)의 홈 폭 내에서 배선 기판(100)을 다이싱하는 공정을 포함한다.

Description

배선 기판의 개편화 방법 및 패키지용 기판{METHOD OF DICING A CIRCUIT BOARD SHEET AND PACKAGE CIRCUIT BOARD}
본 발명은 배선 기판의 개편화 방법과 배선 기판을 개편화(個片化:dicing)하여 얻은 패키지용 기판에 관한 것으로서, 보다 상세하게는, 도전성을 갖는 재료를 포함하는 코어부의 표면에 배선층을 형성한 배선 기판을 개편화할 때에 가장 적합한 배선 기판의 개편화 방법 및 이 방법에 의해 제조된 패키지용 기판에 관한 것이다.
반도체 소자를 탑재하는 배선 기판에는 배선 기판의 강도를 향상시키는 것, 배선 기판의 열팽창계수를 반도체 소자의 열팽창계수에 매칭시키는 등의 목적으로부터, 코어부에 탄소 섬유를 이용한 배선 기판이 제공되어 있다. 이 탄소 섬유를 코어부에 이용한 배선 기판은, 종래의 유리 에폭시 기판을 이용한 배선 기판과 비교하여 낮은 열팽창률을 갖는다. 이와 같이 반도체 소자의 열팽창계수와 배선 기판의 열팽창계수를 매칭시킴으로써, 반도체 소자와 배선 기판 사이에 발생하는 열응력을 완화하여, 대형이고 핀이 많은 반도체 소자를 탑재할 수 있게 된다.
통상, 배선 기판의 제조 공정에서는, 대형 기판에 대하여 배선층이나 절연층 을 형성하고, 소정의 배선층을 구비하는 배선 기판을 형성한 후, 대형 배선 기판을 다이싱하여 개편(個片)의 배선 기판을 얻고 있다. 이 다이싱 공정에서는, 다이싱 후의 패키지용 기판의 외형 치수가 고정밀도인 것에 추가하여 패키지용 기판의 절단면에 버어(burr)를 발생시키지 않도록 하는 것이 요구된다.
특허 문헌 1 : 일본 특허 공개 제2003-218287호 공보
특허 문헌 2 : 일본 재공표 제2004/064467호 공보
대형 배선 기판을 다이싱 날(dicing saw)을 이용하여 개편의 배선 기판으로 절단하면, 다이싱 날에 의한 절단면에는 배선 기판의 단면(측면)이 노출되고, 다이싱 날에 의한 절단 가루가 배선 기판의 절단면에 부착된 상태가 된다.
코어부(프리프레그(prepreg))에 탄소 섬유나 금속 섬유를 이용한 배선 기판의 경우, 개편으로 절단한 패키지용 기판의 절단면에는, 도전성을 갖는 탄소 섬유나 금속 섬유가 노출된다. 즉, 절단면에 도전성을 갖는 탄소 섬유나 금속 섬유의 절단 가루가 부착하게 된다. 이 때문에, 패키지용 기판에서 단락이 일어난다고 하는 문제가 발생한다.
또한, 탄소 섬유는 기계적 강도가 높은 반면, 무른 성질이 있기 때문에, 배선 기판을 절단한 상태에서는, 기판의 측면으로부터 탄소 섬유가 박리되어 떨어지고, 박리되어 떨어진 탄소 섬유(탄소 가루)에 의해 전자 장치가 오염된다고 하는 과제도 있다.
본원 발명은, 도전성을 갖는 코어 기판을 구비한 배선 기판을 개편화하여 패키지용 기판을 형성하는 경우에, 패키지용 기판의 외측면에서 도전재를 노출시키지 않고 패키지용 기판에 의한 전기적 단락을 방지할 수 있는 배선 기판의 개편화 방법 및 패키지용 기판을 제공하는 것을 목적으로 하고 있다.
본 발명은, 도전성을 갖는 재료를 포함하는 코어부를 형성하고, 이 코어부의 표면에 배선층을 마련하여 배선 기판을 형성하는 공정과, 상기 배선 기판의 한쪽 면에서부터 상기 배선 기판의 판 두께 방향으로 오목홈을 적어도 상기 코어부를 통과하는 위치까지 형성하는 공정과, 상기 오목홈을 포함하고, 상기 배선층의 표면에 절연체 피복층을 형성하는 공정과, 상기 오목홈 위치를 다이싱 위치로 하여 상기 오목홈의 홈 폭 내에서 상기 배선 기판을 다이싱하는 공정을 포함하는 것을 특징으로 하는 배선 기판의 개편화 방법이다.
또한, 상기 절연체 피복층을 형성하는 공정에서, 상기 절연체 피복층의 표면 높이 위치는, 상기 오목홈 부분에서 상기 배선층이 형성되어 있는 부분보다도 낮은 위치에 형성되는 것을 특징으로 한다. 이에 따라, 배선 기판의 표면에 절연 피막을 형성하여도 다이싱 위치를 명확히 할 수 있기 때문에 매우 적합하다.
또한, 상기 절연체 피복층을 형성하는 공정에서, 상기 절연체 피복층의 표면 높이 위치는, 상기 오목홈 부분을 포함한 전역에 걸쳐 적어도 상기 코어부의 상위(上位)에서 동일면에 형성되는 것을 특징으로 한다. 이에 따라, 배선층 및 오목홈으로의 절연체 피복층의 형성을 용이하게 행할 수 있기 때문에 매우 적합하다.
또한, 상기 배선 기판을 형성하는 공정에서, 탄소 섬유 또는 금속 섬유를 포함하는 프리프레그를 적층함으로써 코어부가 형성되는 것을 특징으로 한다. 이와 같이 코어부를 적층체로 함으로써, 코어부에 이방성의 성질을 부여할 수 있어 보다 고도한 기계적 강도의 요구에 대응할 수 있다.
또한, 도전성을 갖는 재료를 포함하는 코어부의 표면에 배선층이 형성되어 이루어지는 패키지용 기판으로서, 이 패키지용 기판의 외측면은 절연체 피복층에 의해 피복되어 있는 것을 특징으로 하는 패키지용 기판의 발명도 있다.
또한, 상기 패키지용 기판의 외측면에는 상기 절연체 피복층이 판 두께 방향의 전 범위에 걸쳐 형성되어 있는 것을 특징으로 한다. 이에 따라, 패키지용 기판의 외측면(다이싱면)을 확실하게 절연체에 의해 피복한 상태로 할 수 있기 때문에 매우 적합하다.
또한, 상기 패키지용 기판의 외측면에는 상기 절연체 피복층이 적어도 상기 코어부의 측면을 피복하여 형성되어 있는 것을 특징으로 한다. 이 구성을 실현시키기 위해서는, 배선 기판에서의 다이싱해야 할 위치(오목홈 위치)의 표면 높이를 배선 기판의 다른 위치에서의 표면 높이보다도 낮게 해 둘 필요가 있다. 이에 따라, 배선 기판을 다이싱할 때에 다이싱 위치의 확인이 용이해지기 때문에 매우 적합하다.
또한, 상기 코어부의 재료로서 금속재 또는 탄소재가 이용되고 있는 것을 특징으로 한다. 이에 따라, 기계적 특성이 우수한 패키지용 기판이나 방열 성능이 우수한 패키지용 기판을 제공할 수 있다.
본 발명에 따른 배선 기판의 개편화 방법과 이 방법에 의해 제조된 패키지용 기판에 따르면, 도전성을 갖는 코어부를 이용한 배선 기판이더라도, 개편화할 때에 도전성을 갖는 절단 가루가 발생하는 일이 없다. 따라서, 개편화가 용이하고, 신뢰성이 높은 패키지용 기판을 제공할 수 있다. 또한, 패키지용 기판의 외측면이 절연체 피복층에 의해 피복되어 있기 때문에, 패키지용 기판의 외형이 절연체 피복층에 의해 규정되며, 패키지용 기판에서의 형상 치수의 정밀도가 향상된다. 이에 덧붙여 서 패키지용 기판의 외형이 절연체 피복층에 의해 피복되어 있기 때문에, 코어부에 포함되어 있는 도전성을 갖는 재료 또는 도전성을 갖는 코어부 그 자체가 노출되어 버리는 일이 없기 때문에 신뢰성이 높은 패키지용 기판을 제공할 수 있다.
(제1 실시 형태)
이하, 본 발명에 따른 배선 기판의 개편화 방법의 실시 형태에 대해서, 도면에 기초하여 설명한다. 도 1a 내지 도 1d는 제1 실시 형태에 있어서의 배선 기판의 개편화 처리의 순서를 도시한 단면도이다.
도 2는 도 1의 배선 기판을 다이싱하여 개편화한 후의 패키지용 기판의 단면도이다. 또한, 본 명세서 내에서 참조하고 있는 각 도면에 있어서는, 간략화하기 위해서 배선층(20) 및 절연층(22) 전체가 해칭되어 있지만, 해칭되어 있는 부분 전부에 배선 패턴이나 절연막이 형성되어 있는 것은 아니다.
본 명세서 내에 있어서는, 개편화하기 전의 대형인 상태의 적층 기판을 배선 기판이라 부르고, 배선 기판을 개편화하여 얻어진 적층 기판을 패키지용 기판이라 부르고 있다.
또한, 본 실시 형태에서는, 탄소 섬유에 수지를 함침시켜 형성한 프리프레그(12)를 복수 장 적층하고, 가열 및 가압하여 형성한 코어부(10)를 구비하는 배선 기판에 대해서 설명한다.
도 1a에 도시된 바와 같이, 코어부(10)는 탄소 섬유에 에폭시수지 등의 합성수지를 함침시켜 얻은 프리프레그(12)를 두께 방향으로 적층하여 가압 및 가열함으 로써 구성되어 있다.
코어부(10)를 형성한 후, 코어부(10)의 양면(兩面)에 배선층(20)을 형성한다. 배선층(20)은 프리프레그(12)를 통해 배선 패턴 필름을 적층하는 방법, 혹은 빌드-업 공법 등의 임의의 방법에 의해 형성된다. 도 1a는 코어부(10)의 양면에 배선층(20)을 형성하여 대형 배선 기판(100)을 형성한 상태를 도시한다. 도시예의 배선 기판(100)은 배선층(20)의 표면이 절연층(22)으로 되어 있다.
배선 기판(100)을 형성한 후, 도 1b에 도시된 바와 같이, 패키지용 기판(200)에, 개편화할 때의 다이싱 위치에서 다이싱 블레이드에 의해 상면측의 절연층(22)에서부터 배선 기판(100)의 판 두께 방향으로 오목하게 한 오목홈(30)을 형성한다. 도시하지 않지만, 오목홈(30)을 형성할 때에는 배선 기판(100)의 하면측 표면에 다이싱 테이프 등의 다이싱 블레이드 보호재를 배치하면 매우 적합하다. 오목홈(30)은 상면측의 절연층(22)에서부터 적어도 코어부(10)[최하단의 프리프레그(12)의 하측 표면의 높이 위치]를 통과하는(넘는) 깊이의 위치까지 형성된다. 이 때, 오목홈(30)에 의해 배선 기판(100)이 개편화되어 버리지 않도록 주의한다.
오목홈(30)의 형성시에 배선 기판(100)이 개편화되어 버리지 않도록 오목홈(30)의 깊이를 조정해야 하는 것은 물론이지만, 오목홈(30)을 형성한 후의 배선 기판(100)에 반송중에 가해지는 충격에 의해 배선 기판(100)이 오목홈(30)의 위치에서 분리되어 버리지 않도록, 오목홈(30)의 내부 바닥부와 배선 기판(100)의 하면측까지의 판 두께를 충분히 확보해야 한다.
배선 기판(100)의 상측 표면에 오목홈(30)을 형성한 후, 도 1c에 도시된 바 와 같이, 오목홈(30) 내를 포함하고 배선 기판(100)의 상면 및 측면에 솔더 레지스트 등의 절연성을 갖춘 보호재로 이루어진 절연체 피복층(40)을 형성한다. 절연체 피복층(40)은 B 스테이지 상태의 절연성 필름을 열압착하는 방법, 절연성 페이스트를 인쇄하는 방법에 의해 배선 기판(100)에 피착시킬 수 있다.
본 실시 형태에 있어서는, 절연체 피복층(40)의 상측 표면은 오목홈(30)의 유무에 관계없이 배선 기판(100)의 상면 전체에 있어서 평탄하게 형성되어 있다. 절연체 피복층(40)은 배선 기판(100) 최외주의 외측 벽면에도 형성된다.
절연체 피복층(40)을 형성한 후, 배선 기판(100)의 하측 표면에 다이아 터치 필름 등의 다이싱 보호재(50)를 접착한다. 그리고, 오목홈(30)의 내벽면간 치수(홈폭 치수) B보다도 좁은 절단폭을 갖는 다이싱 블레이드(60)를 이용하여 배선 기판(100)에 형성되어 있던 오목홈(30)을 다이싱 위치로서 다이싱한다. 배선 기판(100)을 개편화함으로써, 도 2에 도시된 바와 같은 패키지용 기판(200)을 얻을 수 있다.
또한, 패키지용 기판(200)의 표면에 반도체 칩과 접속되는 접속 패드 등을 노출시키기 위해서는, 배선 기판(100)의 표면에 절연체 피복층(40)이 되는 감광성을 갖춘 절연재를 피착시키고, 노광 및 현상에 의해 소정 부위의 절연재를 제거하도록 하면 좋다.
도 2에 도시된 패키지용 기판(200)에 있어서는, 오목홈(30)이 형성되어 있는 쪽의 외측면에는, 패키지용 기판(200)의 판 두께 방향의 전역에 걸쳐 다이싱 블레이드(60)에 의한 절단면이 노출된 상태로 되어 있다. 이 패키지용 기판(200)에서 는, 외측면에 다이싱에 의해 절단된 절연체 피복층(40)의 절단면이 노출되고, 코어부(10)의 측면이 절연체 피복층(40)에 의해 완전히 밀봉된 상태가 된다.
따라서, 패키지용 기판(200)의 측면에 코어부(10)에 포함되는 탄소 섬유의 노출이 확실하게 방지되고, 탄소 섬유가 외부로 박리되어 떨어지는 것을 확실하게 방지할 수 있다. 또한, 배선 기판(100)을 다이싱할 때에, 다이싱 날이 코어부(10)에 닿는 일이 없기 때문에, 다이싱에 의한 절단 가루 속에 코어부(10)의 탄소 섬유가 혼입되는 일이 없다. 이 점으로부터도 패키지용 기판(200)의 전기적 단락을 방지할 수 있다.
(제2 실시 형태)
도 3a 내지 도 3d는 제2 실시 형태에 있어서의 배선 기판의 개편화 처리의 순서를 도시한 단면도이다. 도 4는 도 3의 배선 기판을 다이싱하여 개편화한 후의 패키지용 기판의 단면도이다.
본 실시 형태에 있어서의 프리프레그(12), 배선층(20) 및 절연층(22)의 구성은 제1 실시 형태에 있어서의 구성과 동일한 구성이기 때문에, 여기서는 이들에 대한 상세한 설명을 생략한다.
우선, 도 3a에 도시된 바와 같이, 탄소 섬유를 포함하는 프리프레그(12)를 적층하여 코어부(10)를 구성한다. 코어부(10)의 양면에 빌드-업 공법 등에 의해 배선층(20)을 형성하여, 배선 기판(100)을 형성한다. 배선 기판(100)을 형성한 후, 도 3B에 도시된 바와 같이, 배선 기판(100)의 다이싱 위치가 되는 위치에 다이싱 블레이드에 의해 오목홈(30)을 형성한다. 지금까지의 공정은 제1 실시 형태와 동일 하다.
다음에, 도 3c에 도시된 바와 같이, 솔더 레지스트 등의 절연성 보호재로 이루어진 절연체 피복층(40)을, 오목홈(30)을 포함하는 배선 기판(100)의 측면에 형성한다. 오목홈(30) 부분에서의 절연체 피복층(40)의 표면의 높이가 배선층(20)이 형성되어 있는 부위에서의 절연체 피복층(40)의 표면의 높이 위치보다도 낮게 되도록 하고 있는 것이 본 실시 형태에 있어서의 배선 기판(100)의 특징이다.
보다 상세히 설명하면, 도 3d에 도시된 바와 같이, 본 실시 형태에 있어서의 절연체 피막층(40)의 표면 높이 위치는, 코어부(10)의 상부에 있어서는 배선 기판(100)의 전역에 걸쳐 동일면의 높이 위치에 형성되어 있다. 이것에 ql하여, 오목홈(30)의 폭 치수 SB의 범위에서는, 오목홈(30)의 형상을 따라 절연체 피막층(40)의 표면 높이 위치가 코어부(10)의 상부 위치보다도 낮게 되어 있다. 이 절연체 피복층(40)에 있어서 표면 높이 위치가 다른 부위보다 낮게 되어 있는 부분(폭 SB의 부분)은 배선 기판(100)을 다이싱할 때에 이용되는 다이싱 블레이드(60)에 의한 절단 폭 CB보다도 넓게 되어 있는 것이 바람직하다. 즉, 오목홈(30)의 홈 폭 치수 B와 절연체 피복층(40)의 표면 높이 위치가 낮게 되어 있는 부분의 폭 치수 SB와, 다이싱 블레이드(60)의 절단 폭 CB의 크기는 CB<SB<B가 된다.
어떻든 간에, 배선 기판(100)을 다이싱해야 할 위치인 오목홈(30) 부분에 있어서, 절연체 피복층(40)의 표면이 오목한 형상으로 되어 있으면, 오목홈(30)에 절연체 피막층(40)이 충전된 후라도 다이싱 위치를 명확하게 알 수 있어서 매우 적합하다. 또한, 배선 기판(100)을 오목홈(30)의 위치에서 다이싱하기 전에, 배선 기 판(100)의 하측 표면에 다이아 터치 필름 등의 다이싱 보호재(50)를 접착하여 다이싱한다.
이와 같이 하여 얻어진 패키지용 기판(200)은 도 4에 도시된 구조가 된다. 이 패키지용 기판(200)에 있어서도, 외측면에 다이싱에 의해 절단된 절연체 피복층(40)의 절단면이 노출되고, 코어부(10)의 측면이 절연체 피복층(40)에 의해 완전히 밀봉된 상태가 된다. 따라서, 패키지용 기판(200)의 측면에 코어부(10)에 포함되는 탄소 섬유가 노출되는 것이 확실하게 방지되고, 탄소 섬유가 외부로 박리되어 떨어지는 것을 확실하게 방지할 수 있다. 또한, 배선 기판(100)을 다이싱할 때에, 다이싱 날이 코어부(10)에 닿는 일이 없기 때문에, 다이싱에 의한 절단 가루 속에 코어부(10)의 탄소 섬유가 혼입되는 일이 없다. 이 점으로부터도 패키지용 기판(200)의 전기적 단락을 방지할 수 있는 것은 제1 실시 형태와 동일하다.
이상으로, 본 실시 형태에 있어서의 배선 기판(100)과 이것을 개편화하여 이루어지는 패키지용 기판(200)에 대해서 상세히 설명해 왔지만, 본 발명은 이상의 실시 형태에 한정되지 않는 것은 물론이다. 예컨대, 본 실시 형태에 있어서 배선 기판(100)에 오목홈(30)을 형성할 때나, 배선 기판(100)을 개편화하기 위한 다이싱을 행할 때에는, 다이싱 블레이드(60)를 이용하고 있지만, 다이싱 블레이드(60)에 대신하여 라우터 등의 드릴 외에 레이저빔을 이용하여도 좋다.
또한, 본 실시 형태에 있어서는 오목홈(30)의 단면 형상을 직사각형 형상으로 형성한 형태에 대해서 설명하고 있지만, 오목홈(30)의 형태는 단면 형상이 대략U자형, 역사다리꼴형 등의 형상으로 형성하는 것도 물론 가능하다. 이들과 같은 형 상으로 오목홈(30)을 형성한 후에 배선 기판(100)의 상면 및 측면에 절연체 피막층(40)을 형성하고, 절연체 피막층(40)의 상면에 있어서의 오목 부분 내[오목홈(30)의 위치]에서 배선 기판(100)을 개편화하여 얻은 패키지용 기판(100)을 도 5a 및 도 5b에 도시한다.
도 5a는 단면 형상이 대략 U자형을 이루는 오목홈(30)을 형성한 배선 기판(100)을 개편화하여 얻은 패키지용 기판(200)이며, 도 5b는 단면 형상이 역사다리꼴형을 이루는 오목홈(30)을 형성한 배선 기판(100)을 개편화하여 얻은 패키지용 기판(200)이다.
또한, 제2 실시 형태에 있어서, 배선 기판(100)을 다이싱할 때에는 오목홈(30) 부분에 있어서 배선층(20)이 형성되어 있는 부분보다도 낮은 높이 위치에 형성되어 있는 절연체 피복층(40)의 상면 폭 SB보다도 좁은 절단 폭 CB를 갖는 다이싱 블레이드(60)를 이용하여 배선 기판(100)을 절단하고 있지만, 다이싱 블레이드(60)는 반드시 이 절단 폭 CB의 조건을 만족하고 있지 않아도 좋다. 단, 다이싱 블레이드(60)의 절단 폭 CB는 오목홈(30)의 내벽면간 치수 B보다 좁아야만 한다.
또한, 본 실시 형태에 있어서는, 탄소 섬유에 에폭시수지 등의 수지를 함침시킨 프리프레그(12)를 복수 층으로 적층한 코어부(10)를 이용하여 배선 기판(100)을 형성한 예에 대해서 설명하고 있지만, 탄소 섬유에 금속 섬유를 혼입시킨 프리프레그(12)를 사용하여 코어부(10)를 형성하는 것도 가능하고, 프리프레그(12)에 유리 필러 등의 필러재를 혼입할 수도 있다. 나아가서는, 프리프레그(12)의 일부에 금속판을 이용하여 형성한 배선 기판(100)에 있어서도 이상의 실시 형태에서 설명 한 구성을 적용할 수 있는 것은 물론이다.
코어부(10)의 일부에 금속판을 채용한 경우는, 패키지용 기판(200)의 방열 성능을 향상시킬 수 있다고 하는 이점이 있다.
또한, 이상으로 설명한 패키지용 기판(200)은 하면측 배선층(20)의 절단면의 일부가 절연체 피복층(40)에 의해 피복되어 있지 않고, 노출된 상태로 되어 있지만, 절연층(22)의 두께 또는 강도 중 적어도 한쪽이 충분히 확보되어 있는 경우에 있어서는, 오목홈(30)의 바닥부 위치를 절연층(22)의 층 내로 하는 것도 물론 가능하다. 이러한 형태를 채용함으로써, 패키지용 기판(200)의 하면측 배선층(20)의 노출 부분[절연체 피복층(40)에 의해 피복되어 있지 않은 부분]을 없앨 수 있기 때문에 매우 적합하다.
도 1a 내지 도 1d는 제1 실시 형태에 있어서의 배선 기판의 개편화 처리의 순서를 도시한 단면도.
도 2는 도 1의 배선 기판을 다이싱하여 개편화한 후의 패키지용 기판의 단면도.
도 3a 내지 도 3d는 제2 실시 형태에 있어서의 배선 기판의 개편화 처리의 순서를 도시한 단면도.
도 4는 도 3의 배선 기판을 다이싱하여 개편화한 후의 패키지용 기판의 단면도.
도 5a 및 도 5b는 패키지용 기판의 다른 실시 형태에 있어서의 일례를 도시한 단면도.

Claims (10)

  1. 도전성을 갖는 재료를 포함하는 코어부를 형성하고, 이 코어부의 표면에 배선층을 마련하여 배선 기판을 형성하는 공정과,
    상기 배선 기판의 한쪽 면에서부터 상기 배선 기판의 판 두께 방향으로 오목홈을 적어도 상기 코어부를 통과하는 위치까지 형성하는 공정과,
    상기 오목홈을 포함하고, 상기 배선층의 표면에 절연체 피복층을 형성하는 공정과,
    상기 오목홈 위치를 다이싱 위치로 하여 상기 오목홈의 홈 폭 내에서 상기 배선 기판을 다이싱하는 공정
    을 포함하는 것을 특징으로 하는 배선 기판의 개편화 방법.
  2. 제1항에 있어서, 상기 절연체 피복층을 형성하는 공정에서, 상기 절연체 피복층의 표면 높이 위치는, 상기 오목홈 부분에서 상기 배선층이 형성되어 있는 부분보다도 낮은 위치에 형성되는 것을 특징으로 하는 배선 기판의 개편화 방법.
  3. 제1항에 있어서, 상기 절연체 피복층을 형성하는 공정에서, 상기 절연체 피복층의 표면 높이 위치는, 상기 오목홈 부분을 포함한 전역에 걸쳐 적어도 상기 코어부의 상위(上位)에서 동일면에 형성되는 것을 특징으로 하는 배선 기판의 개편화 방법.
  4. 제1항에 있어서, 상기 배선 기판을 형성하는 공정에서, 탄소 섬유 또는 금속 섬유를 포함하는 프리프레그(prepreg)를 적층함으로써 코어부가 형성되는 것을 특징으로 하는 배선 기판의 개편화 방법.
  5. 도전성을 갖는 재료를 포함하는 코어부의 표면에 배선층이 형성되어 이루어지는 패키지용 기판으로서, 상기 패키지용 기판의 외측면은 절연체 피복층에 의해 피복되어 있는 것을 특징으로 하는 패키지용 기판.
  6. 제5항에 있어서, 상기 패키지용 기판의 외측면에는 상기 절연체 피복층이 판 두께 방향의 전 범위에 걸쳐 형성되어 있는 것을 특징으로 하는 패키지용 기판.
  7. 제5항에 있어서, 상기 패키지용 기판의 외측면에는 상기 절연체 피복층이 적어도 상기 코어부의 측면을 피복하여 형성되어 있는 것을 특징으로 하는 패키지용 기판.
  8. 도전성을 갖는 재료를 포함하는 코어부의 표면에 배선층이 형성되어 이루어지는 패키지용 기판으로서,
    상기 코어부는 금속 재료 또는 탄소 재료에 의해 이루어지고,
    상기 패키지용 기판의 외측면은 절연체 피복층에 의해 피복되어 있는 것을 특징으로 하는 패키지용 기판.
  9. 제8항에 있어서, 상기 패키지용 기판의 외측면에는 상기 절연체 피복층이 판 두께 방향의 전 범위에 걸쳐 형성되어 있는 것을 특징으로 하는 패키지용 기판.
  10. 제8항에 있어서, 상기 패키지용 기판의 외측면에는 상기 절연체 피복층이 적어도 상기 코어부의 측면을 피복하여 형성되어 있는 것을 특징으로 하는 패키지용 기판.
KR1020080087759A 2007-12-12 2008-09-05 배선 기판의 개편화 방법 및 패키지용 기판 KR101003343B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00320784 2007-12-12
JP2007320784A JP2009146988A (ja) 2007-12-12 2007-12-12 配線基板の個片化方法およびパッケージ用基板

Publications (2)

Publication Number Publication Date
KR20090063075A true KR20090063075A (ko) 2009-06-17
KR101003343B1 KR101003343B1 (ko) 2010-12-23

Family

ID=40751724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087759A KR101003343B1 (ko) 2007-12-12 2008-09-05 배선 기판의 개편화 방법 및 패키지용 기판

Country Status (4)

Country Link
US (1) US20090151985A1 (ko)
JP (1) JP2009146988A (ko)
KR (1) KR101003343B1 (ko)
TW (1) TW200926917A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184846B1 (ko) * 2011-01-14 2012-09-20 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
JP6276040B2 (ja) * 2014-01-20 2018-02-07 日本特殊陶業株式会社 部品搭載用パッケージの製造方法
JP6580359B2 (ja) * 2015-03-31 2019-09-25 三菱重工業株式会社 構造体製造方法および構造体
JP2017147395A (ja) * 2016-02-19 2017-08-24 凸版印刷株式会社 パッケージ用基板、およびその製造方法
JP6805511B2 (ja) * 2016-03-14 2020-12-23 凸版印刷株式会社 配線基板、およびその製造方法
JP6148764B2 (ja) * 2016-05-23 2017-06-14 新光電気工業株式会社 配線基板及びその製造方法
JP2018182095A (ja) * 2017-04-14 2018-11-15 新日本無線株式会社 半導体装置およびその製造方法
JP6821261B2 (ja) * 2017-04-21 2021-01-27 株式会社ディスコ 被加工物の加工方法
JP7113607B2 (ja) * 2017-11-01 2022-08-05 シチズン電子株式会社 Ledパッケージ及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02268456A (ja) * 1989-04-11 1990-11-02 Denki Kagaku Kogyo Kk 半導体素子パッケージ
JPH1117290A (ja) * 1997-06-27 1999-01-22 Fuji Photo Film Co Ltd 多層基板及びその製造方法
JP3451004B2 (ja) * 1997-11-25 2003-09-29 京セラ株式会社 電子部品収納用パッケージの製造方法
DE10000759C1 (de) * 2000-01-11 2001-05-23 Infineon Technologies Ag Verfahren zur Erzeugung von Justiermarken
JP2002026488A (ja) * 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd プリント基板製造方法
JP2003218287A (ja) * 2002-01-24 2003-07-31 Fujitsu Ltd 半導体素子搭載用基板及び半導体装置
JP2004047563A (ja) * 2002-07-09 2004-02-12 Renesas Technology Corp 半導体装置
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JP2004289114A (ja) * 2003-03-03 2004-10-14 Fujitsu Ltd 実装基板及びその製造方法
JP2005166807A (ja) * 2003-12-01 2005-06-23 Sharp Corp 半導体素子の製造方法および基板の個片化方法
JP4386789B2 (ja) * 2004-05-12 2009-12-16 ローム株式会社 発光ダイオード素子の製造方法
JP4003780B2 (ja) * 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
TWI262042B (en) * 2004-12-20 2006-09-11 Nan Ya Printed Circuit Board C Method for cutting printed circuit board
JP4688545B2 (ja) * 2005-03-31 2011-05-25 富士通セミコンダクター株式会社 多層配線基板
JP4497112B2 (ja) * 2005-05-18 2010-07-07 ヤマハ株式会社 半導体装置の製造方法
JP2009099661A (ja) * 2007-10-15 2009-05-07 Shinko Electric Ind Co Ltd 配線基板の個片化方法およびパッケージ用基板

Also Published As

Publication number Publication date
KR101003343B1 (ko) 2010-12-23
TW200926917A (en) 2009-06-16
US20090151985A1 (en) 2009-06-18
JP2009146988A (ja) 2009-07-02

Similar Documents

Publication Publication Date Title
KR101003343B1 (ko) 배선 기판의 개편화 방법 및 패키지용 기판
JP6427817B2 (ja) 印刷回路基板及びその製造方法
JP4510020B2 (ja) 電子モジュールの製造方法
CN107787112B (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
CN104869753B (zh) 印刷电路板及其制造方法
US5088008A (en) Circuit board for mounting electronic components
CN111430128A (zh) 线圈部件
CN105323951B (zh) 印刷电路板及其制造方法
TW201640997A (zh) 模製電路模組及其製造方法
WO2016092691A1 (ja) モールド回路モジュール及びその製造方法
US10672697B2 (en) Wiring board and electronic package
CN107295747A (zh) 器件载体及制造器件载体的方法
US11812556B2 (en) Printed circuit board and manufacturing method thereof
KR20130051708A (ko) 반도체 패키지 및 그 제조 방법
JP2013532901A (ja) 放熱回路基板及びその製造方法
US20230011464A1 (en) Wiring structure and method for manufacturing the same
US10978417B2 (en) Wiring structure and method for manufacturing the same
US10593621B2 (en) Semiconductor device with barrier layer
JPWO2011148915A1 (ja) モジュール基板およびその製造方法
JP2009099661A (ja) 配線基板の個片化方法およびパッケージ用基板
KR20170048869A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
CN112349711A (zh) 半导体设备封装
US20220159824A1 (en) Package carrier and manufacturing method thereof
JP2008016491A (ja) 導体ベースプリント配線基板、及びその製造方法
JP4373121B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee