TW200845257A - Evaluation method of silicon wafer - Google Patents

Evaluation method of silicon wafer Download PDF

Info

Publication number
TW200845257A
TW200845257A TW096148822A TW96148822A TW200845257A TW 200845257 A TW200845257 A TW 200845257A TW 096148822 A TW096148822 A TW 096148822A TW 96148822 A TW96148822 A TW 96148822A TW 200845257 A TW200845257 A TW 200845257A
Authority
TW
Taiwan
Prior art keywords
wafer
area
electrode
electrodes
evaluated
Prior art date
Application number
TW096148822A
Other languages
English (en)
Inventor
Hisayuki Saito
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200845257A publication Critical patent/TW200845257A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49227Insulator making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

200845257 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種矽晶圓的評價方法,具體上是有 關於一種方法,是藉由先在矽晶圓上製造M0S(金屬氧化 半導體’ Metal Oxide Semiconductor)電容器,並測定該乳 化膜(絕緣膜)的絕緣破壞特性,來評價矽晶圓。 【先前技術】 G01 (Gate Oxide Integrity ;閘極氧化層完整性)評價, 作為以石夕為首之半導體晶圓的評價方法,是非常有效的(例 如參 M· Tamatsuka 等人,“Medium Field Breakdown
Origin 〇 n Metal Oxide Semiconductor Capacitor
Containing Grown-in Czochralski Silicon Crystal Defects ;源自含有切克勞斯基法成長矽晶缺陷之金氧半電 谷器的中電場朋潰 ,JPn· J· Appl· Phys.,第37卷(1998 年)’第1 2 3 6 - 1 2 3 9頁),而被廣泛地使用。依照本方法, I) 能夠非常兩敏感度地檢測因碎晶圓中的 COP(Crystal
Originated Particles ;晶體原生的空坑或微粒)或金屬污染 所造成的影響。 該G0I評價是例如先將石夕晶圓表面氧化來形成石夕氧 •化膜(閘極氧化膜)作為絕緣膜,並在其上面形成多晶石夕膜 等電極,來製造具有MOS結構之MOS電容器後,對電極 施加電應力來使閘極氧化膜破壞’並根據該絕緣破壞電場 強度來評價矽晶圓的品質。 5 200845257 例如,C OP等的缺陷若存在於矽晶圓的主表面時,在 石夕晶圓的主表面形成氧化膜時,在cop的空穴部内壁亦合 形成矽氧化膜。該COP的内壁氧化膜,在八面體結構的角 部分(corner部分),其氧化膜厚度變薄。因此,藉由對隨 後在氧化膜上所形成的電極施加電場,因為電應力會集中 在該氧化膜厚度變薄的部分,所以被認為即便施加低電場 強度亦會產生崩潰。因此,利用此種現象能夠檢測在矽晶 (、 圓所存在的C Ο P等,來進行評價矽晶圓的品質。 上述電應力的施加,能夠藉由TZDB(Time Zero Dielectric Breakdown ;零時介電崩潰)法或 TDDB(Time Dependence Dielectric Breakdown ;時間相依介電崩潰)法 來進行。 TZDB法時,是一邊使電場強度在〇〜15MV/cm左右階 段狀地變化,一邊監控流至M〇s電容器的電流值,測定當 MOS電容器的閘極氧化膜被破壞時,亦即崩潰時的電場強 度。將該絕緣破壞電場強度在規定值以上,例如8Mv/cm U 以上之絕緣膜評價為良好,未達到該值時為不&,並基於 2 T於已施加電壓過的M0S電容器總數,良好的M0S電 容器數目的比率,來評價絕緣膜的品質。 、另-方面,TDDB A是連續地對絕緣膜繼續施加一定 ^力至絶緣破壞,依據所需要的時間來評價絕緣膜耐 用期限(絕緣膜壽命)。例如施加一定電流之tddb法時, 連續地對絕緣膜繼續施加一定的電流,並以規定時間間隔 檢測電場強度求取經時變化,來評價達到絕緣破壞為止之 6 200845257 時間。 又,除了此等TDDB法或TZDB法以外 定石夕晶圓的缺陷之其他方法,可舉出 Surface Oxide Defect;直接表面氧化層 方法。 亦有能夠測 例如 DSOD(Direct #陷)法這樣的測定 敘述該方法 進行評價的矽晶圓工 成長薄氧化膜(25-50奈米),並在溶級 ^ 離子而成的醇
(a 1 c 〇 h ο 1)中施加電荷。如此進行時,人 3有缺陷的氧化膜會 被破壞,且藉由在該破壞位置的附近, 轉中的Cu2 +離子與 電子鍵結而成為金屬銅析出,能夠特定私 、 权弱氧化膜的位置。 該方法亦能夠檢測微小尺寸的缺 了 ^缺陷(大小10-20奈 米),因此,即便要進行評價之矽晶圓 T的缺陷密度極低, 亦能夠高精確度地檢測缺陷。 在這些評價方法之中,以改善 特性、tzDB特 性作為目的,已能夠製造出通常結晶、 ^ η 徐冷結晶、高速成 長結晶、無缺陷結晶(Ν區域結 9 彳多雜氮之結晶等的各 種結晶。 特別是Ν區域’是在V_rich區域及^丨“區域的中間 的OSF區域的外側’沒有存在起因於空穴的fpD、lSTd、 COP ’也沒有存在起因於錯位環的lsepd、LFPD之區域, 此種N區域結晶,能夠藉由調節拉起速度V與固液界面附 近的拉起軸方向的爐内溫度分布G的比值也就是V/G值來 製造(參照日本特開平8 - 3 3 0 3 1 6號公報)。 而且’以往每次是藉由如上述能夠簡單地實施之先前 7 Ο 200845257 的tddb法、TZDB法來進行評價此等的結晶。其結 無缺陷結晶(N區域結晶)等缺陷密度極低者,在G〇i 後目標亦# TDDB #性、TZDB 4寺性的合格率是設 10 0%。 但是,因為N區域結晶的製造餘裕度是非常狹窄 ,利用N區域結晶的製造條件來製造,亦未必能夠碟 仵到N區域結晶。例如’將直徑| 2〇〇毫米以上之直 較大的N區域^圓等料被評價晶圓來進行先前的 評價,即便TDDB特性、TZDB特性的合格率是得到 的結果,若使用藉由上述DS0D法等之更高精確度的 :疋方法來評價同樣的石夕晶圓時,會有發現存在有缺 情况之問題。因此,必須更提高精確度。 【發明内容】 。 鑒於上述問題點,本發明的目的是提供一種評 法,能夠藉由TDDB法等簡單的方法,而且與Ds〇d 矛呈戶:日古 ^ 向精確度地進行檢測矽晶圓的缺陷。本發明的 特別是k _ 义致供一種方法,即便以N區域矽晶圓等缺陷密 低的石夕B问 l 曰曰圓作為對象,亦能夠正確地進行評價。 、 為了解決上述課題,本發明提供一種矽晶圓的評 疋藉由在矽晶圓上依照順序形成絕緣膜和1個以 電極來^ ^ 友作金氧化電容器(MOS Capacitor)後,從上述 成的 J1, * 蚀對絕緣膜施加電場而測定該絕緣膜的絕緣破 十生,來绅 ° ^咬晶圓的方法,其特徵為:至少在形成上 果, 的最 定為 ,即 實地 徑比 G0I 100% 缺陷 陷的 價方 法同 目的 度極 價方 上的 所形 壞特 述 1 8 200845257 個以上的電極時,使該形成的電極的全部佔有面積為上述 矽晶圓表面面積的5 %以上,來評價該矽晶圓。
如此,因為本發明在測定絕緣膜的絕緣破壞特性時, 是首先在矽晶圓上依照順序形成絕緣膜和1個以上的電極 來製作MOS電容器,且在形成上述1個以上的電極時,是 使該形成的電極的全部佔有面積為上述矽晶圓表面(主表 面)面積的5 %以上。先前的GOI評價方法時,形成的電極 的全部佔有面積,通常為1 %左右,或是頂多為2 %左右, 但是因為本發明是使電極的佔有總面積為5 %以上,能夠使 絕緣破壞特性的測定範圍比先前大幅度地擴大,其結果, 能夠顯著地提高缺陷的檢測精確度,可檢測出在先前之使 用 MOS電容器的 GOI評價方法中所無法檢測出來的缺 陷。而且,因為除了將電極的總面積擴大以外,亦能夠與 先前同樣地進行GOI評價,所以實際上能夠簡單且價廉地 實施。 此時,上述要進行評價之矽晶圓可以是N區域矽晶圓。 如上述,本發明能夠提升缺陷的檢測精確度,即便缺 陷密度極低的N區域矽晶圓,亦能夠高精確度地評價矽晶 圓的缺陷。 又,上述要進行評價的矽晶圓可以是直徑2 0 0毫米以 上的砍晶圓。 如此,即便矽晶圓是直徑2 0 0毫米以上的大尺寸矽晶 圓,因為電極的佔有總面積的比例為5 %以上,能夠在廣闊 範圍測定絕緣破壞特性,所以能夠高精確度地評價矽晶圓 9 200845257 的缺陷。 而且,上述絕緣膜的絕緣破壞特性以測定TDDB特性 為佳。
如此,若測定作為絕緣膜的絕緣破壞特性之TDDB特 性時,因為能夠進行一次同時多點測定,所以能夠簡單地 進行評價。又,因為適合用以評價缺陷密度低且缺陷尺寸 小的結晶,當將低缺陷密度的矽晶圓作為評價對象時特別 有效。 又,上述1個以上的電極的各個電極面積可設為20〜40 平方毫米。 如此,若使各電極的面積為20毫米以上時,能夠抑制 為了使全部電極的總面積為 5 %以上而必須形成的電極數 目,能夠防止評價所費時間增長。又,藉由將各電極的面 積設為4 0平方毫米以下,能夠將電壓施加至晶片的末端, 能夠精確度良好地進行評價。 依照本發明,能夠以簡單且如D S OD法般的高精確度 的方式,來評價矽晶圓、特別是N區域矽晶圓等的缺陷密 度極低的矽晶圓的缺陷。 【實施方式】 以下,說明本發明的實施形態,但是本發明未限定於 此等實施形態。.........—— ..... 如上述,先前是藉由使用TDDB法或TZDB法等之GO I 評價,來進行評價矽晶圓。但是,此等使用TDDB法等來 10 200845257 進行評價,即便得到合格率為1 〇〇%之結果,實際上仍 有缺陷,例如藉由D S OD法等更高精確度的缺陷測定 時,會有判斷為不良之情形。 又,G ΟI特性之檢測出1、2點不良,會有起因於 而產生之情形,特別是直徑為2 0 0毫米以上且在晶圓 產生數個空洞缺陷之極低缺陷密度晶圓的不良,經常 無法判斷是真正的晶圓本身不良、或是起因於裝置的 之情形。 因此,本發明者等對於即便藉由TDDB法等比較 的GOI評價方法,亦能夠高精確度地檢測出矽晶圓中 陷之方法,進行專心研究。 首先,對於藉由先前之TDDB法等,在絕緣膜上 成的電極進行調查,例如要進行評價的矽晶圓是直 2 00毫米時,在標準測定中,是在晶圓上製造出100 極面積為4平方毫米的電極;又,直徑為300毫米時 標準測定中,是在晶圓上製造出3 00點電極面積為4 亳米的電極。亦即,在先前的G ΟI評價中,相對於所 的矽晶圓表面的面積,直徑為 200 亳米時只有 1.3%((100χ4)/(100χ100χ3·14))、直徑為 300 毫米時只 定1.7%((3 00\4)/(150\150父3.14))左右的範圍而已。 相對於此,藉由DSOD法的測定,是對晶圓全面 缺陷評價。 本發明者等認為此等測定範圍的差異,會對於藉 前的GOI評價方法與DSOD法能夠檢測出的缺陷數目 存在 方法 裝置 上只 會有 不良 簡單 的缺 所形 徑為 點電 ,在 平方 評價 測定 有測 進行 由先 造成 11 200845257 影響。 因此,認為藉由將全部形成的電極之總佔有面積(亦 即,合計各電極的電極面積而成的總面積),比先前顯著地 擴大,來擴大測定範圍時,也能夠檢測出先前所無法檢測 出的缺陷。更具體地,發現使上述全部形成的電極之總佔 有面積,為要進行評價的矽晶圓表面的面積的5 %以上時, 即使是藉由GOI評價,亦能夠進行與DSOD法相同程度的 r 高精確度缺陷檢測,來正確地評價矽晶圓,而完成了本發 (' 明。 以下,一邊參照圖示,一邊詳細地說明本發明之矽晶 圓的評價方法,但是本發明並未被限定於這些實施例。 第1圖是表示本發明之矽晶圓的評價方法的一個例子 之流程圖。 (MOS電容器的製造) 首先,敘述能夠使用於本發明的評價方法之MO S電容 器的製造方法。 (J 首先,準備評價對象之矽晶圓。該要進行評價之矽晶 圓沒有特別限定,特別是以N區域矽晶圓等缺陷密度低的 晶圓作為評價對象時,能夠使本發明更有效地使用。亦即, 以儘管實際上存在有缺陷(藉由 DSOD法能夠檢測出不良 之缺陷),但是藉由先前的 GOI評價方法則無法檢測出缺 限之晶圓作為評價對象為特佳。從低缺陷、無缺陷或N區. 域矽晶圓所切取的晶圓,藉由先前的方法是難以區別化, 但是藉由本發明,因為精確度提高而能夠、或極容易地加 12 200845257 以差別化,能夠更詳細地進行矽晶圓的評價。 又,晶圓的直徑亦沒有特別限定,例如可以是2 0 0毫 米以上、進而300毫米以上之較大尺寸者。具有如此的廣 面積之矽晶圓,亦能夠藉由本發明精確度良好地進行測定。 然後,將所準備的矽晶圓進行氧化,形成氧化膜(閘極 氧化膜)來作為絕緣膜。該氧化膜的形成,例如能夠藉由將 砍晶圓載置於晶舟而投入橫型熱處理爐或縱型熱處理爐 中,並在氧氣環境下進行熱處理而容易地形成。形成方法 沒有特別限定,亦可以藉由CVD法等來形成。 接著,在已形成於矽晶圓上的氧化膜上形成電極。在 此,首先是例如使多晶矽膜(多結晶矽膜)成長,該多晶矽 膜能夠藉由將由熱處理爐取出的矽晶圓投入CVD(化學氣 相沈積;Chemical Vapor Deposition)裝置,並在減壓下或 常壓下將甲矽烷等成長氣體導入裝置的反應容器内,來使 其成長。而且,在如上述地堆積多晶石夕層後,使用熱擴散 法或離子注入法將磷等的不純物摻雜至多晶矽層中,來形 (j 成電阻率低的多晶矽層。又,亦可以在堆積多晶矽層時, 以同時摻雜不純物的方式來形成低電阻率的多晶矽層。 隨後,藉由在上述所形成之低電阻率的多晶矽層上, 施行例如光阻塗布、曝光、顯像之一系列的光微影製程後, • 進行#刻製程,能夠在氧化膜上的所希望的位置,形成多 晶碎-電極。 又,電極未限定使用多晶矽,能夠每次決定使用金屬 等材料。又,以電阻較低者為佳,用以精確度良好地進行 13
200845257 測定。 而且,本發明是在上述MOS電容器的製程中, 各電極的電極面積而成的佔有面積是矽晶圓表面 5%以上之方式來形成電極。亦即,藉由增加電極的 來增加測定面積。 在此,為了顯示增加上述電極的總面積之效果 在要進行評價的矽晶圓中的缺陷密度與在GOI測定 部電極所佔有面積的關係。 第2圖所示之圖表是對從各種結晶所切取的石夕 改變全部電極之總佔有面積的比率來進行GOI評價 者。圖的右上方是表示能夠檢測出缺陷的範圍(能夠 域),左下方則是無法檢測出的範圍(無法測定區域 又,參考圖表,顯示從普通的結晶(Normal結 的矽晶圓的缺陷密度(0.41個/平方公分),從低缺陷 取的矽晶圓的缺陷密度(0.25個/平方公分),從N區 切取的矽晶圓的缺陷密度(0.03 1)個/平方公分)。 舉出代表例來說明全部電極之總佔有面積的比 (A) 矽晶圓的直徑:200亳米、全部電極數:100個 每個電極的電極面積:20平方毫米、全部電極 面積:6.3 % (B) 矽晶圓的直徑:3 00毫米、全部電極數:300個 每個電極的電極面積:4 0平方毫米、全部電極 面積:17% (C) 矽晶圓的直徑:2 0 0毫米、全部電極數:1 0 0個 以合計 面積的 總面積 ,敘述 中的全 晶圓, 而得到 測定區 )° 晶)切取 結晶切 域結晶 率。 .的佔有 的佔有 14 200845257 每個電極的電極面積:4方亳米、全部電極的佔有面 積:1.3% (D) 矽晶圓的直徑:3 00毫米、全部電極數:100個 每個電極的電極面積:4平方毫米、全部電極的佔有 面積:0 · 5 7 % (E) 矽晶圓的直徑:3 00毫米、全部電極數:3 00個
1,/ 每個電極的電極面積:4平方毫米、全部電極的佔有 面積:1 · 7 % 如本發明,全部電極的佔有面積是要進行評價之矽晶 圓表面的面積的5%以上時((A)、(B)),從第2圖能夠得知, 例如缺陷密度為0 · 0 7 5個/平方公分、進而0.0 3 1個/平方公 分以下時,亦是能夠測定的區域,即便如此的極低缺陷密 度亦能夠檢測出缺陷。 另一方面,如先前方法,此時全部電極的佔有面積是 要進行評價的矽晶圓表面面積的1.7%以下時((C)〜(E)),從 第2圖能夠得知,若缺陷密度低於0.075個/平方公分,則 會進入無法測定的區域,即便實際上存在有缺陷亦無法檢 測出。因此,如上述所示,會產生即便藉由先前方法之 TDDB特性等的結果為合格率100%,但是藉由DSOD法等 較高精確度的缺陷測定方法時亦能夠檢測出缺陷之情形。 但是,例如第2圖所示,即便藉由先前方法無法檢測 出之缺陷密度比0 · 0 7 5個/平方公分低的情況,藉由本發明 亦能夠檢測出缺陷(第2圖的區域R)。如此,藉由本發明 時,能夠以與DSOD法相同程度的高精確度來測定矽晶圓 15
Ο 200845257 中的缺陷,例如能夠進行判定是否真正地是Ν區域矽』 又,因為能夠測定更低密度的缺陷密度,能夠更 地評價砍晶圓的品質。 而且,如上述,在以使全部電極的佔有面積為石夕 表面面積的5 %以上之方式來形成MOS電容器時,用 加實際上電極整體的面積(增加整體的測定面積),可 以下二種方式,包含:「增加每個電極的電極面積」、及 個電極的電極面積是維持與先前相同,而增加電極數 (增加每個電極的電極面積的情況) 首先,敘述增加每個電極的電極面積的情況(亦即 加每一個測定點的面積時)。只要藉由例如使預先使用 影製程或蝕刻製程所形成的各自的電極,形成其面積 前更廣闊的圖案,並使全部電極的佔有面積為矽晶圓 面積的5 %以上即可。 又,各電極中的具體的電極面積,只要按照矽晶 面面積或電極的電阻等而適當地決定即可,沒有特 定。每次進行調整,並以能夠得到全部電極的適當的 積的方式,來適當地準備在光微影製程中所使用的光 而進行製造即可。 例如,先前在SEMI規格中,通常GOI之電極面 設定值多半為5平方毫米以下。直徑為200毫米的矽 時,電極數目1 0 0個之全部電極的佔有面積為1.6 % ; 其他情況之佔有面積亦為2 %左右。 但是,在本發明中,要形成的電極數目即便與先 3曰圓。 詳細 晶圓 以增 舉出 ,每 目」。 ,增 光微 比先 表面 圓表 別限 總面 罩等 積的 晶圓 又, 前同 16 200845257 樣為1 0 0個,但是每個的電極面積為例如2 0 0平方毫米以 上,能夠使全部電極的總面積大於 5%(具體上為 6.3%)。 藉此,先前方法無法測定而漏掉的缺陷亦能夠檢測出來, 能夠更高精確度地進行評價。 又,如前述,雖然每個電極的電極面積沒有特別限定, 但是該電極面積太大時,由於電極的電阻致使電壓無法到 達晶片的末端,因為會有實質上增加每個電極的面積之效 果變小之情形,以例如4 0平方毫米左右作為上限為佳。若 (; 能夠抑制在該程度時,施加的電壓能夠確實地到達晶片的 末端,在測定上沒有問題。如此,各電極每個的電極面積 能夠考慮要形成的電極的電阻等而決定。 又,如此地擴大測定面積時,因為1個晶片中含有2 個以上的缺陷之機率增加,必須加以換算。例如,將每個 電極的電極面積從先前的4平方毫米擴大為40平方毫米 時,不良數目在低密度時為約1 0倍。密度高時因為1個晶 片會產生存在有2個以上的缺陷之情形,所以並非單純的 Ο 10 倍。 因此,以使用表示缺陷密度與測定面積的關係之下述 示來進行換算為佳。 [數學式1] 缺陷密度(/cm2)= 1 一 LN(良品率%)/100 電極面積(cm2) 17 200845257 (增加電極數目的情況) 接著,敘述每個電極的電極面積是維持與先前相同而 增加電極數目的情況(亦即,測定點的面積是原來狀態而增 加測定點數)。此時,藉由適當地調整在光微影製程時之光 罩圖案,製造出比先前更多的電極數目,來使電極的總面 積為矽晶圓表面面積的5 %以上即可。
先前,是如前述,例如若是直徑為2 0 0亳米的石夕晶圓, 通常是形成電極面積為5平方亳米以下的電極1 0 0 - 1 2 0點 而進行G ΟI測定。此時全部電極之佔有面積為1.6 %左右。 而且,若是直徑為3 0 0毫米的矽晶圓,通常是形成3 0 0點, 此時全部電極之佔有面積最多不過 1〜2 %左右,難以正確 地對特別是如N區域矽晶圓之缺陷少的矽晶圓進行評價。 但是,在本發明中,即便各自電極的電極面積與先前 同樣地為5平方毫米以下,若是直徑2 0 0毫米的矽晶圓, 使電極數目為例如3 2 0點,若是直徑3 0 0毫米的矽晶圓, 使電極數目為7 1 0點左右,則能夠使全部電極之佔有面積 為要進行評價之碎晶圓的5 %以上》結果能夠進行更南精確 度地評價。 而且,此時,因為各晶片的面積是與先前所使用者相 同,所以不必考慮因電極面積的不同所導致的電極電阻的 差異、或換算TDDB、TZDB的數值等,能夠簡單地實施評 價。 如上述,按照各種條件等,使各電極的電極面積增大、 或是使各電極的電極面積與先前相同而增加電極數目、或 18 200845257 是使各電極的電極面積增大同時增加電極數目,而適當地 調整在光微影製程中的光阻圖案等,使得全部電極之佔有 面積為要進行評價之矽晶圓的5 %以上,來形成具有5 %以 上之所希望的佔有面積之電極。 (絕緣破壞特性的測定) Γ'
如上述進行,在製造能夠使用於本發明的評價方法之 MO S電容器後,使探測針接觸電極,並從可變電源對氧化 膜施加一定的電流或電壓來進行絕緣破壞特性測定步驟。 此時的測定方法沒有特別限定,能夠與先前同樣地進 行測定。所使用的測定裝置等亦沒有特別限定。 又,如上述,GOI評價有TZDB法及TDDB法,其中 設定比TZDB法更嚴格的測定條件之TDDB法,能夠評價 如N區域矽晶圓般的缺陷密度極低、且缺陷尺寸亦較小的 結晶,乃是較佳。又,相對於TZDB法是各自測定一個一 個的電極,T D D B法是能夠一次同時多點測定。例如增加 電極數目而進行測定之情況時,因為依照情況會有每片存 在有3 00點或其以上的測定點,藉由TDDB法能夠簡單地 測定晶圓整體。 當然,本發明的評價方法未限定於TDDB法,本發明 能夠使用TDDB法及TZDB法之任一者的測定方法。能夠 每次依照目的或測定條件來決定。 19 200845257 以下,顯示實施例及比較例,來更息 但是本發明未限定於此等實施例。 具體地說明本發明, (實施例1-2、比較例1-3) 首先,準備直徑300亳米之矽晶。a 試料,接著,將該等矽晶圓戴 圓來作為評價對象之 π夏於晶舟; 並以90(TC進行熱處理而在 、而投入熱氧化爐, + /日日圓的主矣 米的氧化膜。隨後,將該形成 面上形成25.5奈 /取有乳化膜
Ο
裝置,並一邊摻雜磷一邊在氧、夕日日圓投入CVD 時,成長後的多晶矽層的厚度為3〇〇太夕曰日矽層成長。此 電阻值為約25Ω /sq.。 奈米,薄片電阻時, 在蝕刻製程中,藉由氟硝酸 鉦衣莸進行圖案化後, 層,而在晶圓面内製造3 00個以 進仃除去多晶矽
電容器。 日日石夕層作為電極之MOS 隨後,在石夕晶圓的表面側塗布光 酸之濕式蝕刻,用以除去在矽晶北 、’仃藉由稀氟 又,μ^ 所形成的石夕氣卜胺 又上述電極是按照所準備w 氧化媒。 電極面積而形成。,亦即,將每 :固’改變各電極的 (比車乂例1)各電極的電極面積4平 面積為1.7%) 水(王部電極之佔有 (比較例2)各電極的雷& J分电U的電極面積8平方 面積為3.4%) 水(王部電極之佔有 (比較例3)各電極的電極面積1〇平方古、, 有面積為4·2%) 笔米(全部電極之佔 20 200845257 (實施例1)各電極的電極面積 有面積為8.5%) 2 〇平方亳米(全部電極之佔 (實施例2 )各電極的雷炻; 电}扪冤極面積4〇平方亳米(全部電極之佔 有面積為1 7 % )。 接著,使探測針接觸以如此方式製造出來的MOS電容 器的電極’並對氧化膜連續地施加一定的電流,藉由監控 施加於氧化膜上之雷厭# 的! 4變化,來測定氧化膜的絕緣
C) 破壞特性。在該測定步驟 中對氧化膜施加的電流應力為 〇·01 a"(換算電場強度時為大^2MV/em)。又,施加電 流時’為了縮短測定時F[進行加熱,使得氧化膜的溫度 成為1 0 0 °c。 因此,將如此進行所得到的TDDB特性的r模式良品 率(絕緣破壞時的電荷量為5C/cm2以上)成為95%的程度, 作為判斷為合格或是不合格的基準,纟評價矽晶圓。 此等結果,如比較例1-3,各電極的電極面積為〇 平方宅米 全部電極之佔有面積為小於5 %時,其g 〇 I特 性之合格率是平均大約為100°/。,試樣被判斷為N區域矽 晶圓。 另一方面,如實施例1-2,各電極的電極面積為2〇平 方宅米、40平方毫米,全部電極之佔有面積為5%以上, 評價從與比較例1 -3同一結晶所切取的矽晶圓時,g〇I特 性是在石夕晶圓的中心部產生不合格,其平均的合格率,在 實施例1只達到92%,在實施例2只達到89%。亦即,能 夠觀察到缺陷密度比較高且有許多不良,判斷為不是N區 21
Ο 200845257 域矽晶圓。 又,藉由D S OD法來評價從與實施例1 -同一結晶所切取的砍晶圓時,在結晶中心部 晶缺陷。 又,該D S Ο D法的實施條件如以下所示 氧化條件:高溫氧化 9 0 0 °C、氧化膜厚 測定條件:在溶解銅離子而成的甲醇中 化膜的晶圓,並以晶圓為陰極、以銅電極為 強度為5MV/cm的條件,施加電壓10分鐘。 第3圖是表示比較例1 -3、實施例1 -2 分布情況之例子。又,在第3圖(及後述的驾 區域α是在0.01C/cm2以下時氧化膜被破壞 置。 區域/3是在0.01至小於5C/cm2時氧化 等亦被認定為不良位置。 區域r是在5C/cm2以上時氧化膜被破与 品。 如此,在比較例 1 - 3,幾乎無法檢測出 評價方法時,如上述,會判斷成為N區域矽 際上,此種不良的檢測數目為1〜2點左右時 是矽晶圓的缺陷、或是起因於測定裝置之檢 相對於此,在實施例 1 -2,得知以試樣 主,與比較例1 - 3比較時,能夠檢測出更多& 得知實際上在矽晶圓存在有某種程度並非起 2、比較例1 - 3 會被檢測出結 〇 度5 0奈米。 ,浸潰具有氧 陽極,以電場 的試樣的缺陷 ;4圖)中, 而成為不良位 膜被破壞,此 [的區域,是良 缺陷。先前的 晶圓。又,實 ,是難以判斷 測結果。 的中心附近為 J缺陷。因此, 因於測定裝置 22 200845257 的缺陷,如此程度的缺陷並非低至能夠將其判斷為N區域 矽晶圓的程度。進而,在實施例1 _ 2中,得知比實施例1 更增加電極面積而進行測定之實施例 2,能夠檢測出更多 的缺陷。亦即,得知藉由增加電極面積(測定面積),能夠 得到更高精確度的結果。 又,第4圖是表示比較例1、實施例2之藉由上述DSOD 法之試樣中的缺陷分布的情形之一個例子。
與藉由高精確度的 DSOD法之檢測結果(得知在第 4 圖上段及下段的觀察圖中,在晶圓面内能夠觀察到缺陷, 特別是在下段的觀察圖的中心部,能夠顯著地觀察到缺陷) 同樣地,實施本發明之實施例2能夠精確度良好地檢測出 缺陷。另一方面,實施先前的TDDB法之比較例1,則幾 乎無法檢測出缺陷。 如上述,藉由本發明之矽晶圓的評價方法,能夠藉由 使用MOS電容器之TDDB法等比較簡單的測定方法,而且 能夠以與 D S OD法相同程度的高精確度來進行缺陷的檢 測,可更正確地評價試樣。特別是評價藉由先前的GOI法 所無法檢測出來的程度之低缺陷密度的矽晶圓時,本發明 是特別有效。 又,本發明未限定於上述實施形態。上述實施形態是 例示性,凡是具有與本發明之申請專利範圍所記載之技術 思想實質上相同構成、且達成相同作用效果者,無論如何 都包含在本發明的技術範圍内。 23 200845257 【圖式簡單說明】 第1圖是表示本發明之矽晶圓的評價方法的步驟的一 個例子之流程圖。 第2圖是表示要進行評價的矽晶圓中的缺陷密度與在 GOI測定中的全部電極所佔有面積的關係之圖表。 第3圖是表示比較例1 -3、實施例1 -2的測定結果的 測定圖。 第4圖是表示比較例1、實施例2之藉由D S OD法的 測定結果的測定圖。 【主要元件符號說明】 無
U 24

Claims (1)

  1. 200845257 十、申請專利範圍: 1. 一種矽晶圓的評價方法,是藉由在矽晶圓上依照順序 形成絕緣膜和 1個以上的電極來製作金氧半電容器(MOS Capacitor)後,從上述所形成的電極對絕緣膜施加電場而測 定該絕緣膜的絕緣破壞特性,來評價矽晶圓的方法,其特 徵為: 至少在形成上述1個以上的電極時,使該形成的電極 的全部佔有面積為上述矽晶圓表面面積的5%以上,來評價 該与1 2 3晶圓。 2. 如申請專利範圍第1項所述之矽晶圓的評價方法,其 中上述要進行評價之矽晶圓是N區域矽晶圓。 3. 如申請專利範圍第1項所述之矽晶圓的評價方法,其 中上述要進行評價之矽晶圓是直徑 2 0 0毫米以上的矽晶 圓。 4. 如申請專利範圍第2項所述之矽晶圓的評價方法,其 中上述要進行評價之矽晶圓是直徑 2 0 0毫米以上的矽晶 圓。 25 1 如申請專利範圍第1至4項中任一項所述之矽晶圓的 2 評價方法,其中藉由測定作為上述絕緣膜的絕緣破壞特性 3 之TDDB特性,來評價上述矽晶圓。 200845257 6. 如申請專利範圍第1至4項中任一項所述之矽晶圓的 評價方法,其中將上述1個以上的電極的各個電極面積設 為20〜40平方毫米。 7. 如申請專利範圍第5項所述之矽晶圓的評價方法,其 中將上述1個以上的電極的各個電極面積設為20〜40平方 毫米。
    26
TW096148822A 2007-01-05 2007-12-19 Evaluation method of silicon wafer TW200845257A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007000629 2007-01-05

Publications (1)

Publication Number Publication Date
TW200845257A true TW200845257A (en) 2008-11-16

Family

ID=39588257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096148822A TW200845257A (en) 2007-01-05 2007-12-19 Evaluation method of silicon wafer

Country Status (7)

Country Link
US (1) US8111081B2 (zh)
EP (1) EP2105956A4 (zh)
JP (1) JPWO2008081567A1 (zh)
KR (1) KR20090096711A (zh)
CN (1) CN101606239B (zh)
TW (1) TW200845257A (zh)
WO (1) WO2008081567A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673504B (zh) * 2017-07-18 2019-10-01 日商Sumco股份有限公司 矽晶圓製造程序的評價方法以及矽晶圓的製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5487579B2 (ja) * 2008-08-28 2014-05-07 株式会社Sumco シリコンウェーハの評価方法および製造方法
KR101333374B1 (ko) * 2011-12-09 2013-12-02 명지대학교 산학협력단 실리콘 관통 전극 프로파일 평가 방법 및 장치
JP2014192493A (ja) * 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
JP6206380B2 (ja) * 2014-11-27 2017-10-04 信越半導体株式会社 シリコン単結晶ウェーハの評価方法
CN106933119B (zh) * 2015-12-30 2021-05-11 巴彦淖尔聚光硅业有限公司 多晶硅还原炉调功柜控制系统
JP6536517B2 (ja) * 2016-09-07 2019-07-03 信越半導体株式会社 結晶欠陥評価方法
US9953727B1 (en) * 2017-02-10 2018-04-24 Globalfoundries Inc. Circuit and method for detecting time dependent dielectric breakdown (TDDB) shorts and signal-margin testing
CN111029270A (zh) * 2019-12-19 2020-04-17 西安奕斯伟硅片技术有限公司 晶圆处理方法及装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538699B2 (ja) * 1990-06-12 1996-09-25 株式会社東芝 絶縁破壊評価用試験素子
JP2613498B2 (ja) * 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
US5798649A (en) * 1991-12-26 1998-08-25 Texas Instruments Incorporated Method for detecting defects in semiconductor insulators
JP3274246B2 (ja) * 1993-08-23 2002-04-15 コマツ電子金属株式会社 エピタキシャルウェーハの製造方法
US5596207A (en) * 1994-04-08 1997-01-21 Texas Instruments Incorporated Apparatus and method for detecting defects in insulative layers of MOS active devices
JPH0862122A (ja) * 1994-08-24 1996-03-08 Komatsu Electron Metals Co Ltd シリコンウェーハの酸素析出欠陥密度評価方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH0964345A (ja) 1995-08-18 1997-03-07 Fujitsu Ltd 電界効果半導体装置のゲート絶縁膜耐圧モニタ
US5786231A (en) * 1995-12-05 1998-07-28 Sandia Corporation Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer
JP3250465B2 (ja) * 1996-09-06 2002-01-28 ヤマハ株式会社 電子シェーディングダメージの測定方法
US6014034A (en) * 1996-10-24 2000-01-11 Texas Instruments Incorporated Method for testing semiconductor thin gate oxide
JPH10199946A (ja) * 1997-01-07 1998-07-31 Mitsubishi Electric Corp 半導体装置の評価方法
US6028324A (en) * 1997-03-07 2000-02-22 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
US6337219B1 (en) * 1998-02-04 2002-01-08 Sumitomo Metal Industries, Ltd. Method of producing silicon single and single crystal silicon wafer
US6198301B1 (en) * 1998-07-23 2001-03-06 Lucent Technologies Inc. Method for determining the hot carrier lifetime of a transistor
US6498502B2 (en) * 2000-01-04 2002-12-24 Texas Instrument Incorporated Apparatus and method for evaluating semiconductor structures and devices
US6528335B2 (en) * 2001-02-14 2003-03-04 International Business Machines Corporation Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers
US6747471B1 (en) * 2002-01-10 2004-06-08 Taiwan Semiconductor Manufacturing Company Method and apparatus to estimate burn-in time by measurement of scribe-line devices, with stacking devices, and with common pads
US6815971B2 (en) * 2002-11-06 2004-11-09 Taiwan Semiconductor Manufacturing Co., Ltd Method and apparatus for stress testing integrated circuits using an adjustable AC hot carrier injection source
CN100365786C (zh) * 2002-12-31 2008-01-30 上海贝岭股份有限公司 双极集成电路中硅材料质量的检测方法
JP2004253720A (ja) * 2003-02-21 2004-09-09 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの検査方法および装置
US6800496B1 (en) * 2003-08-20 2004-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Characterization methodology for the thin gate oxide device
JP2005116742A (ja) * 2003-10-07 2005-04-28 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価方法
US6864702B1 (en) * 2003-12-24 2005-03-08 Texas Instruments Incorporated System for oxide stress testing
JP2006005088A (ja) 2004-06-16 2006-01-05 Siltronic Japan Corp シリコン半導体基板とその製造方法
US7193469B2 (en) * 2005-05-06 2007-03-20 Texas Instruments Incorporated System and method for testing gate oxide of an amplifier
US7550382B2 (en) * 2005-05-31 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device
US7893703B2 (en) * 2005-08-19 2011-02-22 Kla-Tencor Technologies Corp. Systems and methods for controlling deposition of a charge on a wafer for measurement of one or more electrical properties of the wafer
JP4743010B2 (ja) * 2005-08-26 2011-08-10 株式会社Sumco シリコンウェーハの表面欠陥評価方法
US7462497B2 (en) * 2005-09-14 2008-12-09 Semiconductor Manufacturing International (Shanghai) Corporation Method and system for derivation of breakdown voltage for MOS integrated circuit devices
JP4735337B2 (ja) * 2006-03-03 2011-07-27 株式会社Sumco 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法
US7689377B2 (en) * 2006-11-22 2010-03-30 Texas Instruments Incorporated Technique for aging induced performance drift compensation in an integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI673504B (zh) * 2017-07-18 2019-10-01 日商Sumco股份有限公司 矽晶圓製造程序的評價方法以及矽晶圓的製造方法
US11626331B2 (en) 2017-07-18 2023-04-11 Sumco Corporation Method of evaluating silicon wafer manufacturing process and method of manufacturing silicon wafer

Also Published As

Publication number Publication date
EP2105956A1 (en) 2009-09-30
CN101606239B (zh) 2011-05-04
WO2008081567A1 (ja) 2008-07-10
CN101606239A (zh) 2009-12-16
JPWO2008081567A1 (ja) 2010-04-30
EP2105956A4 (en) 2012-03-07
US8111081B2 (en) 2012-02-07
US20100019796A1 (en) 2010-01-28
KR20090096711A (ko) 2009-09-14

Similar Documents

Publication Publication Date Title
TW200845257A (en) Evaluation method of silicon wafer
WO2005093818A1 (ja) シリコンウエーハの結晶欠陥評価方法
JP6025070B2 (ja) シリコン単結晶の品質評価方法
JP2010165832A (ja) 半導体シリコン基板の導電型及び抵抗率の測定方法、及び半導体シリコン基板の製造方法
JP2018163951A (ja) 半導体単結晶基板の結晶欠陥検出方法
JP5561245B2 (ja) 半導体基板の評価方法
JP2000068280A (ja) 半導体シリコン基板におけるig能の評価方法、半導体シリコン基板及びその製造方法
JPH07263429A (ja) 選択エッチング液
TW202340734A (zh) 電阻率測試的標準片的製備方法、標準片及校準方法
JP2013110276A (ja) 半導体基板の評価方法および評価用半導体基板
JP5729098B2 (ja) シリコン単結晶ウェーハの評価方法
US20170160335A1 (en) Method for evaluating defect region of semiconductor substrate
JPH11297704A (ja) 酸素析出物密度の評価方法
JP2007311672A (ja) Soi基板の製造方法
JP2001213694A (ja) 低銅濃度半導体ウェーハ
JP4506181B2 (ja) 半導体ウェーハの評価方法
JP4501450B2 (ja) シリコンウェーハの評価方法
JP2807679B2 (ja) シリコン基板の絶縁膜欠陥検出方法
KR100531954B1 (ko) 반도체 제조공정 중 에피택셜 증착 후 크리스탈 결함모니터 방법
CN1815205A (zh) 一种利用Cu诱导硅片表面COP的测试方法
JP2009004678A (ja) シリコンウェーハの評価方法
JP2021098623A (ja) 単結晶シリコンウェーハの酸化膜耐圧の評価方法
JP2008021707A (ja) 半導体基板の評価方法
JP5152165B2 (ja) シリコンウェーハの検査方法
JP2002110687A (ja) シリコン半導体基板