KR101333374B1 - 실리콘 관통 전극 프로파일 평가 방법 및 장치 - Google Patents

실리콘 관통 전극 프로파일 평가 방법 및 장치 Download PDF

Info

Publication number
KR101333374B1
KR101333374B1 KR1020110131965A KR20110131965A KR101333374B1 KR 101333374 B1 KR101333374 B1 KR 101333374B1 KR 1020110131965 A KR1020110131965 A KR 1020110131965A KR 20110131965 A KR20110131965 A KR 20110131965A KR 101333374 B1 KR101333374 B1 KR 101333374B1
Authority
KR
South Korea
Prior art keywords
tsv
cut
evaluating
profile
angle
Prior art date
Application number
KR1020110131965A
Other languages
English (en)
Other versions
KR20130065210A (ko
Inventor
홍상진
손승남
이준용
구자명
Original Assignee
명지대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 명지대학교 산학협력단 filed Critical 명지대학교 산학협력단
Priority to KR1020110131965A priority Critical patent/KR101333374B1/ko
Publication of KR20130065210A publication Critical patent/KR20130065210A/ko
Application granted granted Critical
Publication of KR101333374B1 publication Critical patent/KR101333374B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 공정에서 웨이퍼의 실리콘 관통 전극의 프로파일을 평가하는 방법 및 장치가 개시된다. 반도체 공정에서 웨이퍼의 실리콘 관통 전극(Through silicon via, TSV)의 프로파일을 평가하는 방법은 상기 TSV가 수직하게 에칭되었는 지의 여부를 평가하는 AM(Angle match), 언더컷의 발생 정도를 평가하는 DoU(Degree of Undercut), 스캘롭의 발생 정도를 평가하는 DoS(Degree of Scallop) 및 상기 TSV의 기울어진 각도를 평가하는 CP(Curvature profile) 중 적어도 하나를 이용하여 상기 웨이퍼의 균일도를 평가하는 단계를 포함한다. 여기서, 상기 AM, 상기 DoU, 상기 DoS 및 상기 CP는 상기 TSV를 절단한 후에 절단된 TSV로부터 측정된 값들을 이용함에 의해 구해진다.

Description

실리콘 관통 전극 프로파일 평가 방법 및 장치{METHOD AND APPARATUS FOR EVALUATION PROFILE OF TSV}
본 발명은 반도체 공정에서 웨이퍼 상의 홀, 예를 들어 실리콘 관통 전극의 프로파일을 평가하는 방법 및 장치에 관한 것이다.
보쉬 과정(Bosch process)을 통하여 웨이퍼 상에 실리콘 관통 전극(Through silicon via, TSV)이 형성된다. 구체적으로는, TSV는 도 1에 도시된 바와 같이 에칭 공정 및 Passivation 공정을 반복적으로 수행하여 형성되고, 최종적으로는 도 2에 도시된 바와 같은 원통형 형상의 홀을 가지게 된다.
일반적으로, 엔지니어는 에칭이 제대로 이루어졌는 지의 여부를 확인하기 위하여 TSV를 절단한 후 시각적으로 절단된 면을 확인한다. 이 경우, TSV가 수직으로 정확하게 절단되어야만 에칭 공정 등이 정확하게 이루어졌는 지를 확인할 수 있기 때문에 TSV의 절단에 능숙한 사람이 상기 TSV를 절단하여야만 했다.
또한, 상기 TSV가 절단되었더라도 TSV가 한쪽으로 기울여서 에칭이 되었을 때, 기존 방법으로 측정하기엔 적합하지 않았다. 또한 TSV의 메카니즘을 모르면 측정 데이터만으로 상기 에칭 공정 등이 정확하게 이루어졌는지 판단하기가 어려웠다.
본 발명은 TSV가 수직으로 절단되었는 지 등을 객관적으로 평가할 수 있는 TSV 프로파일 평가 방법 및 장치를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 공정에서 웨이퍼 상의 홀의 프로파일을 평가하는 방법은 상기 홀이 수직하게 에칭되었는 지의 여부를 평가하는 AM(Angle match), 언더컷의 발생 정도를 평가하는 DoU(Degree of Undercut), 스캘롭의 발생 정도를 평가하는 DoS(Degree of Scallop) 및 상기 홀의 기울어진 각도를 평가하는 CP(Curvature profile) 중 적어도 하나를 이용하여 상기 웨이퍼의 균일도를 평가하는 단계를 포함한다. 여기서, 상기 AM, 상기 DoU, 상기 DoS 및 상기 CP는 상기 홀을 절단한 후에 절단된 홀로부터 측정된 값들을 이용함에 의해 구해진다.
본 발명의 일 실시예에 따른 반도체 공정에서 웨이퍼 상의 홀의 프로파일을 평가하는 장치는 상기 홀을 절단한 후에 절단된 홀로부터 측정된 값들과 기설정된 허용 범위 값을 수신하는 데이터 수신부; 및 상기 측정된 값들과 상기 기설된 허용 범위 값을 이용하여 상기 홀이 수직하게 에칭되었는 지의 여부를 평가하는 AM(Angle match), 언더컷의 발생 정도를 평가하는 DoU(Degree of Undercut), 스캘롭의 발생 정도를 평가하는 DoS(Degree of Scallop) 및 상기 홀의 기울어진 각도를 평가하는 CP(Curvature profile) 중 적어도 하나를 구하는 계산부를 포함한다.
본 발명에 따른 TSV 프로파일 평가 방법 및 장치는 절단된 TSV의 측정 값들과 기설정된 허용 각도 범위들을 이용하여 AM, DoU, DoS, CP, 상기 TSV가 수직하게 잘려졌는 지의 여부, 보잉을 가지는 지의 여부 등을 객관적으로 평가하며, 즉 상기 TSV의 프로파일을 정확하고 객관적으로 평가할 수 있으며, 따라서 에칭 공정 등이 정확하게 이루어졌는 지도 판단할 수 있다. 특히, 상기 TSV 프로파일 평가 방법에 따르면 TSV가 수직으로 잘려지지 않더라도 프로파일을 객관적으로 평가할 수 있으므로, 전문적으로 TSV를 절단할 수 있는 사람이 필요치 않아서 평가 과정이 간단하고 편리하여질 수 있다.
도 1은 일반적인 TSV 형성 과정을 도시한 도면이다.
도 2는 일반적인 TSV의 형상을 도시한 사시도이다.
도 3은 본 발명의 일 실시예에 따른 실리콘 관통 전극(TSV)의 다양한 구조를 도시한 사시도이다.
도 4는 본 발명의 일 실시예에 따른 TSV 프로파일 과정을 도시한 순서도이다.
도 5는 TSV의 절단 구조를 도시한 도면들이다.
도 6은 수직으로 에칭된 TSV를 도시한 도면이며, 절단된 각도에 따라 TSV에 보잉이 없음에도 휘어 보이는 현상(Illusion bowing effect, IBE)을 나타낸 도면이다.
도 7은 TSV의 절단 구조를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 TSV 프로파일 평가 장치를 도시한 블록도이다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예들을 자세히 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 실리콘 관통 전극(TSV)의 다양한 구조를 도시한 사시도이다.
도 3을 참조하면, 실리콘 관통 전극(Through silicon via, TSV)은 웨이퍼 상에서 에칭 공정 및 패시베이션(Passivation) 공정을 반복 수행함에 의해, 즉 보쉬 공정(Bosch process)을 통하여 상기 웨이퍼 상에 형성되는 관통 홀을 의미한다. 상기 에칭 공정 및 passivation 공정시 마스크가 이용될 수 있다.
이러한 TSV는 원통형 형상을 가지며, 구체적으로는 도 3(A)에 도시된 바와 같이 일정한 형태의 원통형 형상을 가질 수도 있지만 도 3(B) 및 도 3(C)에 도시된 바와 같이 보잉(bowing)이 형성된 원통형 형상을 가질 수도 있다.
종래는 에칭 공정이 잘 수행되었는 지 등을 확인하기 위하여 TSV를 수직으로 절단한 후 절단면이 원하는 프로파일을 가지는 지를 시각적으로 관찰하여 TSV가 원하는 형태로 형성되었는지를 판단하나, 이러한 방법은 TSV가 정확하게 수직으로 절단되지 않으면 판단 에러를 유발시킬 수 있다.
본 발명의 TSV 프로파일 평가 방법은 상기 TSV가 수직으로 절단되지 않더라도 보상을 통해 상기 TSV의 다양한 구조들과 관계없이 TSV가 원하는 형태로 형성되었는지를 정확하게 평가할 수 방법을 제시한다. 다만, TSV 프로파일 평가 방법은 웨이퍼 상에 형성되는 모든 홀에 적용될 수 있으며, 따라서 TSV 프로파일 평가 방법은 웨이퍼 상의 홀의 프로파일 평가 방법으로 확장 적용될 수 있다. 다만, 설명의 편의를 위하여 TSV 프로파일 평가 과정으로 본 발명의 내용을 상술하겠다.
이하, 본 발명의 TSV 프로파일 평가 방법을 첨부된 도면들을 참조하여 상술하겠다.
도 4는 본 발명의 일 실시예에 따른 TSV 프로파일 과정을 도시한 순서도이다.
도 4를 참조하면, 본 실시예의 TSV 프로파일 평가 방법은 TSV를 수직으로 절단시킨다(S400). 여기서, 상기 TSV가 수직으로 정확하게 절단되었을 수도 있고, 비스듬하게 절단되었을 수도 있다.
이어서, 상기 평가 방법은 절단된 TSV의 상면의 길이 등과 같은 각종 파라미터들을 측정한다(S402).
계속하여, 상기 평가 방법은 상기 측정된 파라미터들 및 기설정된 값들을 이용하여 CM(Compensation method), AM(Angle Match), DoU(Degree of Undercut), DoS(Degree of Scallop) 및 CP(Curvature profile)를 산출한다(S404).
이어서, 상기 평가 방법은 상기 산출된 AM, DoU, DoS 및 CP에 각기 가중치를 부여하여 웨이퍼의 균일도(Uniformity)를 계산하고, 상기 균일도를 통하여 상기 웨이퍼의 품질을 평가한다(S406).
즉, 본 발명의 TSV 프로파일 평가 방법은 다양한 지표들을 이용하여 TSV가 원하는 형태로 형성되었는지 및 상기 웨이퍼의 균일도를 평가한다.
이하, 각종 지표들을 산출하는 과정을 첨부된 도면들을 참조하여 상술하겠다.
도 5 내지 도 7은 TSV의 절단 구조를 도시한 도면들이다.
우선, CM을 산출하는 과정을 살펴보겠다.
TSV를 수직으로 정확하게 절단하면 도 5에 도시된 바와 같은 단면이 얻어지고, TSV가 비스듬하게 절단되면 도 6에 도시된 바와 같이 TSV에 보잉이 없음에도 휘어 보이는 현상(Illusion Bowing Effect, IBE)이 발생된다. 이러한 IBE를 보상하는 방법이 CM이다. 여기서, θ1은 도 5에 도시된 바와 같이 TSV가 수직으로 정확하게 절단되었을 때의 상면과 바닥면의 차이로 인한 밑변 각이며, θ2는 도 6에 도시된 바와 같이 TSV가 비스듬하게 절단되었을 때의 밑변 각이다. 이러한 θ1과 θ2는 아래의 수학식 1과 같다.
Figure 112011098057285-pat00001
여기서, Rb는 절단된 TSV(도 6)의 바닥면의 반경이고, Rt는 절단된 TSV의 상면의 반경이다. 또한, Depth는 절단된 TSV의 깊이(높이)이고, Db는 절단된 TSV의 바닥면의 직경이며, Dt는 절단된 TSV의 상면의 직경이다. Kt는 절단된 TSV의 상면의 절단면의 길이이고, Kb는 절단된 TSV의 바닥면의 절단면의 길이이다. Wt는 절단된 TSV의 상면의 절단면의 폭이고, Wb는 절단된 TSV의 바닥면의 절단면의 폭이다.
이러한 측정된 값들에 해당하는 파라미터들을 사용하여 위 수학식 1의 θ2를 구할 수 있다. 이 경우, θ2가 90도이면 정확하게 절단되었다는 것을 의미하고, 90도가 아니면 소정 값만큼 기울어져서 절단되었다는 것을 의미한다. 특히, θ2는 절단된 TSV의 상면과 바닥면의 측정된 파라미터들 및 깊이만을 이용함에 의해 구해질 수 있다. 즉, 본 발명의 TSV 프로파일 평가 방법은 TSV를 절단한 후 형성된 상면과 바닥면의 파라미터들(Rt, Rb, Kt, Kb) 및 깊이를 측정하고, 측정된 파라미터들을 수학식 1에 대입하여 θ2를 구하여 θ1, θ2를 이용하여 CM에서 보상할 수 있도록 기본 자료로 사용된다.
다음으로, 보잉이 없을 때 가질 수 있는 x 위치에서의 반지름인 r(x)를 수학식 2를 통하여 구한다. 여기서, r(x)는 x에 따라 θ1에 의해 변동된 반지름을 의미한다.
Figure 112011098057285-pat00002
여기서, d1(x)는 θ1으로 이루어지는 삼각형의 x에서의 밑변의 길이를 의미한다.
계속하여, x에 따라 θ2에 의해 변동되는 d2(x) 및 k(x)를 아래의 수학식 3을 통하여 구한다.
Figure 112011098057285-pat00003
여기서, k(x)는 x에서의 절단면의 길이를 의미고, 여기서, d2(x)는 θ2로 이루어지는 삼각형의 x에서의 밑변의 길이를 의미한다.
이어서, 실제로 보잉을 가진 TSV인 지의 여부를 확인하기 위하여 θ1, θ2 즉 상면과 바닥면의 반지름 차이와 IBE에 의해 영향을 받은 wx값을 이용하여 수학식 4에서 보여지는 바와 같이 IBE를 보상하여 x에서의 반지름 rcomp(x)를 구한다.
Figure 112011098057285-pat00004
위 수학식 4에서, rcomp(x)는 상단면 하단면의 반지름 차이와 잘려진 각도에 따라 영향을 받은 wx값을 반영하여 x에서의 반지름을 보상한 것이므로, TSV가 보잉을 가지지 않은 경우에는 수학식 2를 통해 구해진 반지름(r(x))과 동일하지만 보잉을 가지는 경우에는 반지름(r(x))과 다른 값을 가지게 된다. 즉, 본 발명의 TSV 프로파일 평가 방법은 계산된 rcomp(x)를 이용하여 CP에서 보잉 여부를 판단할 수 있게 해준다.
다음으로, α를 다음의 수학식 5와 같이 정의한다.
Figure 112011098057285-pat00005
여기서, θ3는 도 7에 도시된 바와 같이 TSV의 상면과 바닥면을 연결하는 가상의 선과 바닥면의 연장선 사이의 측정된 각도를 의미하며, θ4는 측정된 파라미터들을 이용하여 계산된 TSV의 상면과 바닥면을 연결하는 가상의 선과 바닥면의 연장선 사이의 각도를 의미한다. 따라서, a는 TSV가 Depth에 따라 반지름이 작아지던 커지던 수직으로 정확하게 에칭되면 0을 가지지만, 한쪽으로 기울여 지게 에칭이 되어 있다면 기울여 진만큼 0이 아닌 값을 가지게 된다.
계속하여, IBE에 의한 영향을 제거하기 위하여 △db와 △dt가 동일하다고 가정하고 IBE에 의한 영향을 제거한 바닥면에서의 폭인 wcomp를 아래의 수학식 6을 통하여 구한다.
Figure 112011098057285-pat00006
여기서, △db=Rt-Kt이다.
이어서, 구해진 wcomp를 이용하여 IBE의 영향을 제거한 각도인 θcomp를 아래의 수학식 7을 통하여 구한다.
Figure 112011098057285-pat00007
이하, AM 지표를 산출하겠다. 여기서, AM 지표는 허용 범위 안에 기울어짐 없이 얼마나 수직으로 에칭되었는 지를 평가할 수 있으며, TSV의 폭이 깊이에 따라 좁아지거나 넓어질수록 변할 수 있는 각도를 엔지니어가 원하는 각도와의 차이에 따라 평가될 수 있다. 이러한 TSV의 각도는 Cu filling에 영향을 줄 수 있을 뿐만 아니라 주파수 특성에도 영향을 주고 집적도에도 영향을 줄 수 있다.
이러한 AM 지표를 산출하기 위하여 우선 엔지니어에 의해 허용된 범위를 아래의 수학식 8과 같이 변환하여 준다.
Figure 112011098057285-pat00008
여기서, Err은 TSV가 좌측 또는 우측으로 기울어져도 괜찮다고 엔지니어에 의해 설정된 허용범위의 길이를 의미하며, β(Err)은 엔지니어에 의해 허용된 TSV의 기울기 각도 범위이다.
이러한 에러 허용 범위 각도(β(Err))와 α를 비교함에 의해 TSV의 기울어짐정도가 에러 허용 범위 내에 있는지 파악할 수 있으며, 아래의 수학식 9를 통하여 검증된다.
Figure 112011098057285-pat00009
여기서, γ는 에러 허용 범위의 이론적 비율이고, k는 α와 β가 동일한 경우 V를 0으로 만드는 값으로서 4.605이며, V는 수직 정도를 나타낸다.
위 수학식 9를 살펴보면, a와 β가유사한 값을 가지면 즉 TSV의 기울어짐 정도가 허용범위와 같다면 V는 0에 가까운 값을 가지게 되고, a가 β보다 작으면, 즉 TSV의 기울어짐 정도가 허용 범위 내에 있다면 V는 커지며, a가 β보다 크면 즉 TSV의 기울어짐 정도가 허용 범위를 벗어나면 V는 0 이하 값으로 작아지게 된다. 따라서, 본 발명의 TSV 프로파일 평가 방법은 V의 값을 통하여 TSV가 수직하게 형성되었는지의 여부를 판단할 수 있다.
다만, Cu filling 공정 등에서는 TSV의 형성 각도가 90도보다는 특정 각도로 기울어진 각도를 원하므로, 엔지니어에 의해 설계된 각도와 실제로 에칭 공정에 따라 형성된 각도의 비교가 필요하며, 이러한 측정 각도와 설계된 각도 사이의 차이(▽)는 아래의 수학식 10을 통하여 판단할 수 있다.
Figure 112011098057285-pat00010
Figure 112011098057285-pat00011
여기서, φ는 엔지니어에 의해 설계된 각도이며, Errφ는 엔지니어에 의해 허용된 각도를 의미한다. AM은 TSV의 기울어진 각도가 허용된 각도 범위 내에 있는 지를 판단하는 지표로서, TSV가 수직하게 형성되었는 지를 판단하는 V와 측정 각도와 설계된 각도 사이의 차이(▽)를 연산함에 의해 구해질 수 있다.
다음으로, 마스크 바로 밑에 형성되는 언더컷(undercut, 도 7에서 ⑦부분)의 발생 정도(DoU)를 살펴보겠다.
일반적으로, 언더컷은 에칭 과정의 초기 시간이 필요 이상으로 길어지면 발생되며, 이를 줄이기 위하여 passivation 단계를 먼저 진행한다. 에칭 과정에서 발생하는 언더컷이 에칭 공정 후의 공정에 영향을 미치기 때문에, 언더컷의 깊이(Mu)는 스캘롭(Scallop, 도 7에서 ⑧ 부분)의 깊이(Md)와 동일하거나 작은 것이 바람직하다. 따라서, 본 발명은 언더컷 발생 정도(DoU)를 아래의 수학식 11을 통하여 평가한다.
Figure 112011098057285-pat00012
계속하여, 스캘롭의 발생 정도(DoS)를 평가하는 과정을 살펴보겠다.
상기 스캘롭은 언더컷의 하부 부분으로서 보쉬 공정을 통하여 형성되는 부분으로서, 너무 깊으면 후 공정에 영향을 미치게 된다. 따라서, 본 발명의 TSV 프로파일 평가 방법은 스캘롭의 높이(Mh)와 스캘롭의 깊이(Md)를 아래의 수학식 12와 같이 비교하여 스캘롭 발생 정도(DoS)를 평가한다.
Figure 112011098057285-pat00013
이하, TSV의 곡률 발생 정도(CP), 즉 보잉 발생 정도를 평가하는 과정을 살펴보겠다.
엔지니어가 보잉을 설계하지 않았는데 보잉이 발생하면 punch-through 현상이 발생되어 TSV가 형성된 다수의 웨이퍼들의 집적도를 높이기 어려워진다. 따라서, 곡률 발생 정도(CP)가 평가되어야 하며, CP는 아래의 수학식 13을 통하여 평가될 수 있다.
Figure 112011098057285-pat00014
여기서, μ는 상면과 x에서의 절단면 사이의 프로파일 각도를 의미하고, σ는 x에서의 절단면과 바닥면 사이의 프로파일 각도를 나타낸다.
즉, 곡률 발생 정도(CP)는 μ와 σ의 차이로서 평가될 수 있다. μ와 σ가 동일하면 TSV가 Depth에 따라 반지름이 작아지던 커지던 수직으로 정확하게 에칭이 되어 보잉이 없다고 할 수 있고, μ와 σ가 다르면 보잉이 발생되었다고 판단할 수 있다.
다음으로, 본 발명의 TSV 프로파일 평가 방법은 이렇게 구해진 지표들을 통하여 TSV의 균일도(Uniformity)를 아래의 수학식 14에서 보여지는 바와 같이 지표들에 가중치(gx)를 부여하여 평가한다.
Figure 112011098057285-pat00015
Figure 112011098057285-pat00016
즉, 본 발명의 TSV 프로파일 평가 방법은 웨이퍼 상에 형성된 TSV들 중 적어도 일부에 대한 tot들을 구하여 웨이퍼의 전반적인 품질을 나타내는 균일도를 구한다. 수학식 14에 따르면, 균일도는 tot의 표준 편차와 평균의 비로서 표현된다.
정리하면, 본 발명의 TSV 프로파일 평가 방법은 TSV가 제대로 잘렸는지, 제대로 잘리지 않았다면 측정값을 기준으로 보상을 통해 보잉이 발생하였는지 여부, 기울어진 각도, 언더컷의 발생 정도, 스캘롭의 발생 정도, 곡률 발생 정도와 같은 지표들을 잘라진 TSV의 측정치들을 이용하여 구하고, 이러한 지표들을 종합하여 웨이퍼의 균일도를 평가한다. 따라서, TSV를 자르는 전문가가 요구되지 않고 TSV가 원하는 형태로 형성되었는 지 등을 정확하게 평가할 수 있다. 다른 관점에서는, 이러한 평가를 통하여 TSV의 에러를 보상하도록 에칭 공정 등을 보정할 수도 있다.
도 8은 본 발명의 일 실시예에 따른 TSV 프로파일 평가 장치를 도시한 블록도이다.
도 8을 참조하면, 본 실시예의 TSV 프로파일 평가 장치(800)는 제어부(802), 데이터 수신부(804), 데이터 관리부(806), 계산부(808), 평가부(810) 평가 제공부(812) 및 보상부(814)를 포함한다.
데이터 수신부(804)는 절단된 TSV로부터 측정된 값들 및 수직 허용 각도 범위 등과 같은 기설정된 값들을 다른 장치로부터 수신하거나 엔지니어 등에 의해 입력받는다.
데이터 관리부(806)는 상기 수신된 값들을 관리하고, 계산에 필요한 형태로 변화시킬 수 있다.
계산부(808)는 상기 측정된 값들과 상기 기설정된 값들을 이용하여 AM, DoU, DoS, CP 등과 같은 각종 지표들을 계산한다.
평가부(810)는 상기 계산된 지표들을 이용하여 상기 TSV가 수직하게 에칭되었는지, 언더컷의 발생 정도, 스캘롭의 발생 정도, 상기 TSV가 기울어진 각도, 반도체 웨이퍼의 균일도 등을 평가한다.
평가 제공부(812)는 평가 결과를 엔지니어 등에 디스플레이부 등을 통하여 제공한다.
보상부(814)는 상기 평가 결과에 따라 보상되어야 할 공정 과정 등에 대한 정보 등을 제공한다.
제어부(802)는 상기 프로파일 평가 장치의 구성 요소들의 동작을 전반적으로 제어한다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
800 : TSV 프로파일 평가 장치 804 : 데이터 수신부
808 : 계산부 810 : 평가부

Claims (10)

  1. 웨이퍼 상의 홀의 프로파일을 평가하는 방법에 있어서,
    상기 홀이 수직하게 에칭되었는 지의 여부를 평가하는 AM(Angle match), 언더컷의 발생 정도를 평가하는 DoU(Degree of Undercut), 스캘롭의 발생 정도를 평가하는 DoS(Degree of Scallop) 및 상기 홀의 기울어진 각도를 평가하는 CP(Curvature profile) 중 적어도 하나를 이용하여 상기 웨이퍼의 균일도를 평가하는 단계를 포함하되,
    상기 AM, 상기 DoU, 상기 DoS 및 상기 CP는 상기 홀을 절단한 후에 절단된 홀로부터 측정된 값들을 이용함에 의해 구해지는 것을 특징으로 하는 반도체 공정에서 웨이퍼 상의 홀의 프로파일 평가 방법.
  2. 제1항에 있어서, 상기 홀은 TSV(Through silicon via)이고,
    상기 웨이퍼의 균일도를 평가하는 단계는,
    상기 AM, 상기 DoU, 상기 DoS 및 상기 CP에 각기 가중치를 부여하고 합하여 tot를 획득하는 단계; 및
    상기 획득된 tot의 표준 편차와 평균을 비교하여 상기 균일도를 평가하는 단계를 포함하는 것을 특징으로 하는 반도체 공정에서 웨이퍼 상의 홀의 프로파일 평가 방법.
  3. 제2항에 있어서, 상기 TSV 프로파일 평가 방법은,
    상기 TSV가 수직으로 절단되었는 지를 평가하는 단계; 및
    상기 TSV가 보잉(Bowing)을 가졌는 지의 여부를 평가하는 단계를 더 포함하되,
    상기 수직으로 절단되었는 지의 여부는 상기 절단된 TSV의 상면의 반지름(Rt), 상기 절단된 TSV의 바닥면의 반지름(Rb), 상기 상면에서 절단된 부분까지의 길이(Kt), 상기 바닥면에서 절단된 부분까지의 길이(Kb) 및 상기 절단된 TSV의 깊이(depth)를 이용함에 의해 평가되고, 상기 보잉을 가졌는 지의 여부는 상기 상면과 바닥면 사이의 특정 지점에서의 절단면의 폭과 상기 절단면의 절단된 부분까지의 길이와 상기 절단면의 반지름의 차이(△d(x))를 이용함에 의해 구해진 상기 절단면의 반지름(rcomp(x))과 상기 상면의 반지름을 비교함에 의해 평가되는 것을 특징으로 하는 반도체 공정에서 웨이퍼 상의 홀의 프로파일 평가 방법.
  4. 제2항에 있어서, 상기 AM은 상기 TSV가 수직하게 형성되었는 지를 평가할 수 있는 V와 상기 TSV의 기울어짐의 측정 각도와 설계된 각도 사이의 차이(▽)를 이용함에 의해 구해지되,
    상기 V는 상기 TSV의 수직 에러 허용 각도 범위(β)와 상기 TSV의 상면과 바닥면을 연결하는 가상의 선과 상기 바닥면의 연장선 사이의 측정된 각도(θ3)와 상기 절단된 TSV의 측정값들을 이용하여 계산된 상기 상면과 바닥면을 연결하는 가상의 선과 바닥면의 연장선 사이의 각도(θ4)와의 차이(α)를 이용함에 의해 구해지는 것을 특징으로 하는 반도체 공정에서 웨이퍼 상의 홀의 프로파일 평가 방법.
  5. 제2항에 있어서, 상기 DoU는 상기 언더컷의 깊이와 상기 스캘롭의 깊이의 비율에 해당하고, 상기 DoS는 상기 스캘롭의 높이와 상기 스캘롭의 깊이의 비율에 해당하는 것을 특징으로 하는 반도체 공정에서 웨이퍼 상의 홀의 프로파일 평가 방법.
  6. 제3항에 있어서, 상기 CP는 상기 절단된 TSV의 상면과 상기 상면과 상기 바닥면 사이의 특정 지점 사이의 프로파일 각도(μ)와 상기 특정 지점과 상기 바닥면 사이의 프로파일 각도(σ)를 이용함에 의해 구해지는 것을 특징으로 하는 반도체 공정에서 웨이퍼 상의 홀의 프로파일 평가 방법.
  7. 반도체 공정에서 웨이퍼 상의 홀의 프로파일을 평가하는 장치에 있어서,
    상기 홀을 절단한 후에 절단된 홀로부터 측정된 값들과 기설정된 허용 범위 값을 수신하는 데이터 수신부; 및
    상기 측정된 값들과 상기 기설된 허용 범위 값을 이용하여 상기 홀이 수직하게 에칭되었는 지의 여부를 평가하는 AM(Angle match), 언더컷의 발생 정도를 평가하는 DoU(Degree of Undercut), 스캘롭의 발생 정도를 평가하는 DoS(Degree of Scallop) 및 상기 홀의 기울어진 각도를 평가하는 CP(Curvature profile) 중 적어도 하나를 구하는 계산부를 포함하는 것을 특징으로 하는 반도체 공정에서 홀 프로파일 평가 장치.
  8. 제7항에 있어서, 상기 홀은 TSV(Through silicon via)이고,
    상기 홀 프로파일 평가 장치는,
    상기 AM, 상기 DoU, 상기 DoS 및 상기 CP에 가중치를 부여하고 합하여 tot를 획득하고, 상기 획득된 tot의 표준 편차와 평균을 비교하여 상기 웨이퍼의 균일도를 평가하는 평가부를 더 포함하는 것을 특징으로 하는 반도체 공정에서 홀 프로파일 평가 장치.
  9. 제8항에 있어서, 상기 평가부는 상기 절단된 TSV의 상면의 반지름(Rt), 상기 절단된 TSV의 바닥면의 반지름(Rb), 상기 상면에서 절단된 부분까지의 길이(Kt), 상기 바닥면에서 절단된 부분까지의 길이(Kb) 및 상기 절단된 TSV의 깊이(depth)를 이용하여 상기 TSV가 수직하게 절단되었는 지를 평가하고, 상기 상면과 바닥면 사이의 특정 지점에서의 절단면의 폭과 상기 절단면의 절단된 부분까지의 길이와 상기 절단면의 반지름의 차이(△d(x))를 이용함에 의해 구해진 상기 절단면의 반지름(rcomp(x))과 상기 상면의 반지름을 비교하여 상기 TSV가 보잉을 가졌는 지의 여부를 평가하는 것을 특징으로 하는 반도체 공정에서 홀 프로파일 평가 장치.
  10. 제8항에 있어서, 상기 AM은 상기 TSV가 수직하게 형성되었는 지를 평가할 수 있는 V와 상기 TSV의 기울어짐의 측정 각도와 설계된 각도 사이의 차이(▽)를 이용함에 의해 구해지고, 상기 DoU는 상기 언더컷의 깊이와 상기 스캘롭의 깊이의 비율에 해당하며, 상기 DoS는 상기 스캘롭의 높이와 상기 스캘롭의 깊이의 비율에 해당하고, 상기 CP는 상기 절단된 TSV의 상면과 상기 상면과 바닥면 사이의 특정 지점 사이의 프로파일 각도(μ)와 상기 특정 지점과 상기 바닥면 사이의 프로파일 각도(σ)를 이용함에 의해 구해지되,
    상기 V는 상기 TSV의 수직 에러 허용 각도 범위(β)와 상기 TSV의 상면과 바닥면을 연결하는 가상의 선과 상기 바닥면의 연장선 사이의 측정된 각도(θ3)와 상기 절단된 TSV의 측정값들을 이용하여 계산된 상기 상면과 바닥면을 연결하는 가상의 선과 바닥면의 연장선 사이의 각도(θ4)와의 차이(α)를 이용함에 의해 구해지는 것을 특징으로 하는 반도체 공정에서 홀 프로파일 평가 장치.
KR1020110131965A 2011-12-09 2011-12-09 실리콘 관통 전극 프로파일 평가 방법 및 장치 KR101333374B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110131965A KR101333374B1 (ko) 2011-12-09 2011-12-09 실리콘 관통 전극 프로파일 평가 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110131965A KR101333374B1 (ko) 2011-12-09 2011-12-09 실리콘 관통 전극 프로파일 평가 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20130065210A KR20130065210A (ko) 2013-06-19
KR101333374B1 true KR101333374B1 (ko) 2013-12-02

Family

ID=48861891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110131965A KR101333374B1 (ko) 2011-12-09 2011-12-09 실리콘 관통 전극 프로파일 평가 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101333374B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11280749B1 (en) * 2020-10-23 2022-03-22 Applied Materials Israel Ltd. Holes tilt angle measurement using FIB diagonal cut
EP4024003A1 (en) 2021-01-05 2022-07-06 Schott Ag Method for non-destructive inspection of a structure and corresponding system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020063225A (ko) * 2000-11-16 2002-08-01 신에츠 한도타이 가부시키가이샤 웨이퍼의 형상 평가방법 및 장치 및 디바이스의 제조방법,웨이퍼 및 웨이퍼의 선별방법
KR20090059334A (ko) * 2007-12-06 2009-06-11 주식회사 실트론 실리콘 웨이퍼 에지의 손상 깊이 측정 방법
KR20090096711A (ko) * 2007-01-05 2009-09-14 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 평가방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020063225A (ko) * 2000-11-16 2002-08-01 신에츠 한도타이 가부시키가이샤 웨이퍼의 형상 평가방법 및 장치 및 디바이스의 제조방법,웨이퍼 및 웨이퍼의 선별방법
KR20090096711A (ko) * 2007-01-05 2009-09-14 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 평가방법
KR20090059334A (ko) * 2007-12-06 2009-06-11 주식회사 실트론 실리콘 웨이퍼 에지의 손상 깊이 측정 방법

Also Published As

Publication number Publication date
KR20130065210A (ko) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5103219B2 (ja) パターン寸法計測方法
US8768665B2 (en) Site based quantification of substrate topography and its relation to lithography defocus and overlay
US8282849B2 (en) Etching process state judgment method and system therefor
US7685560B2 (en) Method and apparatus for monitoring exposure process
CN104835141B (zh) 一种激光测距建立立体模型的移动终端及方法
KR101229129B1 (ko) Ｇｎｓｓ를 이용한 건물의 수직도 측정 방법 및 시스템
US20110082577A1 (en) Shape simulation apparatus, shape simulation program, semiconductor production apparatus, and semiconductor device production method
KR101333374B1 (ko) 실리콘 관통 전극 프로파일 평가 방법 및 장치
KR102337802B1 (ko) 평면도 측정 방법 및 핀 높이 조정 방법
CN109659246B (zh) 一种开口倾斜度的测量方法及三维存储器的制备方法
CN113432977B (zh) 一种岩石节理动态刚度的获取方法
WO2012093400A1 (en) Method and system for use in measuring in complex patterned structures
US20090110261A1 (en) Apparatus and Method for Verifying Pattern of Semiconductor Device
CN104332460B (zh) 沟槽形貌监控方法以及沟槽形貌监控结构制作方法
US6806098B2 (en) Method and device for assessing surface uniformity of semiconductor device treated by CMP
KR101686621B1 (ko) 건물의 비틀림 변형을 고려한 횡변위 평가 및 보정방법
KR101751808B1 (ko) 엘리베이터를 이용한 초고층 건물의 횡변위 계측 시스템 및 방법
CN102569114B (zh) 一种金属导线尺寸监测方法
JP2019109160A (ja) 金属埋設深さ計測方法及び装置
JP7067524B2 (ja) ウェーハのフラットネス測定機の選定方法及び測定方法
KR101414205B1 (ko) 웨이퍼의 기계적 손상 깊이를 측정하는 방법
US7115425B2 (en) Integrated circuit process monitoring and metrology system
KR101003013B1 (ko) 웰의 레벨 패드 높이 산출 방법
JPH1174235A (ja) 研磨シミュレーション
US7028277B2 (en) Process related deviation corrected parasitic capacitance modeling method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 7