JP2006005088A - シリコン半導体基板とその製造方法 - Google Patents
シリコン半導体基板とその製造方法 Download PDFInfo
- Publication number
- JP2006005088A JP2006005088A JP2004178525A JP2004178525A JP2006005088A JP 2006005088 A JP2006005088 A JP 2006005088A JP 2004178525 A JP2004178525 A JP 2004178525A JP 2004178525 A JP2004178525 A JP 2004178525A JP 2006005088 A JP2006005088 A JP 2006005088A
- Authority
- JP
- Japan
- Prior art keywords
- osf
- crystal
- heat treatment
- region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】 結晶をOSF領域となる育成条件で育成したうえで、結晶中のグロウンイン欠陥を低減するのみならず、OSF領域に残存していたOSF成長の核となる酸素析出物をも低下させ、電気特性に優れ、かつ高いゲッタリング能を持つシリコン半導体基板とその製造方法を提供する。
【解決手段】 結晶に窒素を添加してウェーハの全面をOSF領域とし、結晶を低酸素化した上で、さらに単結晶育成時における1050℃〜1000℃の温度領域の冷却速度を2.0℃/min以下とする。さらに加えて、1000℃〜800℃の温度領域の通過時間を350分以上とする。これにより、酸素析出物のサイズを制御し、OSF核となるほど大きな酸素析出物の発生を完全に抑制し、電気特性を悪化させるような比較的大きな酸素析出物の発生をも抑制し、高密度のBMDを形成するための微小な酸素析出物が結晶中に形成される。
【選択図】 図1
【解決手段】 結晶に窒素を添加してウェーハの全面をOSF領域とし、結晶を低酸素化した上で、さらに単結晶育成時における1050℃〜1000℃の温度領域の冷却速度を2.0℃/min以下とする。さらに加えて、1000℃〜800℃の温度領域の通過時間を350分以上とする。これにより、酸素析出物のサイズを制御し、OSF核となるほど大きな酸素析出物の発生を完全に抑制し、電気特性を悪化させるような比較的大きな酸素析出物の発生をも抑制し、高密度のBMDを形成するための微小な酸素析出物が結晶中に形成される。
【選択図】 図1
Description
本発明は、電気特性に優れ、かつ高いゲッタリング能を持つシリコン半導体基板およびその製造方法に関する。
半導体集積回路の製造には、主にチョクラルスキー法(CZ法)により育成されたシリコン単結晶から作られた半導体基板が用いられている。シリコン単結晶には、その結晶成長中に後述のようなさまざまな結晶欠陥が発生し、この欠陥が電気特性を悪化させて集積回路の素子の動作を妨げたり、回路そのものを破壊するため問題となる。そのため、デバイスを作製する半導体基板の表層からこのような欠陥を排除する必要がある。必要とされる基板表面の無欠陥層の深さは作製されるデバイスの構造に依存するが、一般的なデバイス構造であれば10μmの深さまで無欠陥であればよい。無欠陥層の深さが10μm以上であれば、一般的なデバイス構造にとって十分な深さの無欠陥層があることになり、欠陥によるデバイス歩留まり落ちの心配がない。もし10μm未満であれば、デバイス構造によってはリークなどの原因により歩留まり落ちを起こす恐れがある。
一方、基板内部においてはBMD(Bulk micro defect)と呼ばれる微小酸素析出物が高密度に形成されることが望ましい。なぜならば、BMDがデバイス作製工程で混入した重金属汚染元素をトラップし、基板表層を清浄に保つという働き(ゲッタリング能)を持つためである。つまり、基板表層からはデバイスに有害な欠陥を排除する必要があり、一方で基板内部では高密度のBMDを持つ半導体基板が望ましい。
基板内部では高密度のBMDを確保しつつ、基板表層からデバイスに有害な結晶欠陥を排除した半導体基板としてアニールウエハがある。しかし、この方法ではアニールを行うために工程が増加し、製造コストが大きく増加する原因となる。そこで、アニールを行わずともデバイスに有害な結晶欠陥を排除でき、かつ基板に高密度のBMDを持たせることのできる新たな方法が必要である。
まず、基板表層からデバイスに有害な結晶欠陥を排除する方法としては結晶の育成条件を工夫する方法が知られている。その方法について以下に説明する。
現在のデバイス製造の上で特に問題となっている結晶成長欠陥は、ボイド及び転位ループである。ボイドは、結晶成長界面からシリコン単結晶に過飽和に取りこまれた空孔が凝集して、結晶中に空洞を形成したものであり、転位ループは、同様に結晶成長界面からシリコン単結晶に取りこまれた自己格子間原子がクラスターを形成したものである。
Voronkovの理論(非特許文献1)に従えば、結晶引上中に空孔あるいは自己格子間原子のどちらが過飽和になるかは、結晶の引上げ速度V(mm/min)及びシリコンの融点から1300℃までの温度範囲における引上げ軸方向の結晶内温度勾配の平均値G(℃/mm)の比、V/Gの値により決まるとされている。
V/Gの値が比較的大きければ、空孔が過飽和になり、ボイドが発生する。逆に、V/Gが比較的小さいと、自己格子間原子が過飽和になり、転位ループが発生する。ボイドが発生する結晶育成条件もしくはその条件で育成された結晶部位は、「ボイド領域」と呼ばれ、転位ループが発生する結晶育成条件もしくはその条件で育成された結晶部位は、「自己格子間型欠陥領域」と呼ばれる。以下、自己格子間型欠陥領域を「転位ループ領域」ともいう。また、ボイド領域よりもわずかにV/Gが小さな育成条件で引き上げた結晶は、酸化誘起積層欠陥(OSF:Oxidation induced Stacking Fault)の核となるような酸素析出物が結晶育成中に発生し、この結晶から作製した基板は高温酸化熱処理後にOSFが発生するため、この結晶部位は「OSF領域」と呼ばれる。OSFは、OSF核となる大きな酸素析出物の周りに、酸化熱処理で生じた自己格子間原子が集まって形成されると考えられている。
さらに、このOSF領域よりもV/Gが小さくかつ自己格子間型欠陥領域よりもV/Gが大きい条件で引き上げた結晶には、結晶欠陥がほとんど見られず、このような結晶部位はN(N:Neutral)領域と呼ばれている。OSF領域とN領域ではボイドや転位ループはない。ただし、OSF領域の結晶には結晶育成後には欠陥がないように見えてもデバイス熱処理中にOSFが発生し、このOSFによりデバイス構造が破壊されてデバイスの歩留まり落ちの原因となるために通常は半導体基板として適さない。ここでいうデバイス熱処理とはデバイスの作製のために行われる熱処理のことをさす。
これらの知見によれば、N領域で結晶を育成すれば、デバイスに有害な結晶欠陥を排除した結晶が得られることになる。このような発明として特許文献1が開示されている。しかし、N領域結晶はボイド領域やOSF領域の結晶に比べて酸素が析出しにくく、BMD密度が低いためにゲッタリング能が低いという欠点がある。
BMD密度を高めるためには結晶中に高密度の微小酸素析出物もしくは析出核が形成される必要がある。そこで、酸素析出の起こりにくいN領域でなく、酸素析出の起こりやすいOSF領域を半導体基板に利用する方法がある。
通常のCZ引き上げ方法を用いてCZ結晶を引き上げた場合、引き上げ速度Vが速いと単結晶の半径方向全体にわたって上記V/Gがボイド領域となり、逆に引き上げ速度Vが十分に遅いと単結晶の半径方向全体にわたって上記V/Gが自己格子間型欠陥領域(転位ループ領域)となる。そして、その中間の引き上げ速度Vを採用した場合には、単結晶中に単結晶と同心円のリング状にOSF領域が形成され、リング状のOSF領域より内側はボイド領域となり、OSF領域より外側は主に転位ループ領域となる。リング状のOSF領域が形成される引き上げ条件において、引き上げ速度Vが速くなるほど、OSF領域の半径が大きくなる。
ボイド領域においては、MOS型デバイスのゲート酸化膜耐圧を劣化させる点欠陥に関係するグロウンイン欠陥が存在することが知られており、このグロウンイン欠陥はCOPと呼ばれる。また、転位ループ領域に発生する転位ループは、デバイスのリーク電流特性を悪化させることが知られている。
一方、OSF領域については、微細なサイズもしくはごく低密度の酸素析出物以外にはグロウンイン欠陥が存在しない領域であるといわれている(例えば特許文献2)。しかし、通常のCZ引き上げ方法を採用した場合、OSF領域はリング状にしか出現せず、ウェーハの全面をOSF領域にすることはできない。
一般に、窒素添加結晶では窒素の添加量が増えるにしたがって、ボイド領域とOSF領域との境界のV/G値は増加し、またOSF領域とN領域との境界のV/G値は減少することが知られている(非特許文献2)。その結果、窒素濃度の増加に伴い、OSF領域は広いV/Gの領域に拡張する。
特許文献2には、OSF領域を半導体基板に用いる方法として、結晶中に窒素を添加することによってOSF領域を拡張し、基板全面をOSF領域にすることにより、As-grown(成長まま)の状態では欠陥が検出されないようにする方法が開示されている。OSF領域は極僅かな密度の酸素析出物が存在するが、それ以外のグロウンイン欠陥が殆ど存在しない領域であるから、ウェーハ全面をOSF領域とすれば、パーティクルモニターウェーハとして用いるのに最適なウェーハを得ることができるとしている。また、OSF領域に存在する低密度の酸素析出物は、酸素濃度を低減させることによってOSFの誘起が抑制されるので、酸素濃度が低い状態で結晶育成を行うか、またはウェーハに酸素の外方拡散処理を施して酸素濃度を低減すれば、電気特性の改善が図れ、デバイス特性に優れたシリコンウェーハを得ることができるとしている。
特許文献2に記載の方法ではAs-grownの状態では欠陥が検出されないだけで結晶中には大きなサイズの酸素析出物が形成されており、酸化熱処理後にOSFが発生し、また電気特性も悪いといった問題がある。したがって、この方法による半導体基板はパーティクルモニターには使用できても、デバイスを作製するための半導体基板として適さない。結晶中の酸素濃度を低濃度にすることによりOSFを低減し、電気特性の改善を図ることもできるが、低酸素濃度にするだけでは結晶品質の改善は不十分であり、以下のような問題がある。
まず、特許文献2では酸素濃度を低下させることによりOSFを低減しているが、酸素濃度の低減だけでは完全にOSFを抑制できない。特許文献2の酸素濃度の記述には濃度の測定方式が述べられていないために実際の濃度がわからないが、酸素濃度の測定方法として一般的に用いられる赤外吸収測定を使用し、ASTMやJEIDAなどのいずれの換算方法を用いた場合においても、記載されている酸素濃度で完全にOSFを抑制することはできないことがわかった。そのために低密度ながらOSFが発生し、結晶品質の改善が不十分である。
また、OSF領域に存在する酸素析出物はOSF核となるほど大きなサイズの酸素析出物だけでなく、OSF核となるよりは小さいが析出物自身が電気特性を悪化させる程度には大きなサイズの酸素析出物もある。したがって、OSFを抑制するだけでは不十分で、このような大きな酸素析出物も抑制する必要がある。しかし、特許文献2に記載の方法ではこの大きなサイズの酸素析出物については全く対策が行われていない。この結果、酸化膜耐圧のTZDB高Cモード合格率は悪く、品質は不十分である。
さらに、この特許文献2にはゲッタリング能を左右するBMD密度や、デバイス歩留まりを悪化させないために必要となる基板表面の無欠陥層の深さについては何ら言及されていない。
本発明は、結晶をOSF領域となる育成条件で育成したうえで、結晶中のグロウンイン欠陥を低減するのみならず、OSF領域に残存していたOSF成長の核となる酸素析出物をも低下させ、電気特性に優れ、かつ高いゲッタリング能を持つシリコン半導体基板とその製造方法を提供することを目的とする。
上述のとおり、結晶に窒素を添加してウェーハの全面をOSF領域とし、さらに結晶を低酸素化しても、それだけでは結晶を無欠陥化することはできない。それに対し、これらに加えて、さらに単結晶育成時における1050℃〜1000℃の温度領域を緩冷却すると、ウェーハ中の結晶欠陥を大幅に低減できることがわかった。さらに加えて、1000℃〜800℃の温度領域を急冷却するとより一層結晶欠陥を低減できることがわかった。この結果として、酸素析出物のサイズを制御し、OSF核となるほど大きな酸素析出物の発生を完全に抑制するだけでなく、電気特性を悪化させるような比較的大きな酸素析出物の発生をも抑制する一方で、高密度のBMDを形成するための微小な酸素析出物を結晶中に作りこむことに成功した。この方法により育成した結晶をシリコン半導体基板として用いることで、電気特性に優れ、かつ高いゲッタリング能を持つ半導体基板を作製することに成功し、本発明を完成させた。
本発明は上記知見に基づいてなされたものであり、その要旨とするところは以下の通りである。
本発明は、チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から作製されたシリコン半導体基板であって、該基板中に1×1013atoms/cm3以上1×1016atoms/cm3以下の窒素と4×1017atoms/cm3以上7×1017atoms/cm3以下の酸素を含有し、基板全面において、単段の酸化熱処理後にはOSFが発生しないが、初段として900℃で8時間以上の酸化熱処理を行った後に2段目の酸化熱処理を行う2段酸化熱処理後ではOSFが発生し、基板表面でボイド及び転位ループが見られず、酸化膜耐圧がTZDB高Cモード合格率≧90%であることを特徴とするシリコン半導体基板である。
さらに析出熱処理もしくはデバイス熱処理後のBMD密度が5×108/cm3以上であり、無欠陥層深さは10μm以上であることを特徴とする上記シリコン半導体基板である。
また、チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から作製するシリコン半導体基板の製造方法であって、該単結晶が1×1013atoms/cm3以上1×1016atoms/cm3以下の窒素と4×1017atoms/cm3以上7×1017atoms/cm3以下の酸素を含有し、該単結晶育成時において、ボイド領域が結晶径の中心で消滅する結晶引上げ速度をV1、初段として900℃で8時間以上の酸化熱処理を行った後に2段目の酸化熱処理を行う2段酸化熱処理を行ってもOSFが発生しない欠陥領域が結晶の外周部に入る引上げ速度をV2とした場合に、V1≧V≧V2を満足する単結晶の引上げ速度Vで結晶を育成し、かつ該単結晶育成時における1050℃〜1000℃の温度域の平均冷却速度を2.0℃/min以下とすることを特徴とするシリコン半導体基板の製造方法である。
さらに上記単結晶育成時における1000℃〜800℃の温度域の通過時間を350分以内とすることを特徴とする上記シリコン半導体基板の製造方法である。
本発明では、チョクラルスキー法または磁場印加チョクラルスキー法による窒素添加を行ったシリコン単結晶の育成において、結晶をOSF領域となる育成条件で育成したうえで酸素濃度を低下させ、さらに結晶の冷却条件の制御を行うことにより、電気特性に優れ、かつ高いゲッタリング能を持つシリコン半導体基板とその製造方法を得ることができる。
本発明の具体的な説明を行う前に、まず本発明の結晶品質評価方法について説明する。
本発明における結晶の酸素濃度はフーリエ変換赤外分光法で測定し、酸素濃度の換算にはJEIDAの変換係数を用いている。結晶中の窒素濃度は、2次イオン質量分析装置(SIMS)を用いて測定し、窒素をイオン注入したリファレンスを基に、測定値を窒素濃度に換算して求めることができる。
本発明における半導体基板のOSFの評価では、単段熱処理と2段熱処理という2通りの条件で評価を行う。
単段の熱処理によるOSF評価として本発明では具体的には1100℃で60分の水蒸気酸化を行う。またOSF顕出のためのエッチングとして以下の条件でライトエッチを行う。ライトエッチ液は、HF(49質量%)60ml+HNO3(63質量%)300ml+CrO3(5mol/l)30ml+CH3COOH:60ml+Cu(NO3)2:2g+H2O:60mlの組成のものを用い、エッチング時間は90秒とする。その後、基板表面を微分干渉顕微鏡で観察し、OSFの密度を測定する。そして、結晶起因以外の外乱要因で発生してしまうOSFの影響を除くため、OSFの面密度10個/cm2以上を、OSFが存在すると判定する。従って、単段酸化熱処理後にOSFが発生しないとは、熱処理後の基板表面OSF面密度が10個/cm2未満であることを意味する。
2段熱処理によるOSF評価として本発明では具体的には、1段目の熱処理として900℃で8時間以上の酸化熱処理を行い、その後2段目熱処理として1100℃で8時間の水蒸気酸化を行う。1段目の熱処理として好ましくは900℃で8時間の酸化熱処理とする。この熱処理は、1段目の900℃熱処理でOSF核となる酸素析出物を高温でも安定なサイズにまで成長させ、2段目の熱処理でOSFを形成させる処理である。この熱処理は、通常の単段酸化ではOSFを形成しないような高温で不安定なOSF核でもOSFを形成させることが可能である。この2段熱処理後に、ライトエッチによって10分のエッチングを行って基板表面を微分干渉顕微鏡で観察し、OSFの密度を測定する。結晶起因以外の外乱要因で発生してしまうOSFの影響を除くため、OSFの面密度100個/cm2以上を、OSFが存在すると判定する。従って、2段酸化熱処理後にはOSFが発生し、とは、熱処理後の基板表面OSF面密度が100個/cm2以上であることを意味する。
本発明において、BMD密度と無欠陥層深さは、析出熱処理もしくはデバイス熱処理後において評価を行う。析出熱処理もしくはデバイス熱処理としては、通常用いられる熱処理条件を用いることができる。以下具体的に半導体基板のBMD密度と無欠陥層深さの測定を行うにあたっては、まず熱処理として、窒素雰囲気下で800℃で4時間、1000℃で16時間の2段析出熱処理を行った後、ウエハをへき開し、三井金属製BMDアナライザー(MO−4)にて測定を行った。測定は、基板中心、中心から半径の1/2の距離の位置、外周部から10mmの3点で行い、BMD密度、無欠陥層深さともに3点の中の最小値を記載した。
基板表面でのボイド及び転位ループの確認には、FPD(Flow Pattern Defect)を用いた。FPDとは、シリコン半導体基板にSeccoエッチングを施し、基板表面を微分干渉顕微鏡にて観察したときに見られるU字型のさざ波模様のことをさす。U字型の起点となる頂点には、ボイド起因であれば直径数μmの大きさの円形のピットが、転位ループ起因であれば直径数〜数十μmの大きさの縁がぎざぎざなピットが見られ、FPDがボイド起因か、あるいは転位ループ起因であるかを区別できる。本発明に記載のFPDを評価する際には、Seccoエッチング液として体積比でHF(49質量%):K2Cr2O7(1/6mol/l)=2:1の混合比のものを用い、室温にて10分のエッチングを行った。微分干渉顕微鏡による表面観察では、FPDとしてU字型のさざ波模様の起点となる頂点の個数を数え、パーティクルなどの外的要因を除くためにFPDの面密度2個/cm2以上を、ボイドあるいは転位ループが存在すると判定した。
ボイドと転位ループを以上のように定義しているので、本発明においてボイド領域とは、上記FPD評価においてボイド起因のピットが面密度2個/cm2以上検出される領域をいい、自己格子間型欠陥領域を(転位ループ領域)とは、上記FPD評価において転位ループ起因のピットが面密度2個/cm2以上検出される領域をいう。
酸化膜耐圧評価では、TZDB(Time Zero Dielectric Breakdown)特性を調べた。TZDBにおける高Cモード合格率の測定条件は、酸化膜厚25nm、電極面積20mm2、判定電流100mA/cm2である。11MV/cm以上で絶縁破壊するセルの割合を高Cモード合格率と定義する。
以下に、本発明について具体的に説明する。
非特許文献2、特許文献2に記載のように、一般に、窒素添加結晶では窒素の添加量が増えるにしたがって、ボイド領域とOSF領域との境界のV/G値は増加し、またOSF領域とN領域との境界のV/G値は減少することが知られている。その結果、窒素濃度の増加に伴い、OSF領域は広いV/Gの領域に拡張する。
このOSF領域にはボイド及び転位ループが見られないが、OSF領域では酸素が析出しやすい。従って、このOSF領域には、熱処理前の結晶育成したままの状態、すなわちAs-grownの状態で酸素析出物が存在していると考えられているが、直接の観察はされていない。本発明者らは、結晶評価の結果からこれらの酸素析出物がそのサイズから大きく3つのカテゴリーに分類できるというモデルを想定し、このモデルをもとに酸素析出物の発生、成長を制御する方法を発明した。
本発明者らは、As-grownでOSF領域に存在する酸素析出物をそのサイズから大きく3つのカテゴリーに分類できると考えた。1つ目のカテゴリーは3つのカテゴリーの中でも最もサイズの大きな酸素析出物の属するカテゴリーであり、このカテゴリーに属するような大きな酸素析出物はOSFの核となり、デバイス熱処理により基板にOSFを発生させてデバイスの歩留まりを悪化させる。2つ目のカテゴリーは、OSF核となる酸素析出物よりはサイズが小さいが、それでも比較的大きいために析出物自身が電気特性を悪化させてしまうようなサイズの析出物のカテゴリーであり、このカテゴリーに属するような酸素析出物もデバイスの歩留まりを悪化させる。そして3つ目がごく微小な酸素析出物のカテゴリーである。このような微小な酸素析出物であれば、基板表層ではデバイス熱処理により消滅して電気特性やデバイスの歩留まりに悪影響を及ぼさないが、基板内部では熱処理により成長し、高密度のBMDを形成させることができる。OSF領域を半導体基板として利用するためには、1つ目,2つ目のカテゴリーに属するような、デバイスの歩留まりを悪化させる大きなサイズの酸素析出物の形成を抑制し、一方で3つ目のカテゴリーに属するようなBMDを形成する微小な酸素析出物は結晶中に残すといった結晶の作りこみが必要である。
以上のように大きく分けて3通りのカテゴリーに分類できるサイズの酸素析出物が形成される。これらは大きい順に[1]OSFの核となるサイズ、[2]OSFの核とはならないが電気特性を悪化させてしまうようなサイズ、[3]基板表層ではデバイス熱処理により消滅する一方で、基板内部には高密度のBMDを形成させることの出来るサイズ、の3通りに分類できる。
OSF領域を半導体基板として利用するためには、上記[1],[2]のようにデバイスの歩留まりを悪化させるような大きなサイズの酸素析出物の形成を抑制し、一方で[3]のように高密度のBMDを形成してゲッタリングに寄与する微小な酸素析出物は結晶中に残すような作りこみが必要である。
そこで、本発明者らは、従来の方法のように窒素濃度や酸素濃度を制御するだけではなく、新たに結晶育成中に1050℃〜1000℃の温度域を徐冷し、さらには1000℃〜800℃の温度域を急冷するという結晶冷却条件の制御を行うことにより、従来は完全に抑制することが困難であった上記[1]や[2]のサイズの酸素析出物を完全に抑制し、かつ[3]のサイズの酸素析出物を結晶中に残す方法を見出して、本発明を完成させたものである。
本発明において、窒素濃度は1×1013atoms/cm3以上1×1016atoms/cm3以下とする必要がある。窒素添加によりボイドや転位ループの発生を抑制し、OSF領域となるV/Gの範囲を拡張することが出来るが、窒素濃度1×1013atoms/cm3未満では窒素の添加効果が弱く、ボイドや転位ループの抑制が不十分であるとともにOSF領域の拡張効果が小さいため、基板全面をOSF領域にすることが困難である。一方で、窒素濃度が1×1016atoms/cm3を超えると、窒素添加による酸素析出の促進効果が大きすぎて析出物が大きく成長してしまい、電気特性を悪化させる。窒素濃度を1×1014atoms/cm3以上とするとOSF領域拡大効果が顕著となり、操業上さらに容易に基板全面をOSF領域とすることができるのでより好ましい。
本発明において、酸素濃度は4×1017atoms/cm3以上7×1017atoms/cm3以下とする必要がある。酸素濃度を低酸素とすることで、上記[1]や[2]のような大きな酸素析出物の成長を抑制することが出来るが、酸素濃度が4×1017atoms/cm3未満では基板の機械的強度が低下するため実用上問題がある。一方で、酸素濃度が7×1017atoms/cm3を超えると、[1]や[2]のような大きな酸素析出物が発生してデバイスの歩留まり悪化の原因となる。酸素濃度は6×1017atoms/cm3以下とするとより好ましい。
本発明によれば、基板全面をOSF領域としているが、大きな酸素析出物の成長を抑制しているので、前記OSF評価のための単段熱処理後にはOSFが発生しない。一方、前記OSF評価のための2段熱処理、即ち初段として900℃で8時間以上の酸化熱処理を行った後に2段目の酸化熱処理を行う2段酸化熱処理後ではOSFが発生するシリコン半導体基板を提供できる。本発明においては、結晶の窒素濃度の調整及び引き上げ速度の調整によって基板の全面をOSF領域とすることができ、さらに結晶を低酸素化するとともに、単結晶育成時における所定の温度領域の冷却速度を調整することにより、大きな酸素析出物の成長を抑制することができる。
単段の酸化熱処理後にOSFが発生しないシリコン半導体基板には、高温で熱的に安定なOSF核、つまり上記[1]のような大きな酸素析出物が存在しない。
OSF評価のための前記単段熱処理ではOSFが発生しないが、前記2段熱処理後でOSFが発生するような半導体基板中には、微小な酸素析出物が存在しているが、このような微小な酸素析出物は高温では不安定である。そのため、単段の高温酸化熱処理では基板表層の析出物が消失してOSFを形成せず、900℃の長時間熱処理により析出物を高温で安定な大きさまで成長させた後に酸化熱処理をおこなうことで初めてOSFを形成している。つまり、このような半導体基板には、[1]のように通常のデバイス熱処理でOSFが発生するような、高温で熱的に安定となるほど大きな酸素析出物が存在しないが、[3]のように微細な酸素析出物は存在しており、熱処理により基板内部に高密度なBMDを形成することが可能である。よって、このような半導体基板であればデバイス熱処理でOSFを発生させることがなく、かつ基板内部では高密度のBMDを形成することができる。
本発明の半導体基板であれば基板全面がOSF領域でかつ、単段の酸化熱処理後にはOSFが発生しないが、初段として900℃で8時間以上の酸化熱処理を行った後に2段目の酸化熱処理を行う2段酸化熱処理後ではOSFが発生するので、OSF核となるような大きな酸素析出物の発生を十分抑制した基板となっており、かつ基板内部ではゲッタリングサイトとなる酸素析出物を高密度に発生させることが出来る。単段の酸化熱処理後にOSFが発生する基板であれば、デバイス作製中にも基板表層にOSFが発生してデバイスの歩留まり悪化の原因となる。一方で、900℃で8時間以上の酸化熱処理を行った後に2段目の酸化熱処理を行う2段酸化熱処理後でもOSFが発生しない基板は、N領域、もしくは自己格子間型欠陥領域の結晶からなる基板であり、基板内部にゲッタリングサイトとなる酸素析出物を高密度に発生させることができず、ゲッタリング能が不十分という欠点を持つ。
本発明の半導体基板は、基板全面がOSF領域であることから、ボイド領域も転位ループ領域も基板上に含んでいないので、半導体基板表面でボイド及び転位ループが見られない。また、酸化膜耐圧がTZDB高Cモード合格率≧90%である。そのため、デバイス歩留まりを悪化させない。基板表層でボイド及び転位ループが存在すれば、デバイス構造を破壊してデバイスの歩留まりを悪化させるので、これらを基板表層から排除する必要がある。さらに、[2]のような大きな酸素析出物もデバイスの歩留まりを悪化させるが、酸化膜耐圧のTZDB高Cモード合格率が90%以上であることを確かめることで、[2]のような酸素析出物をも基板表層から排除していることを確認することができる。酸化膜耐圧のTZDB高Cモード合格率を95%以上とするとより好ましい。ここで、基板表面でボイド及び転位ループが見られずとは、前記FPD評価においてボイド起因のピットも転位ループ起因のピットも面密度2個/cm2未満であることを意味する。
基板表層の無欠陥性と基板内部での高ゲッタリング能を両立させるためには、析出熱処理もしくはデバイス熱処理後のBMD密度が5×108/cm3以上であり、基板表面の無欠陥層深さは10μm以上である必要がある。なお、デバイス処理とはデバイスを作製するために行われる熱処理のことであり、析出熱処理とはデバイス熱処理と同等に酸素を析出させるように条件を設定した熱処理のことをさす。析出熱処理もしくはデバイス熱処理後のBMD密度が5×108/cm3未満であれば、十分なゲッタリング能を得ることが出来ないためにデバイスの歩留まり悪化をおこす恐れがある。無欠陥層深さが10μm未満であれば、無欠陥層の深さが十分でないためにリークなどのデバイス不良の原因となり、デバイスの歩留まりを悪化させる恐れがある。析出熱処理もしくはデバイス熱処理後のBMD密度が1×109/cm3以上であるとより好ましい。本発明においては、単結晶育成時における所定の温度領域の冷却速度を調整することにより、大きな酸素析出物の成長を抑制しつつ、小さな酸素析出物を成長させることができる。その結果、析出熱処理もしくはデバイス熱処理後において、基板表面直下では小さな酸素析出物は消滅して深さ10μm以上の無欠陥層を形成することができ、ウェーハ内部においては小さな酸素析出物が成長してBMD密度が5×108/cm3以上となる。
上記のような高品質シリコン半導体基板は、以下のような方法で育成したシリコン単結晶から半導体基板を作製することにより得ることができる。
まず、該単結晶は1×1013atoms/cm3以上1×1016atoms/cm3以下の窒素と4×1017atoms/cm3以上7×1017atoms/cm3以下の酸素を含有する必要があるが、酸素濃度、窒素濃度の制御には、従来用いられるような方法を用いればよい。
さらに、該単結晶の育成においては、ボイド領域が結晶径の中心で消滅する結晶引上げ速度をV1、初段として900℃で8時間の酸化熱処理を行った後に2段目の酸化熱処理を行う2段酸化熱処理を行ってもOSFが発生しない欠陥領域が結晶の外周部に入る引上げ速度をV2とした場合に、V1≧V≧V2を満足する単結晶の引上げ速度Vで結晶を育成する必要がある。
ここで、「ボイド領域が結晶径の中心で消滅する」とは、引き上げ速度を順次低下していくときに、引き上げ速度が高いときに基板の結晶径中心に存在していたボイド領域の直径が順次縮小し、所定の速度V1でボイド領域が結晶径の中心で消滅するという意味である。ボイドが結晶径の中心で消滅した後は基板の全面がOSF領域となる。また「初段として900℃で8時間の酸化熱処理を行った後に2段目の酸化熱処理を行う2段酸化熱処理を行ってもOSFが発生しない欠陥領域が結晶の外周部に入る」とは、さらに引き上げ速度を順次低下していくときに、引き上げ速度が高いときに基板の外周部まで全面がOSF領域であるため2段熱処理でOSFが発生していたのに対し、所定の速度V2で2段熱処理OSF不発生領域(N領域又は転位ループ領域)が基板の外周部に出現することを意味する。以後引き上げ速度の低下とともにOSF領域の直径が減少していく。
V1とV2の決定にあたっては、例えば結晶を育成するにあたって、予めこの窒素濃度、酸素濃度の範囲の結晶を、引上げ速度を高速(例えば1.5mm/min以上)から低速(例えば0.2mm/in以下)に徐々に変化させて育成すればよい。このように結晶を育成すると、まず引き上げ速度を高速にしている引き上げ初期において、基板の全面がボイド領域であるか、あるいは基板の中心部がボイド領域で基板の外周部がOSF領域となる。OSF領域を拡げるために窒素を添加しているので、基板の最外周にはまだ転位ループ領域は出現しない。その後引上げ速度の低下に伴い、ボイド領域が結晶径の中心へ縮小していき、ある引上げ速度V1で消滅し基板全面がOSF領域となる。その状態では2段酸化熱処理後にOSFが発生する欠陥領域が基板全面に見られている。さらに引上げ速度を低速にしていくと、ある引上げ速度V2において基板の最外周部にN領域又は転位ループ領域が出現し、その内側がOSF領域となる。結晶の外周部のN領域又は転位ループ領域では、2段熱処理によるOSFが見られなくなる。さらに引上げ速度を低下させていくと、OSFの見られる領域(OSF領域)は結晶径の中心へ縮小してやがて消滅し、結晶の全面がN領域もしくは自己格子間型欠陥領域となる。N領域や自己格子間型欠陥領域では酸素析出が起こりにくいために析出熱処理もしくはデバイス熱処理後の基板内部におけるBMD密度が5×108/cm3未満であり、十分なゲッタリング能を得ることができないため、半導体基板に適さない。このようにして、所定の窒素濃度・酸素濃度を有する結晶において、基板の全面をOSF領域とすることのできる最大引き上げ速度としてのV1、最小引き上げ速度としてのV2が求まるので、V1≧V≧V2を満足する単結晶の引上げ速度Vで結晶を育成することにより、基板の全面をOSF領域とすることができる。
なお、V1よりもV2が大きくなるような引上げ炉もまれに存在する。このような引上げ炉は通常の引上げ炉よりも結晶の中心軸と結晶表面付近でのV/Gの変化が大きく、基板全面をOSF領域にすることが困難であるために、このような引上げ炉は本発明の結晶育成に用いることができない。
V1よりも大きな引上げ速度で育成した結晶では、基板の全面がボイド領域であるか、あるいは基板の中心部がボイド領域なので結晶中にボイドが発生するため、基板表層の無欠陥性が不十分でデバイスの歩留まりが悪化する。V2よりも小さな引上げ速度では基板の外周部又は基板の全面がN領域、もしくは自己格子間型欠陥領域の結晶となるために析出熱処理もしくはデバイス熱処理後のBMD密度が5×108/cm3未満となり、十分なゲッタリング能を発揮することができない。
基板の全面をOSF領域としたのみでは、OSF評価のための単段熱処理においてOSFが発生し、これではデバイス熱処理によって有害なOSF欠陥が発生するので、パーティクルモニターとしては使用できても、デバイスを作成するための半導体基板として適さない。基板の酸素濃度を低下したとしても、OSF密度は低下するもののゼロに到達することはできず、結晶の改善は不十分である。
本発明においてはさらに、該単結晶育成時における1050℃〜1000℃の温度域の結晶成長時の平均冷却速度を2.0℃/min以下とすることにより、OSF評価のための単段熱処理においてOSFが発生しない基板とすることができる。該単結晶育成時における1050℃〜1000℃の温度域の結晶成長時の平均冷却速度を1.0℃/min以下とするとより好ましい。
本発明者らは、1050℃〜1000℃の温度域を徐冷することで酸素析出物の成長を抑制できることを見出した。そして、この1050℃〜1000℃の温度域の冷却速度を2.0℃/min以下で徐冷することで[1]や[2]のような大きな酸素析出物の発生を抑制することに成功した。通常の結晶育成では、1050℃〜1000℃の温度域の冷却速度は2.0℃/min以下とはならない。しかし、この温度域を2.0℃/min以下で徐冷することにより、本発明者らはOSF領域である基板の表面から電気特性を悪化させるような大きな酸素析出物を排除することに成功した。同時に、酸素析出物を小さくできたために基板表層の酸素析出物をデバイス熱処理により消えやすくすることができた。これにより、熱処理後の基板表層に形成される無欠陥層の深さが従来よりも深くなり、デバイス熱処理後もしくはそれに相当する析出熱処理後の無欠陥層深さを10μm以上とすることに成功した。この1050℃〜1000℃の温度域の冷却速度が2.0℃/minを超えると酸素析出物が大きく成長してしまい、[1]や[2]のような大きな酸素析出物が発生して電気特性を悪化させる。また、析出物が大きくなることでデバイス熱処理後の無欠陥層深さが10μm未満となる。したがって、1050℃〜1000℃の温度域の冷却速度が2.0℃/minを超えるとデバイスの歩留まりが悪化する。
上記に加え、本発明ではさらに前記単結晶育成時における1000℃〜800℃の温度域の通過時間を350分以内とすることにより、より良好な品質を得ることができる。
本発明者らは、1000℃〜800℃の温度域で酸素析出物が成長することを見出し、1000℃〜800℃の温度域を350分以内で冷却することにより、酸素析出物の成長をさらに抑制することができることを発見した。通常、上記のように1050℃〜1000℃を徐冷しようとすると、1000℃〜800℃の温度域も徐冷してしまい、1000℃〜800℃の温度域の通過にかかる時間は350分を超えてしまう。しかし、この1000℃〜800℃の温度域の通過時間を350分以内とすることで[1]や[2]のような大きな酸素析出物の成長を完全に抑制し、電気特性をさらに向上させて酸化膜耐圧のTZDB高Cモード合格率をほぼ100%とすることに成功した。このような半導体基板であれば、今後のデザインルールの微細化にも対応することが出来る高品質な基板となる。1000℃〜800℃の温度域の通過時間を300分以内とするとより好ましい。
以上述べたとおり、V1≧V≧V2を満足する単結晶の引上げ速度Vで結晶を育成し、さらに結晶冷却条件を制御することにより、該基板中に1×1013atoms/cm3以上1×1016atoms/cm3以下の窒素と4×1017atoms/cm3以上7×1017atoms/cm3以下の酸素を含有し、基板全面において、単段の酸化熱処理後にはOSFが発生しないが、初段として900℃で8時間以上の酸化熱処理を行った後に2段目の酸化熱処理を行う2段酸化熱処理後ではOSFが発生し、基板表面でボイド及び転位ループが見られず、酸化膜耐圧がTZDB高Cモード合格率≧90%であり、析出熱処理もしくはデバイス熱処理後のBMD密度が5×108/cm3以上であり、無欠陥層深さは10μm以上であることを特徴とするシリコン半導体基板を得ることができる。
上記本発明のように単結晶育成時の冷却速度を制御するためには、チョクラルスキー法単結晶育成において通常に用いられる単結晶の加熱装置、冷却装置を用いることができる。例えば、図1に示すようなチョクラルスキー法単結晶引き上げ装置を用いることができる。図1において、チャンバー11内には石英ルツボ6、黒鉛ルツボ8、ヒーター7、断熱材9が配置される。石英ルツボ6と黒鉛ルツボ8はルツボ軸10によって支えられ、ルツボ軸10の回転に伴って回転する。石英ルツボ6内において原料を溶解して溶融液5を形成し、引き上げ軸1を用いて単結晶2を引き上げる。本発明においては、育成中の単結晶2を取り囲むようにリング状の抵抗加熱装置4を用意し、石英ルツボ6中の液面12から所定の高さにこの加熱装置4を配置して加熱を行うことにより、該単結晶育成時における1050℃〜1000℃の温度域の平均冷却速度を2.0℃/min以下とすることができる。さらに図1に示すように、この加熱装置4の上方に、育成中の単結晶2を取り囲むようにリング状の単結晶冷却装置3を配置することにより、前記単結晶育成時における1000℃〜800℃の温度域の通過時間を350分以内とすることができる。冷却装置3は、内部を冷却水が循環する金属製のドーナツ状冷却装置とすることができる。
なお、上記のチョクラルスキー法によるシリコン単結晶育成においては、磁場を印加してもよい。磁場の印加を行わずとも本発明のシリコン半導体基板を得ることは出来るが、磁場を印加するとより安定して結晶の引上げを行うことが可能となり、操業を容易とすることができる。
チョクラルスキー法により、以下の7通りの結晶を引き上げてシリコン半導体基板へと加工し、評価した。約40kgのシリコン原料を溶解し、直径155mmの約30kgの結晶を育成し、p型10Ωcmの(100)Si単結晶を得た。窒素の添加は、ノンドープのシリコンウエハにCVD法により窒化膜を形成し、原料の溶解時に同時に溶かすことにより行った。結晶中の窒素濃度は、2次イオン質量分析装置(SIMS)を用いて測定し、窒素をイオン注入したリファレンスを基に、測定値を窒素濃度に換算した。本実施例での結晶品質評価方法については、本発明の結晶品質評価方法として述べた前述の方法を用いた。
〈実施例1〉
窒素を添加して結晶を育成した。窒素濃度は5×1014atoms/cm3、酸素濃度は5.0×1017atoms/cm3であった。この窒素濃度、酸素濃度でのV1は0.68mm/min、V2は0.50mm/minであり、該結晶の引上げ速度は0.60mm/minであった。
窒素を添加して結晶を育成した。窒素濃度は5×1014atoms/cm3、酸素濃度は5.0×1017atoms/cm3であった。この窒素濃度、酸素濃度でのV1は0.68mm/min、V2は0.50mm/minであり、該結晶の引上げ速度は0.60mm/minであった。
該単結晶育成時における1050℃〜1000℃の温度域の結晶成長時の平均冷却速度は0.9℃/minで、1000℃〜800℃の温度域の通過時間は375分であった。
該結晶は基板全面において、単段の酸化熱処理後にはOSFが発生しないが、2段酸化熱処理後ではOSFが発生した。基板表面でボイド及び転位ループが見られず、TZDB高Cモード合格率は95%であった。また、析出熱処理後のBMD密度が2.4×109/cm3であり、無欠陥層深さは12μmであった。
〈実施例2〉
窒素を添加して結晶を育成した。窒素濃度は6.0×1014atoms/cm3、酸素濃度は5.2×1017atoms/cm3であった。この窒素濃度、酸素濃度でのV1は0.70mm/min、V2は0.53mm/minであり、該結晶の引上げ速度は0.61mm/minであった。
窒素を添加して結晶を育成した。窒素濃度は6.0×1014atoms/cm3、酸素濃度は5.2×1017atoms/cm3であった。この窒素濃度、酸素濃度でのV1は0.70mm/min、V2は0.53mm/minであり、該結晶の引上げ速度は0.61mm/minであった。
該単結晶育成時における1050℃〜1000℃の温度域の結晶成長時の平均冷却速度は0.9℃/minで、1000℃〜800℃の温度域の通過時間は320分であった。
該結晶は基板全面において、単段の酸化熱処理後にはOSFが発生しないが、2段酸化熱処理後ではOSFが発生した。基板表面でボイド及び転位ループが見られず、TZDB高Cモード合格率は100%であった。また、析出熱処理後のBMD密度が3.0×109/cm3であり、無欠陥層深さは15μmであった。
〈比較例1〉
窒素を添加して結晶を育成した。窒素濃度は3×1012atoms/cm3、酸素濃度は4.5×1017atoms/cm3であった。窒素濃度が本発明の下限を外れているため、V1は0.45mm/min、V2は0.75mm/minとなり、即ちV1≧V≧V2を満足する単結晶の引上げ速度Vが存在しなかった。該結晶の引上げ速度は0.63mm/minであった。
窒素を添加して結晶を育成した。窒素濃度は3×1012atoms/cm3、酸素濃度は4.5×1017atoms/cm3であった。窒素濃度が本発明の下限を外れているため、V1は0.45mm/min、V2は0.75mm/minとなり、即ちV1≧V≧V2を満足する単結晶の引上げ速度Vが存在しなかった。該結晶の引上げ速度は0.63mm/minであった。
該単結晶育成時における1050℃〜1000℃の温度域の結晶成長時の平均冷却速度は0.8℃/minで、1000℃〜800℃の温度域の通過時間は325分であった。
該結晶は基板全面において1100℃×1hrの酸化熱処理後にOSFが発生しないが、2段酸化熱処理後では基板内のリング状の領域でOSFが発生した。V≧V1であるため、基板の中心付近でボイドがFPDの面密度10個/cm2で見られた。またV≦V2であるため、基板の外周部付近で転位ループがFPDの面密度6個/cm2で見られた。TZDB高Cモード合格率は56%であった。また、析出熱処理後のBMD密度は基板の中心付近で5.4×109/cm3だが外周部付近で8.4×107/cm3と基板の外周部においてBMDが少なく、無欠陥層深さは12μmであった。
〈比較例2〉
窒素を添加して結晶を育成した。窒素濃度は5×1014atoms/cm3、酸素濃度は7.2×1017atoms/cm3であった。この窒素濃度、酸素濃度でのV1は0.68mm/min、V2は0.50mm/minであり、該結晶の引上げ速度は0.60mm/minであった。
窒素を添加して結晶を育成した。窒素濃度は5×1014atoms/cm3、酸素濃度は7.2×1017atoms/cm3であった。この窒素濃度、酸素濃度でのV1は0.68mm/min、V2は0.50mm/minであり、該結晶の引上げ速度は0.60mm/minであった。
該単結晶育成時における1050℃〜1000℃の温度域の結晶成長時の平均冷却速度は0.9℃/minで、1000℃〜800℃の温度域の通過時間は315分であった。
単結晶の酸素濃度が本発明の上限を外れているため、該結晶は基板全面において1100℃×1hrの酸化熱処理後にOSFが発生し、2段酸化熱処理後でもOSFが発生した。基板表面でボイド及び転位ループは見られないが、TZDB高Cモード合格率は0%であった。また、析出熱処理後のBMD密度が1.5×109/cm3であり、結晶が高酸素であるため無欠陥層深さは7μm以下であった。
〈比較例3〉
窒素を添加して結晶を育成した。窒素濃度は5×1014atoms/cm3、酸素濃度は5.0×1017atoms/cm3であった。この窒素濃度、酸素濃度でのV1は0.68mm/min、V2は0.50mm/minであり、該結晶の引上げ速度は0.70mm/minであった。
窒素を添加して結晶を育成した。窒素濃度は5×1014atoms/cm3、酸素濃度は5.0×1017atoms/cm3であった。この窒素濃度、酸素濃度でのV1は0.68mm/min、V2は0.50mm/minであり、該結晶の引上げ速度は0.70mm/minであった。
該単結晶育成時における1050℃〜1000℃の温度域の結晶成長時の平均冷却速度は0.9℃/minで、1000℃〜800℃の温度域の通過時間は310分であった。
該結晶は基板全面において、単段の酸化熱処理後にはOSFが発生しないが、2段酸化熱処理後ではOSFが発生した。V≧V1であるため、該基板にはボイドがFPDの面密度12個/cm2で見られ、TZDB高Cモード合格率は27%であった。また、析出熱処理後のBMD密度が2.8×108/cm3であり、無欠陥層深さは7μm以下であった。
〈比較例4〉
窒素を添加して結晶を育成した。窒素濃度は5×1014atoms/cm3、酸素濃度は5.0×1017atoms/cm3であった。この窒素濃度、酸素濃度でのV1は0.68mm/min、V2は0.50mm/minであり、該結晶の引上げ速度は0.45mm/minであった。
窒素を添加して結晶を育成した。窒素濃度は5×1014atoms/cm3、酸素濃度は5.0×1017atoms/cm3であった。この窒素濃度、酸素濃度でのV1は0.68mm/min、V2は0.50mm/minであり、該結晶の引上げ速度は0.45mm/minであった。
該単結晶育成時における1050℃〜1000℃の温度域の結晶成長時の平均冷却速度は0.6℃/minで、1000℃〜800℃の温度域の通過時間は300分であった。
該結晶は基板全面において1100℃×1hrの酸化熱処理後にはOSFが発生せず、2段酸化熱処理後にもOSFは発生しなかった。V≦V2であるため、該基板には転位ループがFPDの面密度7個/cm2で見られ、TZDB高Cモード合格率は75%であった。また、析出熱処理後のBMD密度が3.2×108/cm3であり、無欠陥層深さは11μmであった。
〈比較例5〉
窒素を添加して結晶を育成した。窒素濃度は6×1014atoms/cm3、酸素濃度は5.5×1017atoms/cm3であった。この窒素濃度、酸素濃度でのV1は0.69mm/min、V2は0.52mm/minであり、該結晶の引上げ速度は0.61mm/minであった。
窒素を添加して結晶を育成した。窒素濃度は6×1014atoms/cm3、酸素濃度は5.5×1017atoms/cm3であった。この窒素濃度、酸素濃度でのV1は0.69mm/min、V2は0.52mm/minであり、該結晶の引上げ速度は0.61mm/minであった。
該単結晶育成時における1050℃〜1000℃の温度域の結晶成長時の平均冷却速度は2.3℃/minで、1000℃〜800℃の温度域の通過時間は305分であった。
1050℃〜1000℃における冷却速度が急冷却過ぎたため、該結晶は基板全面において1100℃×1hrの酸化熱処理後にOSFが発生し、2段酸化熱処理後にもOSFが発生した。基板表面でボイド及び転位ループは見られないが、TZDB高Cモード合格率は70%であった。また、析出熱処理後のBMD密度は7.0×108/cm3であり、無欠陥層深さは8μmであった。
以上より、すべての評価項目で良好な結晶品質を示すのは、本発明の範囲内にある水準のものだけであった。
1 引き上げ軸
2 単結晶
3 冷却装置
4 加熱装置
5 溶融液
6 石英ルツボ
7 ヒーター
8 黒鉛ルツボ
9 断熱材
10 ルツボ軸
11 チャンバー
2 単結晶
3 冷却装置
4 加熱装置
5 溶融液
6 石英ルツボ
7 ヒーター
8 黒鉛ルツボ
9 断熱材
10 ルツボ軸
11 チャンバー
Claims (4)
- チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から作製されたシリコン半導体基板であって、該基板中に1×1013atoms/cm3以上1×1016atoms/cm3以下の窒素と4×1017atoms/cm3以上7×1017atoms/cm3以下の酸素を含有し、基板全面において、単段の酸化熱処理後にはOSFが発生しないが、初段として900℃で8時間以上の酸化熱処理を行った後に2段目の酸化熱処理を行う2段酸化熱処理後ではOSFが発生し、基板表面でボイド及び転位ループが見られず、酸化膜耐圧がTZDB高Cモード合格率≧90%であることを特徴とするシリコン半導体基板。
- さらに析出熱処理もしくはデバイス熱処理後のBMD密度が5×108/cm3以上であり、無欠陥層深さは10μm以上であることを特徴とする請求項1に記載のシリコン半導体基板。
- チョクラルスキー法または磁場印加チョクラルスキー法により育成したシリコン単結晶から作製するシリコン半導体基板の製造方法であって、該単結晶が1×1013atoms/cm3以上1×1016atoms/cm3以下の窒素と4×1017atoms/cm3以上7×1017atoms/cm3以下の酸素を含有し、該単結晶育成時において、ボイド領域が結晶径の中心で消滅する結晶引上げ速度をV1、初段として900℃で8時間以上の酸化熱処理を行った後に2段目の酸化熱処理を行う2段酸化熱処理を行ってもOSFが発生しない欠陥領域が結晶の外周部に入る引上げ速度をV2とした場合に、V1≧V≧V2を満足する単結晶の引上げ速度Vで結晶を育成し、かつ該単結晶育成時における1050℃〜1000℃の温度域の平均冷却速度を2.0℃/min以下とすることを特徴とするシリコン半導体基板の製造方法。
- さらに前記単結晶育成時における1000℃〜800℃の温度域の通過時間を350分以内とすることを特徴とする請求項3に記載のシリコン半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004178525A JP2006005088A (ja) | 2004-06-16 | 2004-06-16 | シリコン半導体基板とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004178525A JP2006005088A (ja) | 2004-06-16 | 2004-06-16 | シリコン半導体基板とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006005088A true JP2006005088A (ja) | 2006-01-05 |
Family
ID=35773212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004178525A Withdrawn JP2006005088A (ja) | 2004-06-16 | 2004-06-16 | シリコン半導体基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006005088A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008029579A1 (fr) * | 2006-09-05 | 2008-03-13 | Shin-Etsu Handotai Co., Ltd. | Tranche de silicium monocristallin et procédé de fabrication associé |
WO2008081567A1 (ja) * | 2007-01-05 | 2008-07-10 | Shin-Etsu Handotai Co., Ltd. | シリコンウエーハの評価方法 |
JP2008169057A (ja) * | 2007-01-09 | 2008-07-24 | Sumco Techxiv株式会社 | 半導体単結晶の製造方法 |
JP2008222483A (ja) * | 2007-03-12 | 2008-09-25 | Covalent Materials Corp | シリコン単結晶の製造方法 |
KR101851604B1 (ko) * | 2016-06-30 | 2018-04-24 | 에스케이실트론 주식회사 | 웨이퍼 및 그 제조방법 |
-
2004
- 2004-06-16 JP JP2004178525A patent/JP2006005088A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008029579A1 (fr) * | 2006-09-05 | 2008-03-13 | Shin-Etsu Handotai Co., Ltd. | Tranche de silicium monocristallin et procédé de fabrication associé |
JP2008066357A (ja) * | 2006-09-05 | 2008-03-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
WO2008081567A1 (ja) * | 2007-01-05 | 2008-07-10 | Shin-Etsu Handotai Co., Ltd. | シリコンウエーハの評価方法 |
US8111081B2 (en) | 2007-01-05 | 2012-02-07 | Shin-Etsu Handotai Co., Ltd. | Method for evaluating silicon wafer |
JP2008169057A (ja) * | 2007-01-09 | 2008-07-24 | Sumco Techxiv株式会社 | 半導体単結晶の製造方法 |
JP2008222483A (ja) * | 2007-03-12 | 2008-09-25 | Covalent Materials Corp | シリコン単結晶の製造方法 |
KR101851604B1 (ko) * | 2016-06-30 | 2018-04-24 | 에스케이실트론 주식회사 | 웨이퍼 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100871626B1 (ko) | 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법 | |
JP3919308B2 (ja) | 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ | |
KR100971163B1 (ko) | 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법 | |
TWI471940B (zh) | Silicon substrate manufacturing method and silicon substrate | |
JP2007045662A (ja) | 半導体シリコンウェーハおよびその製造方法 | |
JP2008066357A (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
JP4566478B2 (ja) | シリコン半導体基板およびその製造方法 | |
JP2007191320A (ja) | シリコン単結晶ウエーハの製造方法 | |
KR100725671B1 (ko) | 결정결함이 적은 실리콘 단결정 웨이퍼 및 그 제조방법 | |
TWI272322B (en) | Silicon single crystal wafer and epitaxial wafer, and method for producing silicon single crystal | |
KR20140021543A (ko) | 실리콘 기판의 제조방법 및 실리콘 기판 | |
JP2007235153A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
JPH10229093A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2003059932A (ja) | シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ | |
WO2001034882A1 (fr) | Tranche de silicium monocristallin et procede de fabrication | |
JP2001217251A (ja) | シリコンウェーハの熱処理方法 | |
JPH05155700A (ja) | 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ | |
JP6052189B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
JP4131077B2 (ja) | シリコンウェーハの製造方法 | |
JP2004043256A (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
JP2006005088A (ja) | シリコン半導体基板とその製造方法 | |
JP2002029891A (ja) | シリコン半導体基板とその製造方法 | |
JP4107628B2 (ja) | シリコンウェーハにig効果を付与するための前熱処理方法 | |
JP4715402B2 (ja) | 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法 | |
JP4182640B2 (ja) | シリコン単結晶の育成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070306 |
|
A761 | Written withdrawal of application |
Effective date: 20091204 Free format text: JAPANESE INTERMEDIATE CODE: A761 |