KR100725671B1 - 결정결함이 적은 실리콘 단결정 웨이퍼 및 그 제조방법 - Google Patents

Abstract

본 발명은, 초크랄스키법으로 실리콘 단결정을 성장시킬 경우에, 인상속도를 F[㎜/min]로, 실리콘융점에서 1400℃ 사이의 인상축 방향의 결정내 온도구배의 평균치를 G[℃/㎜]로 표현할 때, 결정중심에서 결정외주 사이의 거리D[㎜]를 가로축으로, F/G[㎟/℃·min]치를 세로축으로 하여 결함분포를 나타내는 결함분포도에 있어서, V-리치 영역과 N-영역의 경계선과 N-영역과 I-리치영역의 경계선 사이에서 결정을 인상시켜, 결정 중의 900℃에서 600℃사이의 온도대역을 통과하는 시간이 700분 이상이 되도록 제어하는 실리콘 단결정 웨이퍼 제조방법 또는 초크랄스키법을 성장하는 실리콘 단결정 웨이퍼에 있어서, 단단계 열산화처리에서 OSF가 발생되지 않고, 2단계 열산화처리에서 OSF가 발생되는 전체면에서 N영역을 갖는 실리콘 단결정 웨이퍼를 제공한다.

Description

결정결함이 적은 실리콘 단결정 웨이퍼 및 그 제조방법{SINGLE-CRYSTAL SILICON WAFER HAVING FEW CRYSTAL DEFECTS AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 결정결함이 적은, 특히 OSF링이 없고, 전면(全面) N영역으로 이루어진 실리콘 단결정 웨이퍼 및 그 제조방법에 관한 것이다.

최근, 반도체 회로의 고집적화에 요구되는 미세화된 반도체디바이스의 사용으로, 초크랄스키법(이하, CZ법으로 약칭)으로 제조되고 디바이스의 기판으로 사용되는 실리콘 단결정의 품질에 대한 요구가 높아져 오고 있다. 특히, 이러한 단결정에는 FPD, LSTD, COP 등의 그로운-인(grown-in) 결함으로 불리며, 산화막 내압(oxide dielectric breakdown voltage)특성 또는 디바이스 특성을 저하시키는, 단결정 성장에 기인한 결함이 존재한다. 그리고 그런 결함의 밀도와 크기를 감소시키는 것은 중요하게 여겨진다.

그러한 결함을 설명하는데 참고를 위해, 우선 실리콘 단결정에 도입되는 결함밀도, 공공(vacancy: 이하, V로 약칭함)로 불리는 공극형 점결함과 인터스티셜 실리콘(interstitial silicon: 이하, I로 약칭함)으로 불리는 격자간형 실리콘 점결함을 결정하는 인자에 대한 일반적인 내용을 설명한다.

실리콘 단결정에서, V-영역은 많은 공공, 즉 실리콘 원자의 부족으로 발생되는 구렁(depression), 구멍(pit) 등을 함유한 영역이고, I-영역은 실리콘 초과량의 존재로 발생되는 전위(dislocation), 응집(aggregation)이 많이 함유된 영역이다. V-영역과 I-영역 사이에는, 원자의 부족이나 초과가 없는(또는 적은) 뉴트럴(neutral: 이하, N로 약칭함)영역이 있다. 상기 그로운-인 결함은 완전히 과포화된 V 또는 I로만으로 발생되고, 다소 원자의 편중이 있더라도, V 또는 I가 포화되지 않는 한 결함으로 존재하지 않는 사실이 명백해졌다.

두 종류의 점결함 밀도는 CZ법에서 인상속도(성장속도)와 결정 중 고상-액상 계면의 인접부에서의 온도구배 G 사이의 관계로 정해진다. OSF(산화유기 적층결함, 이하, 상기 링은 "OSF링"이라 함)로 불리는 링모양에 분포하는 결함은 결정성장방향과 수직방향의 단면에서 V-영역과 I-영역 사이의 경계 주위에 존재하는 것으로 확인되었다. 결정성장하는 동안 발생되고 산화막 내압과 다른 디바이스 특성을 저하시키는 결함으로서 이 결함의 밀도 및 크기를 줄이는 것이 중요시된다.

결정성장하는 동안 발생되는 결함은 아래와 같이 분류된다. 성장속도가 비교적 높은, 즉 0.6㎜/min 이상일 경우에, 공극에 기인하는 것으로 여겨지는 그로운-인 결함, 즉 FPD, LSTD, COP 등의 공극형 점결함의 응집은 직경방향으로 결정 전체면에 고밀도로 분포되고, 이러한 결함을 함유한 영역을 V-리치 영역(도5a 참조)이라고 한다. 성장속도가 0.6㎜/min 이하일 경우에는, 상기 OSF 링은 성장속도의 감소로 결정의 주변부에 발생되고 전위루프에 기인하는 것으로 여겨지는 L/D 전위(LSEPD,LEPD 등을 포함한 큰 전위, 격자간 전위루프라고도 함)는 저밀도로 링 외부에 존재하고, 이러한 결함을 함유한 영역을 I-리치 영역(도5b 참조)이라고 한다. 성장속도가 0.4㎜/min 정도로 보다 낮을 경우에는, OSF 링을 웨이퍼 중앙을 향해 수축하여 사라지고, 이와 같이 전체면은 I-리치 영역(도5c 참조)이 된다.

또한, 최근에 V-리치영역과 I-리치영역 사이에 있는 OSF링의 외측에, 공극에 기인하는 FPD, LSTD 및 COP 등의 그로운-인 결함도, 전위 루프에 기인하는 LSEPD, LFPD 등도 존재하지 않는 N-영역이라 부르는 영역의 존재가 발견되었다(특개평 8-330316호 참조). 이 영역은 OSF링의 외측에 있고, 산소석출 열처리를 실시하고 X-레이 분석 등으로 석출의 콘트라스트(contrast)에 대해 관찰하는 경우에 산소석출이 실질적으로 나타나지 않으며, LSEPD LFPD를 형성하기에 결함이 충분하지 않은 I-리치 영역 측에 존재하는 것이 보고되었다(도4a 참조).

또한, 종래 CZ 인상장치로 얻은 웨이퍼의 극소 부분에서만 얻을 수 있는 N-영역은 인상 장치의 로에서 온도구배를 향상시키고 인상속도를 제어하여, 즉 웨이퍼 전체면과 결정 전장(全長)에서 F/G치(단결정인상속도를 F(㎜/min)로 하고 실리콘 융점과 1300℃사이에서 결정 성장 방향을 따라 평균 온도구배를 G(℃/㎜)로 하여, F/G로 표현되는 비율)를 0.20 내지 0.22 ㎟/℃·min 범위로 유지하여 웨이퍼의 전체면에 걸쳐 확대할 수 있다는 것이 제안되었다(도4b 참조).

그러나, 극소 결함을 함유하고 결정 전체에 걸쳐 확대되는 영역을 갖는 결정을 제조하고자 하면, 이 영역은 I-리치 영역 측의 N-영역에 한정된다. 따라서, 제조조건 상의 제어범위는 매우 좁다. 그러나, 이런 정밀한 제어는 실험기에서는 가능하더라도 산업 생산기에서는 어렵다. 이와 같이, 상기 제조방법은 생산성에서 문제점이 있고 실용적이지 못하다.

나아가, 상기 출원에 개시된 결함분포도와 그에 사용된 데이터는 본 발명의 발명자가 실험과 조사를 통해 얻은 데이터와 그 데이터에 기초하여 마련한 결함분포도와 상당히 다르다는 것을 알아 냈다(도1 참조).

[발명의 개시]

본 발명은 상기 문제를 해결하기 위하여 이루어 졌고, 본 발명의 목적은 제어범위가 넓고 제어가 용이한 제조조건 하에서 V-리치 영역, I-리치 영역, OSF 링 중 어느것도 존재하지 않고, 결정의 전체면에 N-영역을 갖는, 극히 낮은 결함 밀도의 실리콘 단결정 웨이퍼를 초크랄스키법으로 얻는데 있다(도4b 참조).

상기 목적을 달성하기 위해, 본 발명은 초크랄스키법으로 실리콘 단결정을 성장시킬 경우에, 인상속도를 F로, 실리콘의 융점에서 1400℃ 사이의 인상축방향의 결정내 온도구배의 평균치를 G로, 결정 중심으로부터 결정주변까지 거리를 D로 나타낼 때, D[㎜]를 가로축으로, F/D[㎟/℃·min]를 세로축으로 플롯하여 결정분포를 나타내는 결정분포도에서, V-리치 영역과 N-영역 사이의 경계와 N-영역과 I-리치영역 사이의 경계로 정해지는 영역에 존재하는 것과 같은 조건으로 단결정을 인상시키고, 결정온도가 900℃ 내지 600℃의 온도대역을 통과하는데 소요되는 시간을 700분 이하로 제어하는 것을 특징으로 하는 실리콘 단결정 제조방법을 제공한다.

상기와 같이, 실험과 조사의 결과 분석을 통해 얻은, 도1에 도시된 결함분포도에서 V-리치 영역과 N-영역 사이의 경계와 N-영역과 I-리치영역 사이의 경계로 정해지는 영역 내에 존재하는 조건이 되도록 결정의 인상속도 F와 실리콘 융점에서 1400℃의 온도범위에서 결정인상 축방향을 따라 평균 온도구배 G를 제어하면서 결정을 인상시키면, 열산화처리를 하는 동안 링모양으로 발생하는 OSF는 그 면에 존재하게 된다. 그리고 이와 같이 OSF 링의 내외측부 모두에 N-영역을 갖는 성장 단결정을 얻을 수 있다(도3b 참조). 그러나, 결정온도가 900℃ 내지 600℃ 온도대역을 통과하는데 소요되는 시간이 700분이하가 되도록 결정의 열이력(thermal history)을 제어함으로써, OSF핵의 생성과 성장을 방지할 수 있고, 따라서 웨이퍼를 OSF 열산화처리할 때, 잠재적으로 OSF링의 핵이 존재하더라도 OSF 링은 발생되지 않는다. 이와 같이, 전체면에 걸쳐 N영역을 갖고 V-리치 영역, I-리치 영역과 유해한 OSF링이 없는 극히 낮은 결함밀도의 웨이퍼를 얻을 수 있다(도3c 참조).

이 경우에는, 초크랄스키법으로 실리콘 단결정을 성장시킬 때에 성장 중인 결정의 산소농도를 24.0ppma이하로 제어하는 것이 바람직하다.

상기와 같이, 성장 중인 결정의 산소농도를 24.0ppma(ASTM '79치)이하로 제어하면서 결정을 인상함으로써, OSF핵의 생성과 성장을 확실하게 억제할 수 있다. 이와 같이, OSF링에 대한 잠재적인 핵이 존재하더라도, 열산화 처리하는 동안 링모양으로 발생되는 OSF를 함유하지 않는, 극히 적은 결함을 갖는 실리콘 단결정 웨이퍼를 얻을 수 있다.

또한, 본 발명은, 본 발명의 제조방법으로 제조되는 실리콘 단결정으로 제조된 실리콘 단결정 웨이퍼를 제공한다. 본 발명으로 얻은 실리콘 웨이퍼는 OSF링의 잠재적인 핵이 존재하는 반면에, OSF 열산화처리를 하는 동안에 링 모양으로 발생 되는 OSF는 전혀 없는 전체면에 N-영역을 갖으며, 결정결함이 극히 적은 실리콘 단결정 웨이퍼이다.

또한, 본 발명은 전체면에 N-영역을 갖고 단단계 열산화 처리로 OSF가 발생되지 않으나 2단계 열산화 처리로 OSF가 발생되는, 초크랄스키법으로 성장된 실리콘 단결정 웨이퍼를 제공한다.

즉, 본 발명의 웨이퍼는 원래 잠재적인 OSF핵이 존재하고, 통상의 단단계 열산화처리로는 OSF가 발생하지 않으나 2단계 열산화 처리에 의하여 OSF 핵이 성장하여 OSF를 발생시키는 전체면에 N-영역과, 극히 적은 결정결함을 갖는 실리콘 단결정 웨이퍼이다. 2단계 열산화 처리만으로 발생되는 OSF는 실제 디바이스 공정에서 산화막 내압과 다른 디바이스 특성을 저하시키는 결함이 아니다.

나아가, 본 발명은 산소석출 열처리로 산소가 석출되는 결정부 사이에서 산소가 석출하지 않는 결정부를 포함하는 실리콘 단결정을 제공한다.

본 발명의 웨이퍼는 잠재적인 OSF핵을 함유하기 때문에, 잠재적인 OSF핵이 존재하는 부분에서는 산소석출 열처리로 산소가 석출되지 않으나, 그 부분의 인접부에서는 산소가 석출된다.

상기와 같이, 본 발명에 따르면, 단결정 성장 조건의 제어범위는 적합한 F/G치를 선택함으로써 확대된다. 나아가, 저온 영역에서 열이력 또는 낮은 산소 농도를 얻기 위한 제어를 병용하여, 잠재적인 OSF핵의 존재에도 불구하고 열산화 처리로 OSF가 발생되지 않고 그 면에 그로운-인 결함과 L/D가 없는 전체면에 대한 N-영역을 갖고 결정결함이 없는 실리콘 단결정 웨이퍼를 제조할 수 있다.

도1은 실리콘 단결정 웨이퍼 면에서 여러 가지 결함에 대해, 결정의 직경방향의 위치를 가로축으로, F/G치를 세로축으로 플롯한 결함분포도이다.

도2는 실시예1과 비교예에 대한 100℃간격의 각 온도대역을 지나는 성장 중인 결함에 요구되는 시간의 변동을 나타내는 설명도이다.

도3은 본 발명의 제조방법에서 관찰되는 결정면에 여러 가지 결함에 대한 결함분포를 설명하기 위한 설명도를 포함한다.

도3a; 통상 인상 조건에서 인상하는 경우

도3b; V-리치 영역과 I-리치 영역 사이에 존재하는 조건으로 인상하는 경우

도3c; 본 발명의 인상조건으로 인상하는 경우

도4는 통상 인상방법에서 관찰되는 결정면에 여러 가지 결함에 대한 결함분포를 설명하기 위한 설명도를 포함한다.

도4a; 통상 인상조건으로 인상하는 경우

도4b; 인상속도와 결정 내의 온도분배가 정밀하게 제어되는 경우

도5는 통상 인상방법에서 관찰되는 결정면에 인상속도와 결함분포 사이의 관계를 설명하는 설명도를 포함한다.

도5a; 높은 인상속도로 인상하는 경우

도5b; 중간정도의 인상속도로 인상하는 경우

도5c; 낮은 인상속도로 인상하는 경우

도6은 본 발명에서 사용되는 CZ법으로 단결정을 인상하기 위한 장치의 개략 설명도이다.

[발명을 실시하기 위한 바람직한 실시형태]

이하, 본 발명을 상세하게 설명한다. 그러나 이 설명으로 본 발명이 한정되지는 않는다. 설명에 앞서, 미리 여기에 사용되는 기술용어를 정의한다.

1) FPD(Flow Pattern Defect)

성장 실리콘 단결정 잉곳에서 슬라이스된 웨이퍼는 불산과 질산의 혼합액으로 에칭하여 표면 손상층을 제거한 후, K₂Cr₂O_7, 불산 및 물의 혼합액으로 표면 에칭(세코에칭)할 경우, 구멍(pit)와 플로우 패턴(flow pattern)이 웨이퍼 표면에 형성된다. 이 플로우 패턴은 FPD라고 하는데, 웨이퍼 표면 상에 FPD 농도가 높을 수록, 더 자주 산화막 내압의 불량 원인이 된다(특개평 4-192345호 공보참조).

2)SEPD(Secco Etch Pit Defect)

상기 세코에칭을 한 후에 발생되는 FPD에 있어서, 플로우 패턴을 수반하는 결함을 FPD라고 하며, 플로우 패턴을 수반하지 않는 결함을 SEPD라고 한다. SEPD 사이에서, 10㎛이상의 크기인, 큰 SEPD는 전위 집단(dislocation cluster)에 기인한 것으로 생각되고, 전류는 디바이스에 존재하는 전위 집단을 통해 누설될 수 있고 이는 P-N접합의 오작동을 초래하게 된다.

3) LSTD(Laser Scattering Tomography Defect)

성장 실리콘 단결정 잉곳으로부터 웨이퍼를 슬라이스하고, 불산과 질산의 혼합액으로 에칭하여 표면 손상층을 제거한 후에, 웨이퍼를 벽개(cleave)한다. 그 벽개면에 적외선을 입사할 때, 웨이퍼 표면으로부터 나오는 광을 검출하여 웨이퍼에 존재하는 결함으로 인한 산란광을 관찰 할 수 있다. 학계 등에서는 이미 이런 현상을 일으키는 광-산란체에 대한 보고가 있었고, 산소석출물로 생각되어 왔다(J.J.A.P. Vol. 32, P3679, 1993 참조). 또한 최근의 연구에서는 팔면체(octahedral)의 공극(구멍)으로 보고되었다.

4) COP(Crystal Originated Particle)

COP는 웨이퍼 중심에서 산화막 내압의 감소의 원인이 되고, 이는 세코에칭 후 FPD가 되는 결함으로부터 SC-1세척(NH₄OH:H₂O₂:H₂O = 1:1:10의 혼합액으로 세척, 선택성 에칭액으로 제공) 후에 형성된다. 이 종류의 피트는 1㎛이하의 직경을 갖으며, 광산란법으로 검출된다.

5) L/D (Large Dislocation, 격자간 전위 루프라고도 함)

이 종류의 결함은 LSEPD, LFPD 등을 포함하고, 전위 루프에서 기인하는 것으로 생각된다. LSEPD는 상기 SEPD 사이에서 10㎛이상의 크기인 큰 것을 말하며, LEPD는 상기 FPD 사이에서 10㎛이상의 말단 피트를 갖는 큰 것을 말한다. 그리고 이들은 또한 전위 루프로부터 기인하는 것으로 생각된다.

일본 특원평 제 9-199415호에서 제안된 바와 같이, 본 발명의 발명자는 V-영역과 I-영역 사이의 경계인접부를 정밀하게 조사하였고, 경계의 인접 영역에 FPD, LSTD, COP 등의 그로운-인 결함은 극히 적고 LSEPD, LFPD 등의 L/D는 없는 중립영역이 극히 작은 영역으로 존재한다는 것을 알아 냈다.

따라서, 이 중립영역이 웨이퍼 전체면에 결쳐 확장될 수 있다면, 점결함은 탁월하게 감소할 수 있다는 것을 생각할 수 있다. 실질적으로 인상속도는 결정면 내에 일정하므로, 결정의 웨이퍼면에서 점결함의 밀도분포를 결정하는 주요 인자는 성장(인상)속도와 온도구배 중에 온도구배이다. 즉, 문제는 웨이퍼면 내의 축방향을 따라 온도구배의 차이이고, 이 차이를 감소시킨다면 웨이퍼면 내의 점결함의 밀도차이 또한 감소될 수 있다는 것을 생각할 수 있다. 따라서, 결정중앙부의 온도구배 Gc와 그 주변부의 온도구배 Ge의 차이인 △G가 △G=(Ge-Gc)

5℃/㎝를 만족하도록 로의 온도를 제어하고 인상속도를 조절하여, 전체 웨이퍼 면에 대해 N-영역을 갖는, 무결함의 웨이퍼를 얻는 것이 가능해졌다.

그 다음, 일본 특원평 제 9-325428호에서 제안된 바와 같이, 온도구배의 적은 차 △G을 사용하고 인상속도를 달리하는 CZ법에 따른 결정인상장치를 사용하여 결정면을 조사하였다. 그 결과, 아래와 같은 새로운 사실을 알게 되었다.

V-리치 영역과 I-리치 영역 사이에 존재하는 N-영역이 종래에는 OSF링(핵)외측에만 존재하는 것으로 생각되었으나, OSF링 내측에도 존재한다는 것이 확인되었다(도3a 참조). 즉, 상기 일본 특원평 제 9-199415에 따르면, OSF링은 V-리치 영역과 I-리치 영역 사이의 경계영역이다(도4a 참조). 그러나 이 둘은 반드시 일치하지는 않는다. 이는 △G가 큰, 종래 결정 인상장치를 사용하여 실험을 실시할 때 발견되지는 않으나, △G가 작은, 상기 결정 인상장치를 사용하여 결정을 조사하면 발견된다.

이 조사에서 관찰되는 인상 장치의 로에서 온도는 총합 전열 해석 소프트웨어(global heat transfer analysis software) FEMAG(F. Dupret, P. Nicodeme, Y. Ryckmans, P. Wouters and M. J. Crochet, Int. J. Heat Mass Transfer,33,1849(1990))를 사용하여 분석될 수 있다. 그 결과, 결정 중앙에서 F/G비를 0.112-0.142 ㎟/℃·min의 범위 내에서 낮추기 위해 인상속도 F[㎜/min]와 실리콘융점에서 1400℃까지의 인상축 방향에 따라 결정 내의 평균 온도구배 G[℃/㎜]를 제어할 때, OSF 열산화 처리를 하는 동안 링 모양으로 OSF가 발생되거나 OSF링의 핵이 존재하더라도, 웨이퍼면 전체에 그로운-인 결함과 L/D가 없는 단결정 실리콘 웨이퍼를 얻을 수 있다는 것을 알아 냈다.

도1은 예로서 직경 6인치인 실리콘 단결정에 대한 여러 가지 결함의 분포를 단결정의 직경방향에 따른 위치는 가로축으로, F/G치는 세로축으로 플롯하여 나타낸다. 도 1로부터 명백해진 바와 같이, 결정중앙에서 0.112-0.142 ㎟/℃·min 범위 내에 있도록 F/G치를 제어하여 OSF링을 함유한 웨이퍼내의 최대한도로 N-영역을 사용할 수 있다.

이하, 웨이퍼 표면에 관해 설명한다. 도4a에 도시된 바와 같이, 종래에는 통상의 인상장치에서 통상의 인상속도로 결정을 인상할 때에 OSF 링의 외측에 존재하는 N-영역을 확대하여 왔으나(도4b 참조), 특별한 단결정 인상 장치를 사용하여 인상속도와 △G는 조절함으로써 결정의 전체면에 결함이 없는 결정을 제조하기 위해 인상속도, 온도구배 등 제조조건의 제어범위가 극히 협소해졌다. 그로 인해, 제어가 곤란하고 이는 생산성에 관련된 문제의 원인된다. 이와 같이 상기 방법은 실용적이지 못하다.

따라서, OSF 링 외측의 N-영역뿐만 아니라 내측의 N-영역(도 3a 참조)을 이 용하여 N-영역을 최대한도로 확장을 도모하였다. 즉, 도3b에 도시된 바와 같이, OSF 링을 함유한 채 웨이퍼 전체면에 최대한으로 N-영역을 확장할 수 있도록 선택된 인상속도, △G와 결정 인상 장치로 결정을 인상할 수 있다. 그 결과, F/G치를 상기 범위 내가 되도록 인상속도와 결정 내의 온도구배를 조절하여 결정을 인상할 때, 적은 결함의 웨이퍼를 종래 방법보다 넓은 제어범위의 제조조건 하에서 용이하게 제어할 수 있다.

한편, OSF링에 관해서는, 최근 연구로부터 웨이퍼의 전체면에서 산소농도가 낮을 경우에는, OSF링의 핵이 존재하더라도 OSF 링이 열산화 처리로 발생되지 않고 디바이스에 영향을 주지 않는다는 것을 알아 냈다.

동일한 결정인상장치를 사용하여 여러 종류의 산소농도수준의 결정을 인상함으로써 이 산소농도의 임계치를 확인하고, 웨이퍼 전체표면에서 산소농도가 24.0ppma(ASTM '79치)이하면 OSF 링은 웨이퍼의 열산화처리로 발생되지 않는다는 것을 확인하였다.

즉, 하나의 결정을 인상하는 동안에 산소농도가 점점 낮아지는 경우에, 결정의 전장(全長)에 OSF 핵의 존재 하에 웨이퍼의 열산화처리 후, 산소농도가 24.0 ppma에 도달할 때 까지 OSF 링을 관찰한다. 그러나, 24.0 ppma이하의 농도에서는 OSF링의 잠재적인 핵이 존재하더라도 열산화 처리후에 OSF 링은 관찰되지 않는다.

결정이 성장하는 동안 산소농도 24ppma 이하를 얻기 위하여, 그 기술 분야에서 일반적으로 사용된 종래 방법을 채용할 수 있다. 예를 들면, 도가니의 회전수 또는 융액의 대류를 제어하기 위해 융액 내의 온도분포를 조절하여 용이하게 얻을 수 있었다.

산소석출이 OSF 링의 핵은 존재하지만 OSF링을 발생하지 않는 부분에서 감소하는 경향이 있더러도, 디바이스제조를 위한 저온공정에서는 강한 게더링이 필요하지 않으므로 그 OSF 영역에서 이러한 적은 산소석출은 문제되지 않는다.

그 다음으로, OSF링 핵의 성장을 저지하는 결정 성장 조건을 실험하였다. 로(로구조를 변경함) 내에서 다른 온도분포를 갖는 여러 종류의 결정 인상 장치를 사용하여, OSF 열산화 처리 중에 OSF링이 발생하도록 인상속도를 제어하면서 결정을 인상하였다. 그 결과, OSF링의 생성을 확인하기 위한 후속 OSF 열산화 처리를 한 후에도, OSF 링이 645분간에 900-600℃의 온도대역을 통과하는 열이력을 지낸 결정에서는 관찰되지 않았다.

그러나, 결정이 900-600℃의 온도대역을 770분간에 통과한 열이력을 지낸 결정에서는, OSF링의 생성을 확인하기 위한 후속 OSF 열산화 처리를 한 후에 OSF링이 발생되었다.

도2는 100℃간격의 영역으로 구성된, 각각의 결정 온도대역을 통과한 시간을 제어하는 경우(곡선 A)와, 시간을 제어하지 않고 결정을 성장하는 경우(곡선B)의 비교를 도시한다.

도2에서, 흑구로 플롯된 곡선 B의 통과시간(3대역의 합 770분)에서는 OSF 링은 명백히 발생되는데 반해, 흑사각으로 플롯된 곡선 A의 통과시간(3대역의 합 645분)에서는 발생되지 않는다. 따라서, 900℃ 내지 600℃의 온도대역은 OSF링에 대한 잠재적인 핵의 성장영역이라는 것을 알 수 있다.

따라서, 이 영역의 통과시간은 가능한 단축되는 것이 바람직하다. 또한 잠재적인 핵은 1100℃ 내지 900℃의 온도대역에서 발생되는 것도 알 수 있다.

따라서, F/G치의 제어로 결정 인상한 후에 OSF 링 핵의 성장을 저지하도록 결정이 성장하는 동안에 결정온도가 900℃ 내지 600℃의 온도대역을 통과하는데 소요되는 시간 700분이하가 되게 열이력을 조절하여, OSF 잠재적인 핵이 있으나 OSF 열산화 처리하는 동안 그 OSF 링은 성장하지 않고, 그로운-인 결함도, L/D도 함유하지 않으며, 전체면에 대해 N-영역을 사용영역으로 갖는, 결함이 없는 결정을, 넓은 제어범위의 조건으로 제조할 수 있다. 또한, 24.0ppma 이하의 수준으로 산소농도를 억제하여, OSF 링의 생성을 확실히 억제할 수 있다.

즉, CZ법으로 실리콘 단결정을 제조하는 방법에서, F[㎜/min]은 인상속도이고, G[℃/㎜]는 실리콘 융점에서 1400℃까지의 온도범위 결정인상방향을 따른 평균 온도구배라 할 때에, F/G 치를 결정의 중앙부에서 0.112 - 0.142 ㎟/℃·min로 제어하고 900℃에서 600℃까지 온도대역을 통과하는 데 결정온도에 대해 소요되는 시간이 700분이하가 되도록 제어하여, 결함이 없고 전체면에 대해 사용이 가능하며, 전체면에 N-영역과 OSF링 잠재적인 핵은 있으나 열산화 처리하는 동안 OSF링으로 발생되지 않는 웨이퍼를 넓은 제어범위의 조건으로 제조할 수 있다.

이 경우에, 결정이 성장하는 동안에 산소농도를 24.0ppma이하로 억제하여, OSF의 잠재적인 핵의 성장을 억제하여, OSF의 생성을 확실하게 억제할 수 있다.

또한, 초크랄스키법으로 성장한 실리콘 단결정 웨이퍼로서, 본 발명에 따른 상기 방법으로 제조된 웨이퍼는 전체면에 N-영역을 갖고, 단단계 열산화 처리로 OSF는 발생되지 않으나, 2단계 열산화 처리에서는 OSF가 발생된다.

단단계 열산화 처리는 통상의 OSF테스트로서, 습식 산소분위기 하에서 온도를 상승시키고, 1150℃에서 100분간 유지한 후, 온도를 낮추는 단계로 실시된다.

OSF가 이 실험에서 발생되면, 디바이스 특성은 나쁜 영향을 받게 된다.

2단계 열산화 처리는 일본 특개평 6-97251호에 개시된 실리콘 단결정의 품질을 평가하는 방법이다. 이 방법은 산소분위기 하에서 1000℃온도로 3시간동안 유지하는 제1단계; 습식 산화분위기 하에서 1000℃에서 1150℃로 온도를 상승시키고, 1150℃에서 100분간 유지하며, 이어 온도를 낮추는 제2단계로 실시된다. 이 방법은 OSF 핵의 존재를 찾기 위한 가속화하는 방법이고, 단지, 2단계 열산화처리로만 발생되는 OSF는 산화막 내압과 다른 디바이스 특성을 저하시키는 결함을 구성하지 않는다.

이 강제적인 2단계 열산화 처리로 발생되는 OSF의 밀도는, 핵의 존재를 드러내도록 가속화함으로써 발생된다. 통상, 디바이스의 제조에서는 이런 조건이 되는 경우가 없다.

또한, 그러한 단결정 실리콘 웨이퍼에서, 산소석출 열처리로 산소가 석출되는 결정부 사이에 산소가 석출되지 않는 결정부가 있다.

이는 OSF링에 대한 잠재적인 핵이 있는 부분에서는 산소석출 열처리로 산소가 석출되기 어려우나 그 인접부에서는 석출되기 때문이다.

이하, 본 발명은 첨부된 도면을 참고로 보다 상세하게 설명한다.

우선, 본 발명에서 사용되는, CZ법에 의한 단결정 인상장치의 일예를 도 6을 참고로 하여 설명한다. 도6에 도시된 바와 같이, 단결정 인상 장치(30)는 인상실(31), 인상실(31)에 제공되는 도가니(32), 도가니(32)주위에 배치되는 가열기(34), 도가니(32)를 회전하기 위한 도가니 고정축(33) 및 이를 위한 회전기구(미도시) 그리고 종자결정(6)을 고정하기 위한 시드척(seed chuck : 6), 시드척(6)을 인상하기 위한 와이어(7) 및 와이어(7)를 회전시키고 감기 위한 권선기구(미도시)로 구성되어 있다. 그 도가니(32)는 실리콘 융액(용융된 금속)을 수용하기 위한 내측 실리콘도가니와 외측 흑연도가니로 이루어져 있다. 또한 가열기(34)의 외측 주위에 단열재(35)가 배치된다.

나아가, 본 발명의 제조방법에 사용되는 제조 조건을 설정하기 위해, 결정의 고상-액상 계면의 외주에 환상(環狀)의 고상-액상 계면 단열재(8)를 배치하고, 그 위에 상부주위 단열재(upper surrounding heat insulating material: 9)를 제공한다. 이 고상-액상 계면 단열재(8)를 설치하여 그 하단과 실리콘 용융(2)의 표면 사이의 3-5㎝의 갭(10)을 형성한다. 그 상부주위단열재(9)는 조건에 따라 사용되지 않을 수도 있다. 또한, 냉각가스의 분출하거나 복사열을 차폐하여 단결정을 냉각하기 위한 원주형 냉각 장치(36)를 설치할 수도 있다.

특히, 최근에는 인상실(31) 수평방향의 외측에 미도시된 자석을 설치하고, 실리콘 융액(2)에 수평방향 또는 수직방향의 자장을 인가하여 융액의 대류를 억제하고, 단결정의 안정성장을 실현하는, 일명 MCZ법 을 종종 사용한다.

이하, 단결정을 인상하기 위한, 상기 장치(30)로 단결정을 성장시키는 방법을 설명한다.

우선, 고순도 실리콘 다결정재를 도가니(32)에서 융점(약 1420℃)이상의 온도로 가열하여 용융시킨다. 그 다음, 와이어(7)를 풀어내려 종결정(5)의 선단을 거의 중앙부에서 그 융액(2)의 표면으로 연결 또는 침지하게 한다. 이어, 도가니-고정축(33)을 선택된 방향으로 회전시키고, 동시에 와이어(7)를 회전시켜 단결정 성장과 동시에 와이어(7)을 감아 올려 종결정(5)을 인상시킨다. 이후, 인상속도와 온도를 적합하게 제어하여 원형에 가까운 단결정 잉곳(1)을 얻을 수 있다.

이 경우에는, 본 발명에 따른 온도제어에서 특히 중요한 특성은 도6에 도시된바와 같이, 인상실(31)에서 용융 표면 상에 단결정 잉곳(1)중의 액상부분의 외주공간에 1420℃ 내지 1400℃의 온도대역에서 환상 고상-액상 계면 단열재(8)를 설치한다. 그리고 필요에 따라 단열재의 상부에 냉각기(36)와 같은 결정을 냉각하기 위한 장치를 배치하여 상부에서 냉각가스를 분출함으로써 결정을 냉각할 수 있고, 또한 실린더 하부에 복사열 반사반(reflector)을 부착할 수도 있다.

소정의 간격으로 융액표면 위에 단열재와 그 단열재 상부에 결정을 냉각하기 위한 장치를 설치하여, 결정 성장면의 근방에서는 복사열에 의한 보온효과를 얻을 수 있으며, 반면에 결정상부의 소정 온도대역에서 냉각할 수 있다. 이와 같이 하여, 본 발명의 제조 조건은 만족되어진다.

결정의 냉각장치로서, 공기냉각관, 수냉식코일 등을 설치하여 결정 주위에서 원하는 온도구배를 확보하도록 할 수 있다.

이하, 실시예들을 참고하여 본 발명의 특별한 실시형태를 설명한다. 그러나 본 발명은 이에 한정되지 않는다.

(실시예1)

도6에 도시된 인상장치에서는, 20인치 석영도가니에 원료 다결정 실리콘 60㎏을 차징(charging)했고, 0.60㎜/min의 평균인상속도로직경 6인치와 <100>방향인 실리콘 단결정을 인상한다(실리콘 단결정의 원주부의 길이 85㎝).

그 실리콘 융액의 용융온도는 1420℃로 제어했다. 높이 10㎝인 환상의 고상-액상 계면 단열재를 배치하여 높이 4㎝인 공간을 융액 계면과 환상의 고상-액상 계면 단열재의 하단 사이에 제공한다. 융액 계면에서 인상실의 천장의 거리는 도가니 고정축을 조절하여 30㎝가 되도록 하고, 상부주위 단열재를 설치한다.

그 다음, 결정 중앙부분에서 F/G치가 0.135㎟/℃·min가 되도록 제어하면서, 결정을 인상하였다.

도 2의 곡선A(흑사각 플롯)와 같이, 결정온도 900~600℃까지의 온도대역을 통과하는 시간을 645분(결정온도대역 각100℃마다의 통과시간 적산치 : 900~800℃/210분, 800~700℃/210분, 700~600℃/225분, 총 645분)으로 열이력을 갖도록 결정을 인상하였다. 그 얻어진 단결정 잉곳에서 웨이퍼를 절단하여 실리콘 단결정의 경면 웨이퍼를 마련하였고, 그 웨이퍼의 그로운-인 결함을 측정하였다. 나아가, 그 웨이퍼를 단단계 열산화처리 또는 2단계 열산화처리를 하여 OSF 링의 발생을 확인하였다.

단단계 열산화처리는 통상의 OSF 테스트로서, 습식 산소분위기 하에서 온도를 상승시키고, 1150℃에서 100분간 유지한 후, 냉각하는 방법으로 실시되었다. OSF가 이 테스트에서 발생된다면, 디바이스 특성을 악영향을 미치게 될 것이다.

2단계 열산화 처리는 온도를 산소분위기 하에서 1000℃로 3시간동안 실시하는 제1단계와 온도를 1000℃ 내지 1150℃로 상승시켜 1150℃에서 100분간 유지한 후에 냉각하는 제2단계로 실시되었다.

그 결과, 웨이퍼는 그 전체 면에 그로운-인 결함이 없는 N-영역을 갖고 단단계 열산화 처리로 OSF링이 발생되지 않는, 결함이 없는 웨이퍼가 되었다. OSF링은 2단계 열산화처리로 발생되나, 이 경우에 OSF링은 디바이스 특성에 영향을 미치지 않았다.

이 웨이퍼의 산화막 내압은 C모드 우수칩수율(C-mode good chip yield)100%이었다. C모드 측정의 조건은 아래와 같다.

1) 산화막 두께: 25㎚

2) 측정 전극: 인-도핑된 폴리실리콘

3) 전극면적: 8㎟

4) 판정 전류밀도 : 1mA/㎠

5) 우수칩 판정: 절연파괴전계(dielectric breakdown electric field)가 8MV/㎝이상을 우수칩으로 판정

(실시예2)

성장 중인 결정의 산소농도를 27.5ppma 내지 20.0ppma로 서서히 낮추는 것을 제외하고는 실시예1과 동일한 조건으로 결정을 인상한다. 그 얻어진 단결정 잉곳에서 웨이퍼를 절단하고, 실리콘 단결정의 경면 웨이퍼를 마련하기 위한 경면공정을 실시하였고, 그로운-인 결함을 측정하였다. 또한, 웨이퍼는 열산화처리를 하고 OSF 링의 생성을 확인하였다.

그 결과, 잠재적인 OSF 핵이 존재하더라도 그로운-인 결함은 없는 N영역이 전체 면에 최대한도로 확장되는, 극히 적은 결함을 갖는 웨이퍼를 24.0ppma이상의 산소농도를 갖는 웨이퍼에서도 얻을 수 있다. 이 웨이퍼의 산화막 내압은 C모드 우수칩수율 100%이다.

(비교예)

도2의 곡선B(흑사각 플롯)와 같이, 결정온도 900~600℃까지의 온도대역을 통과하는 시간을 770분(결정온도대역 각100℃마다의 통과시간 적산치 : 900~800℃/240분, 800~700℃/250분, 700~600℃/280분, 총 770분)으로 열이력을 갖도록 결정을 인상하는 것을 제외하고 실시예1과 동일한 조건 하에서 결정을 인상하였다.

그 얻어진 단결정 잉곳으로부터 웨이퍼를 절단하고, 실리콘 단결정의 경면웨이퍼를 마련하기 위한 경면 공정을 실시하였다. 그리고 그 웨이퍼의 그로운-인 결함을 측정하였다. 또한, 그 웨이퍼를 열산화 처리를 하였고, OSF링의 생성을 확인하였다.

그 결과, 열산화 처리로 OSF링이 발생되었다. OSF링의 내,외측 부분은 그 부분의 전체면에 걸쳐 그로운-인 결함이 없는 N-영역으로 이루어졌다.

본 발명은 상기 실시형태에 한정되지는 않는다. 상기 실시형태는 단지 예에 불과하다.

첨부된 특허청구범위에서 기재된 바와 같은, 실질적으로 같은 구조와 유사한 기능과 잇점이 제공되는 것들은 본 발명의 범위에 포함된다.

예를 들어, 상기 실시형태는 직경 6인치인 실리콘 단결정를 성장시키는 경우에 대해서 설명하였다. 그러나, 본 발명은 이에 한정되지 않으며, 또한 직경 8-16인치 이상인 실리콘 단결정에 적용될 수도 있다.

또한, 본 발명은 수평자기장, 수직자기장, 커스프(cusp) 자기장 등을 실리콘 융액에 인가하는, 일명 MCZ법에서도 물론 사용될 수 있다.

Claims (5)

1. 실리콘 단결정 제조방법에 있어서,

   초크랄스키법으로 실리콘 단결정을 성장시킬 때, 그 결정중앙과 결정외주 사이의 거리를 D[㎜]로, 인상속도를 F[㎜/min]로, 그리고 실리콘융점에서 1400℃까지의 온도대역에서 인상축 방향을 따라 평균 온도구배를 G[℃/㎜]로 표현할 경우에, D[㎜]를 가로축으로, F/G[㎟/℃·min]치를 세로축으로 플롯하여 결함분포를 나타낸 결함분포도에서 V-리치영역과 N-영역 사이의 경계와 N-영역과 I-리치영역 사이의 경계로 정해지는 영역 내에서, 결정을 인상하고, 결정온도가 900℃에서 600℃까지의 온도대역을 통과하는데 소요되는 시간을 700분 이하로 제어함을 특징으로 하는

   실리콘 단결정 제조방법.
2. 제 1항에 있어서,

   초크랄스키법으로 실리콘 단결정을 성장시킬 때, 성장 중인 결정의 산소농도를 24.0ppma 이하로 제어함을 특징으로 하는 실리콘 단결정 제조방법
3. 삭제
4. 초크랄스키법으로 성장된 실리콘 단결정 웨이퍼에 있어서,

   단단계 열산화 처리로 OSF가 발생되지 않으나 2단계 열산화 처리로 OSF가 발생되는, 그 웨이퍼의 전체 면에 N영역을 가짐을 특징으로 하는 실리콘 단결정 웨이퍼
5. 제4항에 있어서,

   산소석출 열처리에 의한 산소가 석출하는 단결정 부분 사이에 산소가 석출되지 않는 부분이 존재함을 특징으로 하는 실리콘 단결정 웨이퍼

Images