JPH0964345A - 電界効果半導体装置のゲート絶縁膜耐圧モニタ - Google Patents
電界効果半導体装置のゲート絶縁膜耐圧モニタInfo
- Publication number
- JPH0964345A JPH0964345A JP21039495A JP21039495A JPH0964345A JP H0964345 A JPH0964345 A JP H0964345A JP 21039495 A JP21039495 A JP 21039495A JP 21039495 A JP21039495 A JP 21039495A JP H0964345 A JPH0964345 A JP H0964345A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor device
- field effect
- effect semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 電界効果半導体装置のゲート絶縁膜耐圧モニ
タに関し、専用面積が小さく、実製品用電界効果半導体
装置を確実にモニタする手段を提供する。 【解決手段】 実製品用電界効果半導体装置のゲート周
辺長と等しいか、それより長いゲート周辺長のゲートを
有するモニタ用電界効果半導体装置を用いる。実製品用
電界効果半導体装置のゲート面積と等しいか、それより
大きいゲート（４）面積のゲートを有するモニタ用電界
効果半導体装置を用いる。実製品用電界効果半導体装置
のゲート周辺長と等しいか、それより長いゲート周辺長
で、かつ、実製品用電界効果半導体装置のゲート面積と
等しいか、それより大きいゲート面積のゲートを有する
モニタ用電界効果半導体装置を用いる。モニタ用電界効
果半導体装置のゲート面積に対する、ゲートに接続され
る配線（６）の面積の比であるアンテナ比が、実製品用
電界効果半導体装置のアンテナ比に等しいか、それより
大きい。
タに関し、専用面積が小さく、実製品用電界効果半導体
装置を確実にモニタする手段を提供する。 【解決手段】 実製品用電界効果半導体装置のゲート周
辺長と等しいか、それより長いゲート周辺長のゲートを
有するモニタ用電界効果半導体装置を用いる。実製品用
電界効果半導体装置のゲート面積と等しいか、それより
大きいゲート（４）面積のゲートを有するモニタ用電界
効果半導体装置を用いる。実製品用電界効果半導体装置
のゲート周辺長と等しいか、それより長いゲート周辺長
で、かつ、実製品用電界効果半導体装置のゲート面積と
等しいか、それより大きいゲート面積のゲートを有する
モニタ用電界効果半導体装置を用いる。モニタ用電界効
果半導体装置のゲート面積に対する、ゲートに接続され
る配線（６）の面積の比であるアンテナ比が、実製品用
電界効果半導体装置のアンテナ比に等しいか、それより
大きい。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果半導体装
置の製造工程で用いるゲート絶縁膜耐圧モニタに関する
ものである。近年のコンピュータの大規模化、高速化、
高信頼化の要求に伴い、それに用いる半導体装置あるい
は集積回路装置も高速化、高集積化、高信頼化すること
が必要とされている。
置の製造工程で用いるゲート絶縁膜耐圧モニタに関する
ものである。近年のコンピュータの大規模化、高速化、
高信頼化の要求に伴い、それに用いる半導体装置あるい
は集積回路装置も高速化、高集積化、高信頼化すること
が必要とされている。
【０００２】
【従来の技術】集積回路装置の高速化、高集積化に伴
い、半導体装置あるいは集積回路装置内の電界効果半導
体装置のゲート絶縁膜の厚さはすでに１０ｎｍ以下とな
り、その信頼性を確保することが重要な問題になってい
る。
い、半導体装置あるいは集積回路装置内の電界効果半導
体装置のゲート絶縁膜の厚さはすでに１０ｎｍ以下とな
り、その信頼性を確保することが重要な問題になってい
る。
【０００３】従来から、製造技術によってゲート絶縁膜
の信頼性を確保する方法も数多く考えられているが、実
際の製造工程では製造条件のバラツキ等が原因して不良
ウェハ、不良チップ等の発生を避けることは困難である
のが実情である。
の信頼性を確保する方法も数多く考えられているが、実
際の製造工程では製造条件のバラツキ等が原因して不良
ウェハ、不良チップ等の発生を避けることは困難である
のが実情である。
【０００４】また、従来から、不良ウェハや不良チップ
の発生を低減する方法として、ウェハ内にゲート絶縁膜
の耐圧および信頼性をチェックするためのモニタチップ
を設け、あるいは、実製品用チップ内にゲート絶縁膜の
耐圧および信頼性をチェックするためのモニタ部を設け
て、このモニタチップ、あるいは、モニタ部を用いてゲ
ート絶縁膜の耐圧や信頼性をモニタすることによって、
ウェハまたは実製品用チップの良否を判定ないし推定す
る方法が知られている。
の発生を低減する方法として、ウェハ内にゲート絶縁膜
の耐圧および信頼性をチェックするためのモニタチップ
を設け、あるいは、実製品用チップ内にゲート絶縁膜の
耐圧および信頼性をチェックするためのモニタ部を設け
て、このモニタチップ、あるいは、モニタ部を用いてゲ
ート絶縁膜の耐圧や信頼性をモニタすることによって、
ウェハまたは実製品用チップの良否を判定ないし推定す
る方法が知られている。
【０００５】前記のモニタチップの構造は大別して二つ
の態様に分けることができる。第１の態様のモニタは、
実製品用電界効果半導体装置と全く同じ構造を有する複
数のモニタ用電界効果半導体装置を設け、そのゲート、
ソース、ドレイン、バックゲート等を配線によって接続
して測定用パッドに引き出し、複数のモニタ用電界効果
半導体装置を一括して測定することによって、実製品用
電界効果半導体装置の信頼性を推測するものであり、実
製品ＴＥＧと呼ばれている。
の態様に分けることができる。第１の態様のモニタは、
実製品用電界効果半導体装置と全く同じ構造を有する複
数のモニタ用電界効果半導体装置を設け、そのゲート、
ソース、ドレイン、バックゲート等を配線によって接続
して測定用パッドに引き出し、複数のモニタ用電界効果
半導体装置を一括して測定することによって、実製品用
電界効果半導体装置の信頼性を推測するものであり、実
製品ＴＥＧと呼ばれている。
【０００６】他の態様のモニタは、実製品用電界効果半
導体装置のゲート絶縁膜と同じ構造を有し他の電極構造
がより単純なモニタ用ダイオード（ＭＯＳダイオード）
を設け、このモニタ用ダイオードを測定することによっ
て、電界効果半導体装置の信頼性を推測するものであ
る。
導体装置のゲート絶縁膜と同じ構造を有し他の電極構造
がより単純なモニタ用ダイオード（ＭＯＳダイオード）
を設け、このモニタ用ダイオードを測定することによっ
て、電界効果半導体装置の信頼性を推測するものであ
る。
【０００７】図２は、モニタ用ダイオードの構成説明図
である。この図において、１１はシリコン基板、１２は
素子分離絶縁膜、１３はゲート絶縁膜、１４はゲート電
極、１５は絶縁膜、１５1 はコンタクトホール、１６は
金属電極である。
である。この図において、１１はシリコン基板、１２は
素子分離絶縁膜、１３はゲート絶縁膜、１４はゲート電
極、１５は絶縁膜、１５1 はコンタクトホール、１６は
金属電極である。
【０００８】このモニタ用ダイオードは、従来から用い
られているものであり、この図に示されているように、
シリコン基板１１の上面に選択熱酸化によって素子分離
絶縁膜（ＬＯＣＯＳ）１２を形成し、素子分離絶縁膜１
２によって画定される素子形成領域に熱酸化によってゲ
ート絶縁膜１３を形成し、その上にポリシリコン膜から
なるゲート電極１４を形成し、その上にＣＶＤ等によっ
てシリコン酸化膜からなる絶縁膜１５を形成し、この絶
縁膜１５のコンタクトホール１５1 を通してゲート電極
１４に対する金属配線１６が形成されている。
られているものであり、この図に示されているように、
シリコン基板１１の上面に選択熱酸化によって素子分離
絶縁膜（ＬＯＣＯＳ）１２を形成し、素子分離絶縁膜１
２によって画定される素子形成領域に熱酸化によってゲ
ート絶縁膜１３を形成し、その上にポリシリコン膜から
なるゲート電極１４を形成し、その上にＣＶＤ等によっ
てシリコン酸化膜からなる絶縁膜１５を形成し、この絶
縁膜１５のコンタクトホール１５1 を通してゲート電極
１４に対する金属配線１６が形成されている。
【０００９】
【発明が解決しようとする課題】前述の実製品ＴＥＧに
おいては、モニタ用電界効果半導体装置が実製品用電界
効果半導体装置と同じ構造を有しているため、エッチン
グ等の製造工程によって生じる損傷を、実製品用電界効
果半導体装置と同じ条件でモニタできるため、モニタ用
電界効果半導体装置の個数を実製品用電界効果半導体装
置と同じにすると、極めて高い精度でゲート絶縁膜をモ
ニタできるメリットがある反面、モニタ用電界効果半導
体装置用の専用面積が大きくなり、場合によっては１チ
ップと同じ面積が必要になるというデメリットがある。
おいては、モニタ用電界効果半導体装置が実製品用電界
効果半導体装置と同じ構造を有しているため、エッチン
グ等の製造工程によって生じる損傷を、実製品用電界効
果半導体装置と同じ条件でモニタできるため、モニタ用
電界効果半導体装置の個数を実製品用電界効果半導体装
置と同じにすると、極めて高い精度でゲート絶縁膜をモ
ニタできるメリットがある反面、モニタ用電界効果半導
体装置用の専用面積が大きくなり、場合によっては１チ
ップと同じ面積が必要になるというデメリットがある。
【００１０】一方、ＭＯＳダイオード構造のＴＥＧにお
いては、モニタ用ダイオードの構造が実製品用電界効果
半導体装置と同じでないため、実製品用電界効果半導体
装置のゲート絶縁膜の信頼性を正確にモニタすることが
できないというデメリットがある。その理由を以下に説
明する。
いては、モニタ用ダイオードの構造が実製品用電界効果
半導体装置と同じでないため、実製品用電界効果半導体
装置のゲート絶縁膜の信頼性を正確にモニタすることが
できないというデメリットがある。その理由を以下に説
明する。
【００１１】図３は、電界効果半導体装置のゲート電極
レイアウトの説明図であり、（Ａ）は平面図であり、
（Ｂ）はＢ−Ｂ′の断面図である。この図において、２
１はシリコン基板、２２1 ，２２2 は素子分離絶縁膜、
２３1 ，２３2 ，２３3 はゲート絶縁膜、２４1 ，２４
2 はゲート電極である。
レイアウトの説明図であり、（Ａ）は平面図であり、
（Ｂ）はＢ−Ｂ′の断面図である。この図において、２
１はシリコン基板、２２1 ，２２2 は素子分離絶縁膜、
２３1 ，２３2 ，２３3 はゲート絶縁膜、２４1 ，２４
2 はゲート電極である。
【００１２】電界効果半導体装置においては、シリコン
基板２１の上面に選択的熱酸化によって素子分離絶縁膜
（ＬＯＣＯＳ）２２1 ，２２2 を形成し、この素子分離
絶縁膜２２1 ，２２2 によって画定された素子形成領域
に熱酸化によってゲート絶縁膜２３1 ，２３2 ，２３3
を形成し、その上にＣＤＶ等によってポリシリコン膜か
らなるゲート電極２４1 ，２４2 を形成している。
基板２１の上面に選択的熱酸化によって素子分離絶縁膜
（ＬＯＣＯＳ）２２1 ，２２2 を形成し、この素子分離
絶縁膜２２1 ，２２2 によって画定された素子形成領域
に熱酸化によってゲート絶縁膜２３1 ，２３2 ，２３3
を形成し、その上にＣＤＶ等によってポリシリコン膜か
らなるゲート電極２４1 ，２４2 を形成している。
【００１３】この電界効果半導体装置においては、ゲー
ト絶縁膜の信頼性は、ゲート周辺長すなわち、図３
（Ｂ）中に円で囲んで示した部分が紙面に垂直に延び、
図３（Ａ）にａ，ｂで示した長さを有する、ゲート電極
２４1 ，２４2 が素子分離絶縁膜２２1 ，２２2 の端部
にかかる長さと、図３（Ａ）中に、Ｇ1 ，Ｇ2 によって
示したゲート絶縁膜に接するゲート電極の面積に大きく
依存する。
ト絶縁膜の信頼性は、ゲート周辺長すなわち、図３
（Ｂ）中に円で囲んで示した部分が紙面に垂直に延び、
図３（Ａ）にａ，ｂで示した長さを有する、ゲート電極
２４1 ，２４2 が素子分離絶縁膜２２1 ，２２2 の端部
にかかる長さと、図３（Ａ）中に、Ｇ1 ，Ｇ2 によって
示したゲート絶縁膜に接するゲート電極の面積に大きく
依存する。
【００１４】図４は、絶縁破壊電荷量のゲート周辺長依
存性説明図である。この図において、横軸は、ゲート電
極が素子分離絶縁膜にかかる長さであるゲート周辺長を
示し、縦軸は絶縁破壊電荷量（ＱBD）を示している。こ
の絶縁破壊電荷量（ＱBD）は、定電流ＴＤＤＢ（時間依
存誘電体降伏）試験法によって測定したゲート絶縁膜が
絶縁破壊に到るまでの単位面積当たりの総電荷量であ
り、ＱBDが大きい方が信頼性が高いことを示している。
存性説明図である。この図において、横軸は、ゲート電
極が素子分離絶縁膜にかかる長さであるゲート周辺長を
示し、縦軸は絶縁破壊電荷量（ＱBD）を示している。こ
の絶縁破壊電荷量（ＱBD）は、定電流ＴＤＤＢ（時間依
存誘電体降伏）試験法によって測定したゲート絶縁膜が
絶縁破壊に到るまでの単位面積当たりの総電荷量であ
り、ＱBDが大きい方が信頼性が高いことを示している。
【００１５】ここに示された測定結果によると、ｎ型基
板を用いた場合も、ｐ型基板を用いた場合も、ゲート周
辺長が長くなるにしたがって、絶縁破壊電荷量（ＱBD）
が低下し、信頼性が劣化することがわかる。
板を用いた場合も、ｐ型基板を用いた場合も、ゲート周
辺長が長くなるにしたがって、絶縁破壊電荷量（ＱBD）
が低下し、信頼性が劣化することがわかる。
【００１６】図５は、絶縁破壊電荷量のゲート面積依存
性説明図である。この図において、横軸は、ゲート面積
を示し、縦軸は絶縁破壊電荷量（ＱBD）を示している。
性説明図である。この図において、横軸は、ゲート面積
を示し、縦軸は絶縁破壊電荷量（ＱBD）を示している。
【００１７】ここに示された測定結果によると、ｎ型基
板を用いた場合も、ｐ型基板を用いた場合も、ゲート面
積が大きくなるにしたがって、絶縁破壊電荷量（ＱBD）
が低下し、信頼性が劣化することがわかる。
板を用いた場合も、ｐ型基板を用いた場合も、ゲート面
積が大きくなるにしたがって、絶縁破壊電荷量（ＱBD）
が低下し、信頼性が劣化することがわかる。
【００１８】したがって、実製品用電界効果半導体装置
の信頼性を保証するためには、モニタ用電界効果半導体
装置のゲート周辺長を実製品用電界効果半導体装置のゲ
ート周辺長より長くし、または、モニタ用電界効果半導
体装置のゲート面積を実製品用電界効果半導体装置のゲ
ート面積を大きくし、あるいは、モニタ用電界効果半導
体装置のゲート周辺長を実製品用電界効果半導体装置の
ゲート周辺長より長くし、モニタ用電界効果半導体装置
のゲート面積を実製品用電界効果半導体装置のゲート面
積を大きくして、モニタ用電界効果半導体装置の信頼性
を実製品用電界効果半導体装置の信頼性より悪くしてお
くことが必要である。しかしながら、現在、このゲート
周辺長あるいはゲート面積の関係を意識してモニタ用電
界効果半導体装置を設計することはなかった。
の信頼性を保証するためには、モニタ用電界効果半導体
装置のゲート周辺長を実製品用電界効果半導体装置のゲ
ート周辺長より長くし、または、モニタ用電界効果半導
体装置のゲート面積を実製品用電界効果半導体装置のゲ
ート面積を大きくし、あるいは、モニタ用電界効果半導
体装置のゲート周辺長を実製品用電界効果半導体装置の
ゲート周辺長より長くし、モニタ用電界効果半導体装置
のゲート面積を実製品用電界効果半導体装置のゲート面
積を大きくして、モニタ用電界効果半導体装置の信頼性
を実製品用電界効果半導体装置の信頼性より悪くしてお
くことが必要である。しかしながら、現在、このゲート
周辺長あるいはゲート面積の関係を意識してモニタ用電
界効果半導体装置を設計することはなかった。
【００１９】また、実製品用電界効果半導体装置におい
ては、配線のチャージアップ等もゲート絶縁膜の絶縁破
壊に悪影響を及ぼすため、モニタ用電界効果半導体装置
のゲートの面積に対するゲートからコンタクトを引き出
す配線の面積の比であるアンテナ比を、実製品用電界効
果半導体装置のアンテナ比に等しくするか、それより大
きくすることも考慮する必要がある。
ては、配線のチャージアップ等もゲート絶縁膜の絶縁破
壊に悪影響を及ぼすため、モニタ用電界効果半導体装置
のゲートの面積に対するゲートからコンタクトを引き出
す配線の面積の比であるアンテナ比を、実製品用電界効
果半導体装置のアンテナ比に等しくするか、それより大
きくすることも考慮する必要がある。
【００２０】本発明は、実製品用電界効果半導体装置の
ゲート絶縁膜耐圧を確実にモニタすることができ、専用
面積を小さくすることができる電界効果半導体装置のゲ
ート絶縁膜耐圧モニタを提供することを目的とする。
ゲート絶縁膜耐圧を確実にモニタすることができ、専用
面積を小さくすることができる電界効果半導体装置のゲ
ート絶縁膜耐圧モニタを提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明にかかる電界効果
半導体装置のゲート絶縁膜耐圧モニタにおいては、前記
の課題を解決するため、実製品用電界効果半導体装置の
ゲート周辺長と等しいか、それより長いゲート周辺長の
ゲートを有するモニタ用電界効果半導体装置を具える構
成を採用した。
半導体装置のゲート絶縁膜耐圧モニタにおいては、前記
の課題を解決するため、実製品用電界効果半導体装置の
ゲート周辺長と等しいか、それより長いゲート周辺長の
ゲートを有するモニタ用電界効果半導体装置を具える構
成を採用した。
【００２２】また、本発明にかかる他の電界効果半導体
装置のゲート絶縁膜耐圧モニタにおいては、前記の課題
を解決するため、実製品用電界効果半導体装置のゲート
面積と等しいか、それより大きいゲート面積のゲートを
有するモニタ用電界効果半導体装置を具える構成を採用
した。
装置のゲート絶縁膜耐圧モニタにおいては、前記の課題
を解決するため、実製品用電界効果半導体装置のゲート
面積と等しいか、それより大きいゲート面積のゲートを
有するモニタ用電界効果半導体装置を具える構成を採用
した。
【００２３】また、本発明にかかる他の電界効果半導体
装置のゲート絶縁膜耐圧モニタにおいては、前記の課題
を解決するため、実製品用電界効果半導体装置のゲート
周辺長と等しいか、それより長いゲート周辺長のゲート
を有し、かつ、実製品用電界効果半導体装置のゲート面
積と等しいか、それより大きいゲート面積のゲートを有
するモニタ用電界効果半導体装置を具える構成を採用し
た。
装置のゲート絶縁膜耐圧モニタにおいては、前記の課題
を解決するため、実製品用電界効果半導体装置のゲート
周辺長と等しいか、それより長いゲート周辺長のゲート
を有し、かつ、実製品用電界効果半導体装置のゲート面
積と等しいか、それより大きいゲート面積のゲートを有
するモニタ用電界効果半導体装置を具える構成を採用し
た。
【００２４】また、本発明にかかる他の電界効果半導体
装置のゲート絶縁膜耐圧モニタにおいては、モニタ用電
界効果半導体装置のゲートの面積に対するゲートに接続
される配線の面積の比であるアンテナ比が、実製品用電
界効果半導体装置のゲートの面積に対するゲートに接続
される配線の面積の比であるアンテナ比に等しいか、そ
れより大きい構成を採用した。
装置のゲート絶縁膜耐圧モニタにおいては、モニタ用電
界効果半導体装置のゲートの面積に対するゲートに接続
される配線の面積の比であるアンテナ比が、実製品用電
界効果半導体装置のゲートの面積に対するゲートに接続
される配線の面積の比であるアンテナ比に等しいか、そ
れより大きい構成を採用した。
【００２５】本発明の電界効果半導体装置のゲート絶縁
膜耐圧モニタを用いると、ゲート周辺長とゲート面積、
配線のチャージアップストレスが、実製品用電界効果半
導体装置と同等もしくはそれより厳しくなり、モニタ用
電界効果半導体装置のゲート絶縁破壊等の信頼性をモニ
タすることによって、実製品用電界効果半導体装置の信
頼性を保証することができる。
膜耐圧モニタを用いると、ゲート周辺長とゲート面積、
配線のチャージアップストレスが、実製品用電界効果半
導体装置と同等もしくはそれより厳しくなり、モニタ用
電界効果半導体装置のゲート絶縁破壊等の信頼性をモニ
タすることによって、実製品用電界効果半導体装置の信
頼性を保証することができる。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１は、本発明の実施の形態の電界効果半導体装
置のゲート絶縁膜耐圧モニタの構成説明図であり、
（Ａ）は平面図、（Ｂ）はＡ−Ａ′の断面図である。こ
の図において、１はシリコン基板、２は素子分離絶縁
膜、３はゲート絶縁膜、４はゲート電極、５は層間絶縁
膜、５1 はコンタクトホール、６は金属配線、７はゲー
トエリア、８は配線エリアである。
する。図１は、本発明の実施の形態の電界効果半導体装
置のゲート絶縁膜耐圧モニタの構成説明図であり、
（Ａ）は平面図、（Ｂ）はＡ−Ａ′の断面図である。こ
の図において、１はシリコン基板、２は素子分離絶縁
膜、３はゲート絶縁膜、４はゲート電極、５は層間絶縁
膜、５1 はコンタクトホール、６は金属配線、７はゲー
トエリア、８は配線エリアである。
【００２７】この実施の形態の電界効果半導体装置のゲ
ート絶縁膜耐圧モニタにおいては、シリコン基板１の上
面に選択的に熱酸化して、縦横ａ，ｂの目を有する格子
状の素子分離絶縁膜２を形成し、この格子状の素子分離
絶縁膜２の目の中のシリコン基板１を熱酸化してゲート
絶縁膜３を形成し、その上にポリシリコンからなるゲー
ト電極４を形成し、その上に層間絶縁膜５を形成し、そ
の上に、層間絶縁膜５のコンタクトホール５1 を通して
ゲート電極４に接続する金属配線６を形成している。
ート絶縁膜耐圧モニタにおいては、シリコン基板１の上
面に選択的に熱酸化して、縦横ａ，ｂの目を有する格子
状の素子分離絶縁膜２を形成し、この格子状の素子分離
絶縁膜２の目の中のシリコン基板１を熱酸化してゲート
絶縁膜３を形成し、その上にポリシリコンからなるゲー
ト電極４を形成し、その上に層間絶縁膜５を形成し、そ
の上に、層間絶縁膜５のコンタクトホール５1 を通して
ゲート電極４に接続する金属配線６を形成している。
【００２８】この実施の形態によると、格子状の素子分
離絶縁膜２の目の数と、この目の縦横の長さａ，ｂを調
節することによって、ゲート周辺長やゲート面積を調節
して、モニタ用電界効果半導体装置のゲート絶縁膜耐圧
を、実製品用電界効果半導体装置のゲート絶縁膜耐圧よ
り低くして、モニタ用電界効果半導体装置のゲート絶縁
膜耐圧を測定することによって、実製品用電界効果半導
体装置の信頼性を保証することができる。
離絶縁膜２の目の数と、この目の縦横の長さａ，ｂを調
節することによって、ゲート周辺長やゲート面積を調節
して、モニタ用電界効果半導体装置のゲート絶縁膜耐圧
を、実製品用電界効果半導体装置のゲート絶縁膜耐圧よ
り低くして、モニタ用電界効果半導体装置のゲート絶縁
膜耐圧を測定することによって、実製品用電界効果半導
体装置の信頼性を保証することができる。
【００２９】また、格子状の素子分離絶縁膜２の目の中
のゲート絶縁膜３に接するゲート電極４の面積の和（ゲ
ート面積）に対する金属配線６の面積の比を調節してモ
ニタ用電界効果半導体装置のアンテナ比を、実製品用電
界効果半導体装置のアンテナ比に等しいか、それより大
きくし、モニタ用電界効果半導体装置の金属配線に帯電
する電荷のゲートに与える影響を、実製品用電界効果半
導体装置の金属配線に帯電する電荷のゲートに与える影
響より大きくして、モニタ用電界効果半導体装置のゲー
ト絶縁膜耐圧を測定することによって、実製品用電界効
果半導体装置の信頼性を保証することができる。
のゲート絶縁膜３に接するゲート電極４の面積の和（ゲ
ート面積）に対する金属配線６の面積の比を調節してモ
ニタ用電界効果半導体装置のアンテナ比を、実製品用電
界効果半導体装置のアンテナ比に等しいか、それより大
きくし、モニタ用電界効果半導体装置の金属配線に帯電
する電荷のゲートに与える影響を、実製品用電界効果半
導体装置の金属配線に帯電する電荷のゲートに与える影
響より大きくして、モニタ用電界効果半導体装置のゲー
ト絶縁膜耐圧を測定することによって、実製品用電界効
果半導体装置の信頼性を保証することができる。
【００３０】この実施の形態の格子状の素子分離絶縁膜
２を他のパターンに変更することは自由であるが、いず
れにしても、モニタ用電界効果半導体装置にはソース、
ドレインあるいはその間を接続する配線等がないため、
レイアウトが自由になり、実製品用電界効果半導体装置
に比べて専用面積を小さくすることができる。
２を他のパターンに変更することは自由であるが、いず
れにしても、モニタ用電界効果半導体装置にはソース、
ドレインあるいはその間を接続する配線等がないため、
レイアウトが自由になり、実製品用電界効果半導体装置
に比べて専用面積を小さくすることができる。
【００３１】
【発明の効果】以上説明したように、本発明によると、
モニタ用電界効果半導体装置のゲート絶縁膜耐圧を測定
することによって、実製品用電界効果半導体装置の信頼
性を保証することができるようになり、大規模化、高速
化、高信頼化が要求される半導体装置あるいは集積回路
装置の製造技術において寄与するところが大きい。
モニタ用電界効果半導体装置のゲート絶縁膜耐圧を測定
することによって、実製品用電界効果半導体装置の信頼
性を保証することができるようになり、大規模化、高速
化、高信頼化が要求される半導体装置あるいは集積回路
装置の製造技術において寄与するところが大きい。
【図１】本発明の実施の形態の電界効果半導体装置のゲ
ート絶縁膜耐圧モニタの構成説明図であり、（Ａ）は平
面図、（Ｂ）はＡ−Ａ′の断面図である。
ート絶縁膜耐圧モニタの構成説明図であり、（Ａ）は平
面図、（Ｂ）はＡ−Ａ′の断面図である。
【図２】モニタ用ダイオードの構成説明図である。
【図３】電界効果半導体装置のゲート電極レイアウトの
説明図であり、（Ａ）は平面図であり、（Ｂ）はＢ−
Ｂ′の断面図である。
説明図であり、（Ａ）は平面図であり、（Ｂ）はＢ−
Ｂ′の断面図である。
【図４】絶縁破壊電荷量のゲート周辺長依存性説明図で
ある。
ある。
【図５】絶縁破壊電荷量のゲート面積依存性説明図であ
る。
る。
１ シリコン基板 ２ 素子分離絶縁膜 ３ ゲート絶縁膜 ４ ゲート電極 ５ 層間絶縁膜 ５1 コンタクトホール ６ 金属配線 ７ ゲートエリア ８ 配線エリア １１ シリコン基板 １２ 素子分離絶縁膜 １３ ゲート絶縁膜 １４ ゲート電極 １５ 絶縁膜 １５1 コンタクトホール １６ 金属電極 ２１ シリコン基板 ２２1 ，２２2 素子分離絶縁膜 ２３1 ，２３2 ，２３3 ゲート絶縁膜 ２４1 ，２４2 ゲート電極
Claims (4)
- 【請求項１】 実製品用電界効果半導体装置のゲート周
辺長と等しいか、それより長いゲート周辺長のゲートを
有するモニタ用電界効果半導体装置を具えることを特徴
とする電界効果半導体装置のゲート絶縁膜耐圧モニタ。 - 【請求項２】 実製品用電界効果半導体装置のゲート面
積と等しいか、それより大きいゲート面積のゲートを有
するモニタ用電界効果半導体装置を具えることを特徴と
する電界効果半導体装置のゲート絶縁膜耐圧モニタ。 - 【請求項３】 実製品用電界効果半導体装置のゲート周
辺長と等しいか、それより長いゲート周辺長のゲートを
有し、かつ、実製品用電界効果半導体装置のゲート面積
と等しいか、それより大きいゲート面積のゲートを有す
るモニタ用電界効果半導体装置を具えることを特徴とす
る電界効果半導体装置のゲート絶縁膜耐圧モニタ。 - 【請求項４】 モニタ用電界効果半導体装置のゲートの
面積に対するゲートに接続される配線の面積の比である
アンテナ比が、実製品用電界効果半導体装置のゲートの
面積に対するゲートに接続される配線の面積の比である
アンテナ比に等しいか、それより大きいことを特徴とす
る電界効果半導体装置のゲート絶縁膜耐圧モニタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21039495A JPH0964345A (ja) | 1995-08-18 | 1995-08-18 | 電界効果半導体装置のゲート絶縁膜耐圧モニタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21039495A JPH0964345A (ja) | 1995-08-18 | 1995-08-18 | 電界効果半導体装置のゲート絶縁膜耐圧モニタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964345A true JPH0964345A (ja) | 1997-03-07 |
Family
ID=16588606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21039495A Pending JPH0964345A (ja) | 1995-08-18 | 1995-08-18 | 電界効果半導体装置のゲート絶縁膜耐圧モニタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964345A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6393603B1 (en) | 1998-12-10 | 2002-05-21 | Nec Corporation | Circuit design method calculating antenna size of conductive member connected to gate oxide film of transistor with approximate expression |
| WO2008081567A1 (ja) * | 2007-01-05 | 2008-07-10 | Shin-Etsu Handotai Co., Ltd. | シリコンウエーハの評価方法 |
-
1995
- 1995-08-18 JP JP21039495A patent/JPH0964345A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6393603B1 (en) | 1998-12-10 | 2002-05-21 | Nec Corporation | Circuit design method calculating antenna size of conductive member connected to gate oxide film of transistor with approximate expression |
| WO2008081567A1 (ja) * | 2007-01-05 | 2008-07-10 | Shin-Etsu Handotai Co., Ltd. | シリコンウエーハの評価方法 |
| US8111081B2 (en) | 2007-01-05 | 2012-02-07 | Shin-Etsu Handotai Co., Ltd. | Method for evaluating silicon wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246075B1 (en) | Test structures for monitoring gate oxide defect densities and the plasma antenna effect | |
| US8164091B2 (en) | Multi-purpose poly edge test structure | |
| US6586765B2 (en) | Wafer-level antenna effect detection pattern for VLSI | |
| JP2998832B2 (ja) | 半導体装置のパターン形成方法 | |
| US20080076196A1 (en) | TEG system for acquiring FET capacity and method of capacity acquisition | |
| US6600333B1 (en) | Method and test structure for characterizing sidewall damage in a semiconductor device | |
| US5627101A (en) | Method of fabricating polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures | |
| US5596207A (en) | Apparatus and method for detecting defects in insulative layers of MOS active devices | |
| US6995027B2 (en) | Integrated semiconductor structure for reliability tests of dielectrics | |
| JP2822951B2 (ja) | 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法 | |
| US9000785B2 (en) | Transistor test structure | |
| US7898035B2 (en) | Semiconductor device | |
| US6204073B1 (en) | Shallow trench isolation with conductive hard mask for in-line moat/trench width electrical measurements | |
| JPH0964345A (ja) | 電界効果半導体装置のゲート絶縁膜耐圧モニタ | |
| WO2023273343A1 (zh) | 漏电测试结构及漏电测试方法 | |
| CN114927505A (zh) | 一种芯片的测试结构及测试方法 | |
| JPH0473938A (ja) | 半導体装置の製造方法 | |
| US7768004B2 (en) | Semiconductor device including chips with electrically-isolated test elements and its manufacturing method | |
| CN109727956B (zh) | 一种测试结构、半导体器件 | |
| US20160276233A1 (en) | System and Method for Dual-Region Singulation | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| JP2010287845A (ja) | 半導体集積回路装置の製造方法 | |
| US6759295B1 (en) | Method of determining the active region width between shallow trench isolation structures using a gate current measurement technique for fabricating a flash memory semiconductor device and device thereby formed | |
| JP2007116042A (ja) | 半導体装置及びその製造方法 | |
| JP2585556B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030513 |