TW200838139A - Dynamic frequency dividing circuit operating within limited frequency range - Google Patents

Dynamic frequency dividing circuit operating within limited frequency range Download PDF

Info

Publication number
TW200838139A
TW200838139A TW096145845A TW96145845A TW200838139A TW 200838139 A TW200838139 A TW 200838139A TW 096145845 A TW096145845 A TW 096145845A TW 96145845 A TW96145845 A TW 96145845A TW 200838139 A TW200838139 A TW 200838139A
Authority
TW
Taiwan
Prior art keywords
circuit
load
main
slave
frequency
Prior art date
Application number
TW096145845A
Other languages
English (en)
Inventor
Yasuhiro Nakasha
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200838139A publication Critical patent/TW200838139A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers

Landscapes

  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Description

200838139 九、發明說明: ^ [相關申請之交互參照] . 本申請案主張於2007年2月22曰提出申請之曰本專 -利申請案第2007-042262號的優先權,該案之全部内容併 : 入本案作爲參考。 【發明所屬之技術領域】 本發明係有關於一種在有限頻率範圍内運作之動態頻 率分割電路’且尤關於一種具有主電路(master circuit)及從 ' 電路(slave circuit)之主從頻率分割電路(master-slave frequency dividing circuit)。 【先前技術】 頻率分割電路(頻率分割器(freqUenCy divider))係為產 生頻率為輸入訊號頻率之整約數(integral submultiple)之 訊號的基本電路,並且廣泛應用於嘸線電通訊系統(radi〇 communication)之頻率合成器(frequenCy Synthesizer)ic 的 \預定標器(Prescaler)部、光通訊1C之時脈產生部或π/2相 移器(phase shifter)等。 頻率分割電路有兩種主要類型:靜態頻率分割電路, 係運作在DC附近至高頻率的頻率範圍中;以及動態頻率 分割電路,係運作在有限頻率範圍内。相較於靜態頻率分 割電路,動態頻率分割電路具有低功耗、高運作速度等優 點,正廣泛應用於近年來傳輪速度不斷提升之無線電/光通 訊系統中。 習知技術中,日本專利第33 50337號揭露一種具有主 319774 5 200838139 電路及從電路之主從型(亦稱作時脈反相器型沁比呔以 • _rter type))動態頻率分割電路,其中,該從電路之輪出 :=授至主電路’並依據所施加之時脈訊號來切換主電路 :率開關狀態_到卿或⑽到〇N)而執行頻 ^方面’日本未審查專利公開第雇_Q225 :―種組構,其中動態頻率分割電路係包含-正回授電 f ^含正回授電路之該動態頻率分割電路可擴展工作頻 功’但由於需要供應電流給該正回授電路因而增加了 泉异f外’日本未審查專利公開第2_-261311號(例如, /弟2圖)揭露一種主從動態/ 雷阳#加认 干刀口j电路,其中,負藭 糸根據工作頻率而在不同數值之士 —此*且Μ +西4·曰W l α 1地切換。由於 故;. 切換電路及控制電路用以切換負载電阻, 故增加了功耗及電路尺寸。 ’ 【發明内容】 本發明提供-種具有主電路及從電 路,其中,該主電路與從電路之至少复中封電 構成為提供隨頻率增加而減少之阻抗。、者之負载部係 【實施方式】 π詳細料本發明之實施狀前,s 迷習^從動態頻率分割電路及其缺失。4 1至4圖插 A:1圖係為習知主從動態頻率分割 用场釋弟1圖所示之頻率分割電路之運: 319774 6 200838139 的圖。在第i圖中’元件符號1〇〇為主電路、元件符號· •為從電路,GND係、為高電位電源供應(例如接地電位,〇 ^伏特),VSS係為低電位電源供應(例如-1.6伏特),Cl係為 仗電路之負載電容’ Rl係為從電路之負載電阻,以及vb :為控制偏壓。f2A圖係顯示高速運作狀態(電路正常運 作)’第2B圖係顯示低速運作狀態(電路無法正常運作)。 /如第1圖所示,習知主從動態頻率分割電路的一個範 例係包括主電路1〇〇及從電路2〇〇 ;在此,該主電路工㈧ 包括:電阻器R101至r103,二極體D1〇1及m〇2,以及 電晶體(η通道MOS電晶體)τ1〇ι至T107(T1〇8);該從電 路200包括·電阻态R2〇l至R203,二極體D201及D202, 以及電晶體T2G1至Τ207。f 1圖所示之電路係為以負供 應電壓(Vss)驅動之差動頻率分割電路,但此處之描述同樣 適用於以正供應電壓驅動之差動頻率分割電路或單端頻率 分割電路。 ' 在此’差動日k脈IN(P)及IN(N)係分別施加於電晶體 T103及T203之閘極,從電路2〇〇之差動輸出(頻率分割電 路之輸出OUT(P)及OUT(N))係施加於主電路i 00之差動對 電晶體T101及T1〇2的閘極,而主電路1〇〇之差動輸出係 施加於從電路200之差動對電晶體Τ2〇ι及Τ202的閘極。 控制偏壓Vb係施加於電晶體丁1〇6至τι〇8、Τ206以及Τ207 之閘極。 首先’如第2Α圖所示,在主從動態頻率分割電路中, 當時脈(負邏輯時脈ΙΝ(Ν))之邏輯位準為高“Η”而從電路 7 319774 200838139 」〇〇為開啓狀態時’主電路_之輪出係供給至該從電路 、200,而在從輪出端會出現一與該從電路2〇〇(假定為放大 .!〇之放大係數成比例之訊號(第丨^ ,正邏輯 -OUT(P)) 〇 3 ® : 接著’如第2B圖所示,在主從動態頻率分割電路中, 當時脈(負邏輯時脈IN⑽之邏輯位準為低“ L,,而從電路 200為關閉狀態時,從電路之 f 謝™會隨時間常數岐衰減。負邏輯之從輸出〇:出 同樣會隨時間常數RlCl衰減,並且主電路1〇 以類似方式衰減。 顆』出才 费隨=?率分割電路中,如上所述,由於輸出訊 現丨通%間常數R &衰減,合 1 θ出現如下狀況:當時脈頻率 為同日守,=弟2Α圖所示,時脈(負邏輯時脈ιν(ν))之下一 =低到南之轉變會在輸出訊號完全衰減(完全放幻之前 I., :二’因恤正常執行頻率分割運作,但當時脈頻率為 個^ 2Β圖所示,在時脈(負邏輯時脈1Ν(Ν))之下一 固由低到南之轉變發&技 认 電 、Χ、/輸出訊號已完全衰減(完全放 、 ^路無法正常執行頻率分割運作。 運作:t式’儘管該動態頻率分割電路具有低功耗及高 電,:優點’但由於其狀態取決於負載電容之充放 能,而因Γ作頻率會受限於電容值以及電路之充放電效 而口此工作頻率範圍通常較窄。 若時面’在靜態頻率分割電路的情況中,如前所述, 文’可猎由例如正回授電路而保持原始電位。亦 319774 8 200838139 即’靜悲頻率分到雷败7 — ° 糟由正回授電路而實現穩定運 作,:有功耗大及晶片面積增加等缺失。 第3圖係為另_習知主從動態頻率分割電路之電路 圖,而第4圖係為第3圓辦— 圖所不之頻率分割電路之輸入靈敏 度與頻率之間的關係的立 _ ν ^ ㈣的不思圖。第3圖所示之電路係前面 曰乂到的日本未審查專利公開第2嶋·2613〗丨號中所揭露 的個电路其為以正供應電壓(Vcc)驅動之差動頻率分巧 電路,並採用卿雙極性電晶體(bipolar t刪istGr)作為電 晶體。 如第3圖所不’ f知主從動態頻率分割電路之另一範 例包括主電路1〇1及從電路2〇1 ;在此,主電路ι〇ι包括: 包阻态R111至R113和R12〇,以及電晶體(NpN雙極性電 晶體)T111至T113;從電路2〇1包括:電阻器R211至R213 和R220,以及電晶體T2U至Τ213。標記cs表示電流源。 主電路101中,電阻器Rlll至RH3共同形成負载手 段111’同樣,從電路201巾,電阻器R21uR213共同 形成負載手段211。主電路1〇1及從電路2〇1之負載手段 111及211各組構成能夠於不同值之間切換負載的大小。 具體而言,在主電路101之負戴手段1U中(從電路 201之負載手段211) ’當端子VR處於開路(open)狀態時, 電源供應線(Vcc)與輸出端子vo+(v〇_)之間的負載係由電 阻器R112及R113(電阻器R212與MU)之合併電阻(例 如’負載電阻RL=900Q)構成,俾以增加電壓振幅進而得以 處理低工作頻率;當端子VR連接至電源供應線(Vcc)時, 319774 9 200838139 電源供應線(Vcc)與輸出端子vo+(vo-)之間的負载係由電 •阻器Rin至R113(電阻器R211至R213)之合併電阻(例 •如,負載電阻RL=500Q)構成,俾以減小電壓振幅進而得 • 處理高工作頻率。 、 - 亦即,如第4圖所示,第3圖所示之習知主從動態頻 率分割電路的範例係組構成使得例如當負载手段〗丨1(幻G 所提供之負載電阻rl為50(^時,頻率範圍落在4〇gHz至 60GHz之間的輸入訊號(V2+,V2_)會被頻率分割,而當負 载=段111(211)所提供之負載電阻〜為9〇〇Ω時,頻率旄 圍落在30GHz至50GHz之間的輸入訊號會被頻率分割, 亦即,藉由以此方式控制負載手段〗丨1(2n),頻率分割電 路可在3GGHz至6GGHz之寬頻率範圍内執行頻率分割操 ^ 〇 如上所述,習知技術係藉由在不同值之間切換負载電 阻而提供得以擴展工作頻率範圍之動態頻率分割電路。然 而,此動態頻率分割電路需要提供切換電路及控制電路以 切換負載電阻,因此具有功耗增加及電路尺寸增大之缺失。 實施例之目的係在於提供一種頻率分割電路,其具 有較見之工作頻率範圍,並無需使用專門的切換電路或控 制電路因而得以縮小尺寸並降低功耗。 下面茶照附圖詳細説明本發明之頻率分割電路的實施 例。 、 第5圖係為本發明第一實施例之頻率分割電路。在第 5圖中,元件符號!為主電路,元件符號2為從電路,漏 319774 10 200838139
如第5圖所示’第一實施例之頻率分割電路包括主電 路1及從電路2 ;在此,該主電路丨包括:電阻器州至 R15,二極體D11及D12,電容器cu及ο),以及電晶 體(η通道MOS電晶體)T11至T17(T18);該從電路2包括曰: 電阻器R21至R25,二極體D21及D22 ,電容哭Γ21芬 ⑶,以及電晶體τ…7。第5圖所示之;;= 負供應電壓(Vss)驅動之差動頻率分割電路,但此處所作之 描述同樣適用於以正供應電壓驅動之差動頻率分割電路或 單端頻率分割電路。 顯然,與第1圖所示之習知頻率分割電路相比,第一 貝麵例之頻率分割電路之主電路丨中,係於電阻器R12與 電晶體T11之汲極之間插入並聯連接之電阻器R14及電容 器C11,並於電阻器R13與電晶體Τ12之汲極之間插入並 ( 聯連接之電阻器及電容器C12。 另外’弟一實施例之頻率分割電路之從電路2中,係 於電阻器R22與電晶體T21之汲極之間插入並聯連接之電 阻器R24及電容器C2i,並於電阻器r23與電晶體T22之 没極之間插入並聯連接之電阻器R25及電容器C22。在 此’電阻器R12、R13、R22、R23之電阻係與第1圖所示 之頻率分割電路中的對應電阻R1〇2、ri〇3、R202、R203 之電阻相同或稍低於後者。 主電路1中,串聯於差動電晶體對之第一電晶體T11 π 319774 200838139 與第一電源供應線(接地線GND)之間的兩個主電路負载電 阻™ R12及R14、以及與兩個主電路負載電阻器之其中一 者(亦即,電阻器R14)並聯之主電路負載電容器c丨1係共 同=成位於第—電晶體T11與第一電源供應線GND之間 的第一主電路負載部;而串聯於差動電晶體對之第二電晶 體=12與第一電源供應線GND之間的兩個主電路負载電 阻器R13及Rl5、以及與兩個主電路負載電阻器之其中一 者(亦即’電阻器R15)並聯之主電路負載電容器C12、係共 同形成位於第二電晶體T12與第―電源供應線gnd之間 的第二主電路負載部。 同樣二從電路2中,串聯於差動電晶體對之第三電晶 體T21與第一電源供應線GND之間的兩個從電路負載電 阻器R22及R24、以及與兩個從電路負載電阻器之其中一 者(亦P书阻态R24)並聯之從電路負載電容器C21係乒 _成位於第三電晶體T21與第—電源供應線遍之間 的第-從電路負载部;❿串聯於差動電晶體對之第四電晶 體T22與第一電源供應線GND之間的兩個從電路負载電 阻器R23及R25、以及與兩個從電路負載電阻器之盆中一 者(亦即,電阻器R25)並聯之從電路負載電容器⑵係共 ^成錢第四電晶體T22與第—電源供應線刪之間 的弟'一從電路負載部。 猜rL與第1 ®所示之鮮㈣f路類似,差動時脈 ()(Ν)係分別施加於電晶體Τ13及Τ23之閘極,從 電路2之差動輸出(頻率分割電路之輸出贿⑺及謝⑽ 319774 12 200838139 係施加於主電路丨之差動對電晶體T11及T12的閘極,而 •主電路1之差動輸出係施加於從電路2之差動對電晶體 ' 及Τ22 .的閘極。控制偏墨Vb .係施加於電晶I# rp 1 6 $ .-、T26以及T27之閑極。在此,第一主電路負體載』 ' ^於其他負載部)中,電阻器R12與由電阻器R14及電容 裔C11組成之並聯電路係可彼此互換。 第6圖係為第5圖所示之頻率分割電路之負載電阻與 頻率之間的關係的示意圖,第7圖係顯示第5圖所示之頻 率分割電路之輸入靈敏度與頻率之間的關係以與習知頻率 分割電路作比較。 、 如f 6圖所示,依據本發明第一實施例之頻率分割電 在高頻率範圍中,電阻器RH(R15、R24、R25)被電 合-Cll(ci2、C21、C22)短路,因而使得負載相當於僅 '由電阻1112(1^422 123)構成。另一方面,在低頻率 範圍中’電容器C11(C12、C21、C22)之阻抗增加,使得 負载係由電阻器R12(R13、R22、R23)與電阻器則惟15、 尺24、R25)之合併電阻(R1:2 +R14)構成。 此處,由於主電路與從電路之負載電容可被視爲大致 二故具有上述負載組構之第一實施例之頻率分割電路 係=由降低高頻率範圍中的時間常數、並隨頻率降低而增 大時間常數,從而增加低頻率範圍中的充放電時間並因此 在轉變為時脈關閉狀態時降低訊號電位的變化 工作頻率範圍。 也就是說,如第7圖所示,第一實施例之頻率分割電 319774 13 200838139 路可依據工作頻率而在對應# •頻率範圍的負載值之間切換負載^的負載值與對應低 •斤不之切換電路,並且可擴展工 固 用專門的切換電路或控制電路':、& 5盼不需使 _點。 相小尺寸及低功耗等優 弟—實施例之頻率分宝,丨雷^ .,,m dJ電路中使用的負載組構1法由 例如用於傳統放大器之類比 再…、忐由 電容器與負載電阻器並聯 U局將 ^ . 万法相加了低頻率範圍之拎 显,亦即,減少了 3dB的頻寬,ra μμ命纵山 固之曰 類比設計概念相反。、、卩此兵致力於增加頻寬之 具體而吕,如第7圖所示,在參照第3圖及第 動態頻率分割電路中,負載電阻值〜係例如在 ” 500Ω之間切換’使得心為5〇犯時,電路之工作 :率範圍為4瞧2至60GHz,當&為咖時,電路之工 作頻率範圍為30GHz至50GH7.而卢贫 —> UCJHZ’而在弟-貫施例之頻率分 路中,透過分別設定電阻器R12(R13、R22、KB)、 R"(R15、R24、R25)以及電容器 CU(C12、⑶、〇22), =如 ’ 1112=50〇Ω’ΙΠ4=40〇Ω,〇:11=50£Ρ,而可達到 2〇GHz 至6〇GHz之工作頻率範圍(參見第7圖之曲綫ll)。 因此,根據第一實施例之頻率分割電路,在未採用專 =換電路或控制電路的情況下可使工作頻率範圍之擴展 =過30%。再者,由於第一實施例之頻率分割電路無需提 ,、專門的切換電路或控制電路,因而得以縮小電路尺寸。 Ψ由於無需&供例如消耗額外能量之正回授電路,本 319774 14 200838139 =二之工作頻率範圍相較於習知技術能夠更寬同時降低 ίηΡ«^^)ΗΒΜΤ(^ -量單位fT^ 由於此電晶體之高頻特性之測 60GH木3過i7〇GHZ,因此頻率分割操作可達到約 Z。#然、,所使料電晶體及電阻器和電容哭的值可 作不同變化。 i电谷的值可 電路圖第。8圖係為依據本發明第二實施例之頻率分割電路的
割電5圖可明顯看出第二實施例之頻率分 了電容二;頻率分W .^ ^ <即點與弟一主電路負载部中之遠接 =電路負載電阻器,與R15之節設 主電路之附加的負載雷玄哭m门士 门η又置用於該 部中之連接兩化、 °。C13,同蚪在第一從電路負載 第二從電路負===電;^1122^24之節點、與 们5之節點之/ 連接兩個從電路負载電阻器奶與 ⑶。-間设置用於該從電路之附加的負載電容器 车差動運作,這些附加的電容器C13及C23只•一 1谷,因而得以進一步減少電路面積。 而 電路圖。圖係為依據本發明第三實施例之頻率分割電 319774 15 200838139 判電:ΪΓ圖與第8圖可明顯看出第三實施例之頻率分 =J電路共弟二貫施例之頻率分割電路的不同處在於. 貫施例中,電容器 cll、cl2、c21、c22”k_D13: 取代,並且該轉係組構成則該等二極 體之擴心各(diffusion capacitance)。亦即,在頻 電路之高卫作頻率範_,二極體之魏相當於電容哭: ^頻^割電路之低工作頻率範圍内,二極體之魏相 虽於南電阻元件。 第10圖係為依據本發明第四實施例之頻率分 的電路圖。 ^ 比較第10圖與第5圖可明顯看出第四實施例之頻率分 ㈣路與第-實施例之頻率分割電路的不同處在於:、第四 實施例中額外增加了電晶體T191至T194以及丁291至 Τ綱;電容器⑽⑴……:以及二極體價容二 極體(varator))D15、D16、D25、D26。 第四實施例之頻率分割電路中,第5圖之電阻器 R12(R13、R22、R23)與由電阻 n R14(R15、咖、R25)以 及宅合為C11(C12、C21、C22)組成的並聯電路係在第1〇 圖中彼此互換。 /、妝而5,如第1 〇圖所示,第四實施例之頻率分割電 路中,由電晶體Τ191(Τ192、T29卜T292)形成之源極隨輕 器(source f〇llower)電路係接收橫跨電阻器、 R24 R25)而產生之電位,且該源極隨耦器電路之輸出係 把加於,又谷一極體(亦稱做可變電容二極體)D1 $⑺16、 319774 16 200838139 D25、D26)。變容二極體D15(D16、m5、D26)之陽極係連 接至源極隨耦器之輸出端,其陰極係連接至電容器 C11(C12、C21、C22)與電阻器 R12(R13、R22、R23)所組 成之並聯電路的輸出端(亦即,連接至電晶體τιι(τΐ2、 Τ21、Τ22)之汲極)。 於此,第一主電路負載部(同樣於第二主電路負载部以 及第一、二從電路負載部)中,由於橫跨電阻器Ru而產生 :電位係為恆定,與頻率無關,故變容二極體叫之陽極 電位亦為恆定’但由於由電容器cn與電阻器ri2組成之 並聯電路之輸出在高頻率範圍中為小以及在低頻率範圍中 為大,因此,變容二極體D15之陰極電位會隨頻率變化。 二二雙谷一極體D15之兩端子之間的電位差在高頻率範 国T為小,而在低頻率範圍中為大。 變容二極體D15之電容在高頻率範圍中為小而 中:負::二為大。亦即,第四實施例之頻率分割電路 的效果舆前述負载電阻增加的效果-起作用,t :¼例之時間常數比第一至第三實施例大 在更低頻率中的運作變得可行。 災罨路 的電=圖u圖係為依據本發明第五實施例之頻率分割電路 比車父弟11圖盘繁同 分割電路中,浐芦二 頦看出第五實施例之頻4 體T19L R14(R24)而產生之電位係由電曰曰 92)形成之源極隨耦器電路接收(而非電晶㈣ 319774 17 200838139 Τ191(Τ291)),而橫跨電阻器R15(R25)而產生之電位係由 電晶體T191(T291)構成之源極隨耦器電路接收(而非電晶 體 Τ192(Τ292))’ 亦即,變容二極體 D15 及 D16(D25 及 D26) 之陰極係各連接至彼此的差動輸入端。 由於此種配置,橫跨各變容二極體D15、D16、D25 及D26之電壓變化變得較第四實施例大,因此低頻率範圍 中之時間常數變得更大,從而能夠執行於更低頻率之頻率 分割操作。 ' 第12圖係為依據本發明第六實施例之頻率分割電路 的電路圖。 比較第12圖與第1〇圖可明顯看出第六實施例之頻率 分割電路與第四實施例之頻率分割電路的不同處在於:源 極隨耦器電晶體T191、T192、T291以及T292之閘極係連 接至高電位電源供應線(GND)。 詳而言之,主電路1係包括:第五及第六電晶體Τ191、 Τ192,其閘極及汲極端子係連接至第一電源供應線(高電位 電源供應線GND);以及第一及第二主電路變容二極體 D15、D16,係分別連接於第五及第六電晶體Τ19ι、τΐ92 $源極與差動對電晶體Til、Τ12之汲極之間。同樣,從 電路2係包括:第七及第八電晶體Τ291、Τ292,其閘極及 汲極端子係連接至第一電源供應線(GND);以及第—及第 二從電路變容二極體D25、D26,係分別連接於第七及第 八電晶體T29卜T292之源極與差動對電晶體121、丁22之 没極之間。 319774 18 200838139 本電路組構藉由變容二極體D15、D16、D25、D26之 電容亦可實現低頻操作。 弟13圖係為依據本發明第七實施例之頻率分割電路 的電路圖。 如第13圖所示,該第七實施例之頻率分割電路係為單 端架構,其中,主電路1包括電晶體TU及T13,電阻器 R12及R14,以及電容器C11 ;從電路2包括電晶體T21 及T23,電阻器R22及R24,以及電容器C21。反相器工 係設置成用以使單端輸入時脈IN反相並將其施加於電晶 體丁23之閘極。 第七實施例之頻率分割電路中,Vcc係為高電位電源 供應(例如+1.6伏特),遍係、為低電位電源供應(例如c 伏特)。此外,主電路i之主電路負載部中,由電阻器 與電容器C11組成的並聯電路係例如連接至 應vec,電阻器R14連接至電晶體T11之 == 到上述連接可反接成如第5®所示者。 解 以此方式’本實施例不僅可用於差動結構之頻率分 電路,而且可應用於單端組構之頻率分割電路。 口 ☆ ^上所述’根據本發明之實施例,能提供-種動能瓶 寸其無同气專門的切換電路或控制電路,“減 路,因而獲得較寬Γ工由作於^"消耗額夕卜能量之正回授電 地說,例如簡單之頻率作頻^圍並降低了功耗。更詳細 切換電二:電 路所佔用之面積與頻率分割電路之核心 319774 19 200838139 •部分所佔用之面積大致相等,相較藉由切 之間而得以擴展工作頻率的第3圖所示知 路,採用本發明之竇尬如叮成; 頻率刀吾!/電 #明^ 使電路尺指小超過鳩。 -園把例之頻率分割電路可具有寬的工作頻率 耗圍,亚無需使用專門的切換電 乍頻= 有小尺寸和低錄之優點。 Μ路’而達到具 本實施例可廣泛應用為頻率分割電路 訊號頻率之整約數頻率之訊號,例如,應用於 系統之頻率合成器Ic的 古^;、…通戒 生部細相移器中。預疋“部、先通訊1c之時脈產 在不絲本㈣之料下,可架構㈣乡 合,且應了解到,除了如所附之中請專利義 夕二如受限於此說明書中所述之特定實J: 【圖-式間早說明】 $ 1圖係為習知主從動態頻率分割電路之電路圖; 之操^ 2 A及2 B圖係用以解釋第1圖所示之頻率分割電路 第3圖係為另一習知主從動態頻率分割電路之電路 圖; 弟4圖係為第3圖所示之頻率分割電路之輸入靈敏度 與頻率之間的關聯性示意圖; 弟5圖係為依據本發明第一實施例之頻率分割電路 電路圖; 第6圖係為第5 _示之頻率分㈣路之負載電阻的 319774 20 200838139 值與頻率之間的關係的示意圖; 第7圖係顯示第5圖所示之頻 度與頻率之間的:路之輸入靈敏 第8圖係電路作比較; 電路圖; 據本發明第二實施例之頻率分割電路的 第9圖係為依據本發明第三實施例 電路圖; 、 、革刀軎丨J電路的 之頻率分割電路 之頻率分割電路 第Μ圖係為依據本發明第四實施例 的電路圖; 第11圖係為依據本發明第五實施例 的電路圖; ' 弟12圖係為依據本發明第六實施例之頻率分 的電路圖;以及 第13圖係為依據本發明第七實施例之頻率分割電路 的電路圖。 (【主要元件符號說明】 1、100、101主電路 2、200、201從電路 111、 211 負載
Cll、C12、C13、C14、C15、C21、C22、C23、C24、C25 電容器 CL 負載電容
Dl、D101、D102、D13、D14、D15、D16、D2、D201、 R11 至 R15、R21 至 R25、R101 至 R103、R111 至 R113、 R120、R201 至 R203、R211 至 R213、R220 電阻器 21 319774 200838139 • Dll、D12、D21、D22、D23、D24、D25、D26、D202 二極體 IN(P)、IN(N) 差動時脈 OUT(P)、OUT(N) 差動輸出 ^ Rl 負載電阻 .Til 至 T17、T101 至 T107(T108)、T111 至 T113、T191 至 * Τ194、Τ201 至 Τ207、Τ21 至 Τ27、Τ211 至 Τ213、Τ291 至Τ294 電晶體
Vb 控制偏壓 Vss 低電位電源供應 22 319774

Claims (1)

  1. 200838139 十、申請專利範圍: L-種頻率分割電路,具有主電路及從電路,, •供隨頻率增加而減少之阻抗。、4係經構成為提 _ 2·如_請專利範圍第!項之料 部包括串聯連接於第-電源供應線該負载 之電晶體之間之兩個負载電阻 及:輪:訊號 Μ 口口、^ 4+ , ^ Θ該兩個倉盡雷 為之八中一者並聯連接之電容器。 、 3.如申請專利範圍第2項之頻率分割電路, 連接之兩個負载電阻哭所接 ,、,該串聯 為所美供之合併電阻的值择摘人 盘該頻率料f路在低1作财範圍*之運作,並二 二器並聯連接之該另-電阻器的值係適合於ί 、率刀軎!/电路在尚工作頻率範圍中之運作。 、μ I:申請專利範圍第1項之頻率分割電路,其中,,主電 路及從電路均設置該負载部 :電 從電路之負载部具有相同組構。電路之負載部與該 5.如申請專利範圍第4項之頻率分割電路,盆中. 該頻率分割電路係組構為差動電路H 曰〜主電路之差動輸出係輸入至該從電路之差 電路之差動輸出係作為該頻率分割電路 .迅路之差動輸出係回授至該主電路 之差動電晶體對,以及其中: 电塔 設置於該主電路之負載 部,係設詈於蜜一、 弟一主電路負載 ,、 χ 电源供應線與形成該主電路之差動電 319774 23 200838139 • 晶體對的第一電晶體之間;、— 設置於該第-電源供庫複乂及弟一主電路負载部,係 ;體對的第二電晶體之形成該主電路之差動電晶 - 設置於該從電路之t ^ -部,係設置於該第—電源供係包括.第一從電路負載 電晶體對的第三電晶體^應線與形成該從電路之差動 係“於該"源供應線與形成 载二 晶體對的第四電晶體之間。 之差動電 f' 6.如中請專利範圍第5項之頻率分割電路, 該第一及第二主雷政 第-或第二電晶趙舆部各包括串聯連接於該 電路負載電阻器、以及料應線之間之兩個主 中-者《連接,主電路負載電容器心 其 第四雷攸電路負載部各包括串聯連接於該 罘—或弟四電日日體與該第一 # i # # Ρ0 55 原仏應線之間之兩個從 …:負載電阻^以及與該兩個從電路負載電阻之且中 -者並聯連接之從電路負载電容器。 之-中 7.如申請專利_第6項之頻率分割電路,其中: §串%連接之兩個主電路負載電阻器以及該串聯 :接之兩個從電路負载電阻器所分別提供之合併電阻 適合於該頻率分割電路在低工作頻率範圍中之運 作;以及 未與該主電路負載電容器並聯連接之該另一主雷 路負載電阻器的值以及未與該從電路負載電容器並聯 319774 24 200838139 路負载電阻器的值係分別適合於該 • 、。」电路在尚工作頻率範圍中之運作。 :如申明專利乾圍第6項之頻率分割電路,復包括: 載部負载電容器,係設置於該第-主電路負 二主電路負載電阻器之節點、與該第 ^ 、载op中之連接該兩個主電路負载電阻哭 即點之間;以及 只戰电丨且态之 r 附加從電路負載電容器, 載部中之連接兮兩個置該弟一從電路負 -從^ 路負載電阻器之節點、與該第 路負載部中之連接該兩個 = 節點之間。 %吩貝戰罨阻态之 ’如申响專利範圍第6項之頻率分割電路# 路負載電容器與從電路負载 八 10.如申請專 戰窀〜係各由二極體形成。 ::專利乾圍弟9項之頻率分割電路 脸係為變容二極體。 /、甲該一極 U.如申請專利範圍第6項之頻率分割電路,其中: 該主電路復包括··第一及第— 路,該第一及第二主電政、;^ —電路源極隨耦器電 橫跨未鱼:極隨耦器電路之各者係接收 路負載電二:產生::容器並聯連接之該另-主電 戰电阻态而產生的電位;以及第 容二極體,係分別被施加有該第_及:—主包路變 耦器電路之輸出;以及 一主電路源極隨 該從電路復包括:第— /m 路,該第-及第二從電路_二—以路源極隨輕器電 原極奴耦器電路之各者係接收 319774 25 200838139 橫跨未與該從電路負載電容 .路負载電阻器而產生的電 L連接之该另一從電 容二極體,传八 电’及第一及第二從電路變 • 胺係分別被施加有該篦— _ 、 耦器電路之輪出。 及弟二從電路源極隨 -12·如申睛專利範圍第u 今皂_ 貝之頻率刀割電路,其中·· ^ 一主電路源極隨耦器電路係接收^ s之。亥另-主電路負载電阻 :連接 電路源極隨輕器電路係接收在 該弟二主 之橫跨未與該主電路 一电路負载部中 電路自哉+ 电路負载電容器並聯連接之該另一主 '路負载電阻器而產生的電位,·以及 =從電路源極軸電路係接 略貞載部令之横跨未鱼 攸包 之該另一從電路㈣雷、負载電容器並聯連接 橫跨未C係接收該第二從電路負载部中之 路負载電阻器而產生的電位。%連接之該另-從電 13.如申請ί利範圍第11項之頻率分割電路,其中: ^該第一主電路源極隨耦器電路係接收嗲笫-φ f 路負盤邱由—# A 弟一主電 、σ中之松Α未與該主電路負载電容哭# 之該另一主電 貝戰I谷态並聯連接 干 王电路負载電阻器而產生的電位, :路源極隨轉器電路係接收該第一主 :::主 板跨未與該主電路負容 、。之 路負載電阻器而產生的電位;以及 主电 319774 26 200838139 該第—從電路源極隨耦器電路係接 ^ 之兮另〜ί 未與該從電路負载電容器並聯連接 ::另1電路負載電阻器而產生的電位, 連: 電路源極隨|黑哭雪故## ^ ~ ^ 〜耦益電路係接收該第一從電路負 Α與該從電路負载電容器並 路負載電阻器而產生的電位。 妾之该另—電 14.如申請專利範圍第u項之頻率分割電路,其中: 該主電路復包括:第五及第六電晶體,該第五及第 六電晶體之閘極及汲極係連接至該第一電 一及第二主電路變容二極體,係分別連接於該主電路中 之該第五及第六電晶體之源極與該差動對電晶體之沒 極之間;以及 該從電路復包括:第七及第八電晶體,該第七及第 八電晶體之閘極及汲極係連接至該第一電源線;以及第 一及第二從電路變容二極體,係分別連接於從電路中之 該弟七及第八電晶體之源極與该差動對電晶體之汲極 之間。 319774 27
TW096145845A 2007-02-22 2007-12-03 Dynamic frequency dividing circuit operating within limited frequency range TW200838139A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007042262A JP2008206038A (ja) 2007-02-22 2007-02-22 分周回路

Publications (1)

Publication Number Publication Date
TW200838139A true TW200838139A (en) 2008-09-16

Family

ID=39670232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096145845A TW200838139A (en) 2007-02-22 2007-12-03 Dynamic frequency dividing circuit operating within limited frequency range

Country Status (6)

Country Link
US (1) US20080204089A1 (zh)
JP (1) JP2008206038A (zh)
KR (1) KR20080078527A (zh)
CN (1) CN101252355A (zh)
DE (1) DE102007058388A1 (zh)
TW (1) TW200838139A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970132B1 (ko) * 2008-09-11 2010-07-14 주식회사 파이칩스 인버터 구조를 갖는 주파수 분배기
US8631284B2 (en) 2010-04-30 2014-01-14 Western Digital Technologies, Inc. Method for providing asynchronous event notification in systems
US8762682B1 (en) 2010-07-02 2014-06-24 Western Digital Technologies, Inc. Data storage apparatus providing host full duplex operations using half duplex storage devices
JP6206607B2 (ja) * 2015-06-15 2017-10-04 富士電機株式会社 データ通信システム、データ通信装置およびセンサ装置
US10770455B2 (en) * 2018-09-25 2020-09-08 Semiconductor Components Industries, Llc Electronic device including a transistor and a variable capacitor
FR3103585B1 (fr) * 2019-11-22 2023-04-14 Stmicroelectronics Grand Ouest Sas Procédé de gestion de la configuration d’accès à des périphériques et à leurs ressources associées d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
FR3103586B1 (fr) 2019-11-22 2023-04-14 St Microelectronics Alps Sas Procédé de gestion du fonctionnement d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant
FR3103584B1 (fr) 2019-11-22 2023-05-05 St Microelectronics Alps Sas Procédé de gestion du débogage d’un système sur puce formant par exemple un microcontrôleur, et système sur puce correspondant

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07101839B2 (ja) * 1989-10-06 1995-11-01 東芝マイクロエレクトロニクス株式会社 ソースカップルドfetロジック形論理回路
JP3350337B2 (ja) 1996-03-08 2002-11-25 株式会社東芝 分周器
JP3047808B2 (ja) * 1996-03-28 2000-06-05 日本電気株式会社 フリップフロップ回路
JP3631375B2 (ja) 1998-06-30 2005-03-23 株式会社東芝 分周器
JP3341702B2 (ja) 1999-03-12 2002-11-05 日本電気株式会社 分周回路
JP2001036389A (ja) * 1999-07-15 2001-02-09 Mitsubishi Electric Corp マスタ・スレーブ型フリップフロップ回路
US6433595B1 (en) * 2001-09-05 2002-08-13 Qantec Communication, Inc. Method of system circuit design and circuitry for high speed data communication
US7298183B2 (en) * 2005-06-01 2007-11-20 Wilinx Corp. High frequency divider circuits and methods
CN1905012A (zh) 2005-07-31 2007-01-31 新科实业有限公司 具有微驱动器的磁头折片组合及其磁盘驱动装置

Also Published As

Publication number Publication date
KR20080078527A (ko) 2008-08-27
DE102007058388A1 (de) 2008-09-04
CN101252355A (zh) 2008-08-27
US20080204089A1 (en) 2008-08-28
JP2008206038A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
TW200838139A (en) Dynamic frequency dividing circuit operating within limited frequency range
EP1771943B1 (en) Single supply direct drive amplifier
KR20230116826A (ko) 양극 및 음극 전압 충전 펌프 회로, 칩 및 통신 단말기
US7511530B1 (en) Nodal charge compensation for SST driver having data mux in output stage
JP2015049155A (ja) 信号発生回路および温度センサ
TWI737532B (zh) 具有電壓容忍力的位準移位器
CN103460579A (zh) 减小电荷泵浪涌电流
US7746121B2 (en) Ultra low power LVDS driver with built in impedance termination to supply and ground rails
CN106575965A (zh) 具有高频信号峰化的宽带发射机
JP2015005971A (ja) 垂直キャビティ面発光レーザー用の電力効率の優れた高速ドライバ
CN110045372B (zh) 超宽带脉冲信号发射装置及超宽带脉冲雷达系统
CN114167931B (zh) 一种可快速启动的带隙基准电压源及其应用
JP2005223872A (ja) 差動駆動回路およびそれを内蔵する電子機器
TWI310267B (en) Voltage level shifter circuit
US10164616B2 (en) Level shift circuit
US8049534B2 (en) Low-power high-speed differential driver with precision current steering
US4110633A (en) Depletion/enhancement mode FET logic circuit
CN117097596A (zh) 用于高速serdes均衡系统的自适应模拟控制电路
JP2013212042A (ja) マルチレベル電源
TW480817B (en) Data transmitter
JP2019110523A (ja) スイッチドキャパシタ電力増幅器の改善又は関連
JP2016058953A (ja) ブートストラップ回路
US9760377B2 (en) Circuit for increasing voltage swing of a local oscillator waveform signal
JP2011198865A (ja) ゲート回路およびレーザ駆動回路
US9287874B2 (en) Level-shifting device