JP2015005971A - 垂直キャビティ面発光レーザー用の電力効率の優れた高速ドライバ - Google Patents

Abstract

【課題】高帯域幅の光トランスミッタを提供する。【解決手段】光トランスミッタが開示されている。本開示のいくつかの実施形態によれば、光トランスミッタは、垂直キャビティ面発光レーザー（ＶＣＳＥＬ）と、ＶＣＳＥＬドライバと、を有してもよい。ＶＣＳＥＬドライバは、電圧信号を受信するように構成された入力段と、低インピーダンス出力段と、を有してもよく、低インピーダンス出力段は、入力段に結合された入力と、ＶＣＳＥＬに結合されると共に変調された出力電流をＶＣＳＥＬに供給するように構成された低インピーダンス出力と、を有する。【選択図】図３

Description

本開示は、一般に、電気回路に関し、且つ、更に詳しくは、垂直キャビティ面発光レーザー用のドライバに関する。

コンピュータ及び通信装置が益々高速化すると共に通信帯域幅に対する需要が増大するのに伴って、望ましい速度及び帯域幅を装置が実現できるように、相応してそれらの装置内において使用されているコンポーネント間の接続の速度を増大させる要求が存在している。従来の電子回路は、コンポーネント間において約１０Ｇｂｐｓを上回るデータ速度を任意のかなりの距離にわたって実現することができない。この結果、光通信が注目を集めるようになっている。

米国特許第６５８７４８９号明細書 米国特許第６９８０５７５号明細書

高速通信リンクにおいて、光学的シグナリングは、電気的シグナリングの一代替肢である。垂直キャビティ面発光レーザー（Ｖｅｒｔｉｃａｌ−Ｃａｖｉｔｙ Ｓｕｒｆｃｅ−Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ：ＶＣＳＥＬ）は、高速光リンクにおける代表的な光源である。ＶＣＳＥＬによって生成された光は、光媒体（例えば、ファイバ又は導波路）に結合され、且つ、例えば、フォトダイオード（ＰｈｏｔｏＤｉｏｄｅ：ＰＤ）により、レシーバにおいて検知される。ＶＣＳＥＬに基づいた光通信リンクの場合には、信号の通信の際にＶＣＳＥＬドライバによってＶＣＳＥＬのパワーを変調する必要がある。

光トランスミッタ（光送信器）が開示されている。本開示の一実施形態によれば、光トランスミッタは、垂直キャビティ面発光レーザー（ＶＣＳＥＬ）と、ＶＣＳＥＬドライバと、を有してもよい。ＶＣＳＥＬドライバは、電圧信号を受信するように構成された入力段と、低インピーダンス出力段と、を有してもよく、低インピーダンス出力段は、入力段に結合された入力と、ＶＣＳＥＬに結合されると共に変調された出力電流をＶＣＳＥＬに供給するように構成された低インピーダンス出力と、を有する。

本開示の別の実施形態によれば、ＶＣＳＥＬドライバは、電圧信号を受信するように構成された入力段と、低インピーダンス出力段と、を有してもよく、低インピーダンス出力段は、入力段に結合された入力と、ＶＣＳＥＬに結合された際に変調された出力電流をＶＣＳＥＬに供給するように構成された低インピーダンス出力と、を有する。

本発明の目的及び利点は、請求項において具体的に指摘されている要素及び組合せによって実現及び達成されることになる。

上述の一般的な説明及び以下の詳細な説明は、いずれも、特許請求されている本発明を限定するためのものではなく、その例示及び説明を目的としたものであることを理解されたい。

これらの実施形態及びその利点の更に完全且つ包括的な理解は、同一の参照符号によって同一の特徴を示している添付図面との関連において以下の説明を参照することにより、得られることになろう。

本開示の教示内容による例示用の高速光リンクのブロックダイアグラムを示す。 本開示の教示内容による例示用のＶＣＳＥＬの直流性能を表すグラフを示す。 本開示の教示内容による例示用の光トランスミッタの回路図を示す。 本開示の教示内容による例示用の光トランスミッタの回路図を示す。 本開示の教示内容による例示用の光トランスミッタの回路図を示す。

図１は、本開示の教示内容による例示用の高速光リンク１００のブロックダイアグラムを示している。高速光リンク１００は、論理ブロック１０２及び１１４と、ドライバ１０４と、垂直キャビティ面発光レーザー（ＶＣＳＥＬ）１０６と、光媒体１０７と、フォトダイオード１０８と、トランスインピーダンス増幅器１１０と、クロック及びデータリカバ（Ｃｌｏｃｋ−ａｎｄ−Ｄａｔａ Ｒｅｃｏｖｅｒ：ＣＤＲ）回路１１２と、を含んでもよい。ＶＣＳＥＬ１０６は、高速光リンク１００において光源として機能してもよい。いくつかの実施形態においては、ＶＣＳＥＬ１０６は、トランスミッタ内に存在してもよく、且つ、ドライバ１０４によってバイアス及び／又は変調してもよい。従って、ＶＣＳＥＬ１０６は、データを論理ブロック１０２から光媒体１０７上において送信してもよい。いくつかの実施形態においては、光媒体１０７は、ファイバ、導波路、又は光信号を搬送するように構成された任意のその他の適切な媒体であってもよい。

ＶＣＳＥＬ１０６によって生成された光は、光媒体１０７の他端においてレシーバによって検知してもよい。このようなレシーバは、例えば、フォトダイオード１０８を含んでもよい。フォトダイオード１０８は、光信号を電流信号に変化するように構成してもよい。いくつかの実施形態においては、フォトダイオード１０８は、そのカソードにおいて、フォトダイオード１０８を逆バイアスするために十分なバイアス電圧（例えば、２ボルトのＶ_B2）に結合してもよい。フォトダイオード１０８は、そのアノードにおいて、トランスインピーダンス増幅器１１０に結合してもよく、トランスインピーダンス増幅器１１０は、フォトダイオード１０８からの電流信号を電圧信号に変換してもよい。そして、ＣＤＲ回路１１２は、この電圧信号をトランスインピーダンス増幅器１１０から受信してもよい。いくつかの実施形態においては、ＣＤＲ回路１１２は、電圧信号から論理ブロック１０２に由来するデータを回復してもよく、且つ、そのデータ内に埋め込まれているクロック信号を回復してもよい。そして、このデータ及び埋め込まれていたクロック信号は、論理ブロック１１４によって処理してもよい。

図２は、例示用のＶＣＳＥＬの直流（Ｄｉｒｅｃｔ−Ｃｕｒｒｅｎｔ：ＤＣ）性能を表すグラフ２００を示している。特定の実施形態においては、ＶＣＳＥＬのＤＣ性能の特徴は、所与の電流においてそのＶＣＳＥＬが放出しうる光学パワーをプロットすることにより、判定してもよい。ＶＣＳＥＬがその閾値電流Ｉ_TH未満においてバイアスされている際には、ＶＣＳＥＬは、無視可能な光学パワーを生成することになろう。但し、ＶＣＳＥＬ１０６がＩ_TH超においてバイアスされた際には、ＶＣＳＥＬ１０６は、比例定数ηによってバイアス電流に比例した光学パワーを生成することになろう。定数ηは、ＶＣＳＥＬのスロープ効率と呼ばれる場合があり、且つ、ワット／アンペアの単位を有してもよい。

いくつかの実施形態においては、ＶＣＳＥＬは、情報を送信するべく、Ｉ_TH超の様々なレベルにおいて駆動又は変調してもよい。例えば、ＶＣＳＥＬは、論理Ｌｏｗ（ロー）を送信するために、低電流Ｉ_LOにおいて、且つ、論理Ｈｉｇｈ（ハイ）を送信するために、高電流Ｉ_HIにおいて、駆動してもよい。Ｉ_HIとＩ_LOの平均値は、ＶＣＳＥＬ１０６の平均ＤＣ電流（Ｉ_AVG）と呼ばれる場合がある。例えば、７ｍＡのＩ_HIと３ｍＡのＩ_LOの場合には、Ｉ_AVGは、５ｍＡとなろう。図２に示されているように、いくつかの実施形態においては、Ｉ_LO及びＩ_HIは、そのいずれもが、Ｉ_THを上回ってもよい。図２のグラフ２００は、必ずしも縮尺が正確ではなく、且つ、Ｉ_LO及びＩ_HIがＩ_THを上回ってもよいいくつかの実施形態においては、Ｉ_LO及びＩ_HIの値は、Ｉ_TH超の任意の適切な電流値であってもよい。本開示においては、所与のＩ_LOと所与のＩ_HIの間のデルタは、変調電流Ｉ_Mと呼ばれる場合がある。

図３は、本開示の教示内容による光トランスミッタ３００の概略図を示している。光トランスミッタ３００は、ＶＣＳＥＬドライバ３０１と、ＶＣＳＥＬ１０６と、を含んでもよい。いくつかの実施形態においては、ＶＣＳＥＬドライバ３０１は、第１段３０５と、出力段３０６と、を含んでもよい。第１段３０５は、Ｎタイプの金属酸化物半導体トランジスタ（Ｎ−ｔｙｐｅ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｔｒａｎｓｉｓｔｏｒ：ＮＭＯＳ）３０２及び３０４と、抵抗器３１２及び３１４と、電流源３１８と、を含んでもよい。出力段３０６は、ＮＭＯＳ３２０と、電流源３３０と、を含んでもよい。ＶＣＳＥＬドライバ３０１は、低インピーダンス出力Ｖ_OUTを含んでもよく、この低インピーダンス出力Ｖ_OUTは、ＶＣＳＥＬ１０６に結合してもよく、且つ、出力電圧によってＶＣＳＥＬ１０６を駆動するように構成してもよい。更には、ＶＣＳＥＬドライバ３０１は、Ｖ_OUTにおける所与の範囲の出力電圧において、適切な電流をＶＣＳＥＬ１０６に供給するように構成してもよい。

第１段３０５は、ＶＣＳＥＬドライバ３０１の入力段として、且つ／又は、利得段として、動作してもよい。いくつかの実施形態においては、ＮＭＯＳ３０２及びＮＭＯＳ３０４は、差分ペア入力として構成してもよい。例えば、ＮＭＯＳ３０２及びＮＭＯＳ３０４の個々のゲートは、差分電圧入力Ｖ_INの正及び負の端子に結合してもよい。ＮＭＯＳ３０２及びＮＭＯＳ３０４は、それぞれ、ソースを有してもよく、これらのソースは、電流源３１８に結合してもよい。本開示においては、「電流源」は、電流を吸収（ｓｉｎｋ）又は供給（ｓｏｕｒｃｅ）しうる要素を意味している場合がある。電流源３１８は、バイアス電流Ｉ_S1を吸収するように構成してもよく、バイアス電流Ｉ_S1は、ＶＣＳＥＬドライバ３０１の第１段をバイアスしてもよい。ＮＭＯＳ３０２は、ドレインを有してもよく、このドレインは、抵抗器３１２を通じて電源ラインＶＤＤに結合してもよい。同様に、ＮＭＯＳ３０４も、ドレインを有してもよく、このドレインは、抵抗器３１４を通じてＶＤＤに結合してもよい。

ＶＣＳＥＬドライバ３０１の第１段３０５の出力は、抵抗器３１４とＮＭＯＳ３０４のドレインの間のノードＶ_Xを有してもよい。Ｖ_INにおける様々な入力電圧に応じたノードＶ_Xにおける電圧スイングは、電流源３１８によって供給される電流と、抵抗器３１４の抵抗値と、に基づいて制御してもよい。例えば、正の電圧がＶ_INに跨って印加された場合には（例えば、ＮＭＯＳ３０４のゲートよりも高い電圧がＮＭＯＳ３０２のゲートに印加された場合には）、電流源３１８によって供給される第１段バイアス電流がＮＭＯＳ３０２を通じて流れることになり、且つ、ＮＭＯＳ３０４及び抵抗器３１４を通じた電流は、ほとんど又はまったく流れないであろう。電流がＮＭＯＳ３０４及び抵抗器３１４を通じてほとんど又はまったく流れないことにより、抵抗器３１４に跨る電圧降下は、略ゼロボルトとなり、且つ、ノードＶ_Xにおける電圧は、ＶＤＤの電圧と略等価なものとなろう。Ｖ_INに跨って負の電圧が印加された場合には（ＮＭＯＳ３０４のゲートよりも低い電圧がＮＭＯＳ３０２のゲートに印加された場合には）、電流源３１８によって供給される第１段バイアス電流は、ＮＭＯＳ３０４及び抵抗器３１４を通じて流れることになろう。このような状態においては、ノードＶ_Xにおける電圧は、ＶＤＤの電圧から第１段バイアス電流によって生成される抵抗器３１４に跨る電圧降下を差し引いたものと略等価なものとなろう。従って、ノードＶ_Xにおける電圧スイングは、次式のように表現してもよく、

ΔＶ_X＝Ｒ₃₁₄×Ｉ_S1 （式１）

この場合に、ΔＶ_Xは、ノードＶ_Xにおける電圧スイングであってよく、Ｒ₃₁₄は、抵抗器３１４の抵抗値であってよく、且つ、Ｉ_S1は、電流源３１８によって供給される第１段バイアス電流であってよい。更に詳しく後述するように、Ｒ₃₁₄及びＩ_S1は、Ｖ_Xにおける望ましい電圧スイングを供給するように設計してもよく、このＶ_Xにおける望ましい電圧スイングは、ＶＣＳＥＬドライバ３０１の出力における望ましい電圧スイングと、ＶＣＳＥＬ１０６用の望ましい変調電流Ｉ_Mと、に対応することになろう。

出力段３０６は、ＮＭＯＳ３２０と、電流源３３０と、を含んでもよい。電流源３３０は、バイアス電流Ｉ_BIASをＶＣＳＥＬ１０６に供給してもよい。いくつかの実施形態においては、Ｉ_BIASは、図２に示されているように、Ｉ_LOに等しくてもよい。ＮＭＯＳ３２０は、様々なレベルの更なる電流によってＶＣＳＥＬ１０６を駆動するように構成してもよい。例えば、ＮＭＯＳ３２０は、更なる電流をＶＣＳＥＬ１０６に供給しない第１状態と、図２に示されているように、Ｉ_Mと等価であってもよい更なる電流をＶＣＳＥＬ１０６に供給する第２状態と、の間において交互に変化することにより、ＶＣＳＥＬ１０６を通じた電流を変調してもよい。

ＮＭＯＳ３２０は、ソースフォロワとして構成してもよく、この場合に、ドレインは、ＶＤＤに結合され、ゲートは、第１段３０５の出力（例えば、ノードＶ_X）に結合され、且つ、ソースは、Ｖ_OUTに結合される。ＮＭＯＳ３２０のゲートは、図２においては、第１段３０５の出力（例えば、ノードＶ_X）に直接的に結合されるものとして示されているが、いくつかの実施形態においては、ＮＭＯＳ３２０のゲートは、１つ又は複数の介在するコンポーネントを通じて第１段３０５の出力に間接的に結合してもよい。ＮＭＯＳ３２０のゲートからＮＭＯＳ３２０のソースに至る電圧降下は、大きな範囲のドレイン−ソース電流において、わずかに変化することになる。従って、Ｖ_OUTにおける電圧は、広い範囲の出力電流において、第１段の出力（例えば、ノードＶ_X）における電圧を追跡することになろう。ＶＣＳＥＬドライバ３０１は、Ｖ_OUTにおける電圧を駆動するように構成してもよいことから、ＶＣＳＥＬドライバ３０１は、本明細書においては、電圧モードドライバと呼ばれる場合がある。

いくつかの実施形態においては、ＶＣＳＥＬ１０６は、ＶＣＳＥＬドライバ３０１の出力に結合された第１端子と、バイアス電圧Ｖ_Bに結合された第２端子と、を有してもよい。Ｖ_Bにおける電圧は、ＶＣＳＥＬ１０６のパワーレベルの変調を許容するためにＶＣＳＥＬ１０６に跨って十分な電圧を供給することになる任意の適切なバイアス電圧であってよい。例えば、ＶＣＳＥＬドライバ３０１のＶＤＤ電源が十分に大きい場合には（例えば、５ボルト）、Ｖ_Bは、正の電圧に設定してもよく、或いは、ＧＮＤに設定してもよい。その一方で、ＶＣＳＥＬドライバ３０１のＶＤＤ電源が、例えば、１ボルトである場合には、Ｖ_Bは、ＶＣＳＥＬドライバ１０６のパワーの変調を許容するために十分な電位をＶＣＳＥＬ１０６に跨って確立できるように、負の電圧に設定してもよい。

ソースフォロワ構成においては、ＮＭＯＳ３２０は、所定の範囲の出力電流にわたってＶ_OUTにおける電圧を駆動してもよい。例えば、ＶＣＳＥＬ１０６によって吸収される電流は、Ｖ_OUTにおける電圧の増大に伴って増大することになる。同様に、ＶＣＳＥＬ１０６によって吸収される電流は、Ｖ_OUTにおける電圧の減少に伴って減少することになる。従って、ＶＣＳＥＬドライバ３０１は、Ｖ_OUTの電圧を増減させることにより、ＶＣＳＥＬ１０６のパワーを変調してもよい。

ＶＣＳＥＬ１０６を駆動する（例えば、ＶＣＳＥＬ１０６のパワーを変調する）際にＶＣＳＥＬドライバ３０１によって実現されることになる帯域幅は、ＶＣＳＥＬドライバ３０１の出力における静電容量と、ＶＣＳＥＬドライバ３０１の出力インピーダンスと、に逆比例することになろう。例えば、ＶＣＳＥＬドライバ３０１及びＶＣＳＥＬ１０６の帯域幅は、次式のように表現してもよく、

帯域幅＝１／（２π＊Ｒ_OUT＊Ｃ_OUT） （式２）

ここで、Ｒ_OUTは、ＶＣＳＥＬ１０６がＶＣＳＥＬドライバ３０１に結合された際のＶ_OUTにおける合成インピーダンスであり、且つ、Ｃ_OUTは、ＶＣＳＥＬドライバ３０１の出力における静電容量３０７である。いくつかの実施形態においては、Ｃ_OUTは、３００ｆＦの範囲であってよく、これには、ＶＣＳＥＬ１０６自体の寄生静電容量と、静電放電保護装置（明示的に図示されてはいない）などのＶＣＳＥＬドライバ３０１の出力における出力装置の寄生静電容量と、が含まれてもよい。Ｃ_OUTは、任意の配線、ピン接続、及び／又ははんだバンプの寄生静電容量などのＶＣＳＥＬドライバ３０１とＶＣＳＥＬ１０６の間の任意の配線の寄生静電容量を更に含んでもよい。

Ｒ_OUTは、ＶＣＳＥＬドライバ３０１自体の出力インピーダンスと、ＶＣＳＥＬ１０６のインピーダンスと、の関数となろう。いくつかの実施形態においては、ＶＣＳＥＬ１０６の抵抗値（本明細書においては、ＶＣＳＥＬ１０６のインピーダンスとも呼ばれる）は、約６０Ωであってもよい。Ｒ_OUTは、ＶＣＳＥＬ１０６のインピーダンスとの並列状態にあるＶＣＳＥＬドライバ３０１の出力インピーダンスと等価なものとなろう。従って、ＶＣＳＥＬドライバ３０１の出力におけるインピーダンスは、次式のように表現してもよく、

Ｒ_OUT＝（Ｒ_DRIVER×Ｒ_V）／（Ｒ_DRIVER＋Ｒ_V） （式３）

ここで、Ｒ_DRIVERは、ＶＣＳＥＬドライバ３０１の出力インピーダンスであり、且つ、Ｒ_Vは、ＶＣＳＥＬ１０６のインピーダンスである。

上記の式２及び式３に示されているように、ＶＣＳＥＬ及びそのドライバの帯域幅は、ドライバの出力インピーダンスによって左右されることになる。例えば、利得段をその出力段として使用するドライバは、ＶＣＳＥＬの抵抗値（例えば、６０Ω）との比較において非常に大きな出力インピーダンスＲ_DRIVERを有してもよい。このようなドライバの場合には、Ｒ_DRIVERとの並列状態にあるＲ_Vの値は、Ｒ_Vのみの値に略等価なものとなろう。従って、Ｒ_OUTは、Ｒ_Vに略等価なものとなろう。式２を参照すれば、３００ｆＦのＣ_OUT、６０ΩのＲ_V、及び高出力インピーダンスを有するドライバを有するシステムは、約８．８ＧＨｚの帯域幅を有することになろう。

ＶＣＳＥＬドライバ３０１の低インピーダンス出力により、ＶＣＳＥＬドライバ３０１は、高帯域幅（例えば、１５ＧＨｚ超）を実現することができよう。いくつかの実施形態においては、ＶＣＳＥＬドライバ３０１の出力段におけるＮＭＯＳ３２０のソースフォロワ構成は、低出力インピーダンスをＶＣＳＥＬドライバ３０１にもたらすことになろう。例えば、ソースフォロワとして構成されたＮＭＯＳ３２０を有するＶＣＳＥＬドライバ３０１の出力インピーダンスは、その出力段として非常に大きな出力インピーダンスを有する利得段を内蔵するドライバとの比較において、小さなものとなろう。いくつかの実施形態においては、ＶＣＳＥＬドライバ３０１の出力インピーダンスは、次式のように表現してもよく、

Ｒ_DRIVER＝１／ｇｍ （式４）

ここで、ｇｍは、ソースフォロワＮＭＯＳ３２０のトランスコンダクタンス（相互コンダクタンス）であってもよい。ＮＭＯＳ３２０のトランスコンダクタンスは、ＮＭＯＳ３２０を製造する半導体プロセスと、ＮＭＯＳ３２０のチャネル長に対するＮＭＯＳ３２０のチャネル幅の比と、の影響を受けることになろう。

いくつかの実施形態においては、ＮＭＯＳ３２０のｇｍは、ＶＣＳＥＬドライバ３０１の望ましい出力インピーダンスを、且つ、従って、ＶＣＳＥＬドライバ３０１及びＶＣＳＥＬ１０６の望ましい帯域幅を、実現するように設計してもよい。例えば、ＮＭＯＳ３２０は、１／ｇｍがＶＣＳＥＬ１０６の抵抗値と等価なものとなるように（例えば、Ｒ_DRIVER＝Ｒ_V＝６０Ω）、サイズ設定してもよい。式３においてＲ_DRIVERにＲ_Vを代入することにより、Ｒ_Vの半分のＲ_OUTが結果的に得られることになる。式２を参照すれば、３００ｆＦのＣ_OUT、６０ΩのＲ_V、及びＲ_Vのインピーダンスに等価な出力インピーダンスを有するＶＣＳＥＬドライバ３０１を有するシステムは、約１７．７ＧＨｚの帯域幅を有することになろう。

ソースフォロワＮＭＯＳ３２０は、ＶＣＳＥＬドライバ３０１の出力インピーダンス（１／ｇｍ）が所与の帯域幅要件を満足するように、任意の適切なｇｍを有するべく構成してもよい。例えば、１７．７ＧＨｚ未満であるが８．８ＧＨｚを上回っている帯域幅要件（例えば、１３．３ＧＨｚ）を有するＶＣＳＥＬドライバ３０１の実施形態は、６０Ωを上回る出力インピーダンス（例えば、１２０Ω）を有するように構成してもよい。このような実施形態の場合には、ＶＣＳＥＬドライバ３０１の出力インピーダンスは、ＶＣＳＥＬ１０６のインピーダンスを上回ってもよいが、その場合にも、ＶＣＳＥＬドライバ３０１の出力インピーダンスは、ＶＣＳＥＬ１０６がＶ_OUTに結合された際のＶ_OUTにおける合成インピーダンスに影響を与えるように十分に小さなものとなろう。更には、１７．７ＧＨｚを上回る帯域幅要件を有するＶＣＳＥＬドライバ３０１の実施形態は、ＶＣＳＥＬドライバ３０１及びＶＣＳＥＬ１０６が最大で２５ＧＨｚの又は２５ＧＨｚ超の帯域幅（例えば、１１５ＧＨｚ）を実現するように、６０Ω未満の出力インピーダンス（例えば、５Ω）を有するように構成してもよい。

いくつかの実施形態においては、ＶＣＳＥＬ１０６の抵抗値は、例示用の６０Ωを上回ってもよく、或いは、これを下回ってもよい。更には、いくつかの実施形態においては、ＶＣＳＥＬドライバ３０１の出力における静電容量は、例示用の３００ｆＦを上回ってもよく、或いは、これを下回ってもよい。式２及び式３に示されているように、このようなパラメータは、ＶＣＳＥＬドライバ３０１がＶＣＳＥＬ１０６を変調してもよい帯域幅に影響を及ぼすことになろう。Ｒ_V及びＣ_OUTの値とは無関係に、ＶＣＳＥＬドライバ３０１は、ＶＣＳＥＬドライバ３０１の出力インピーダンスを最適化するために、且つ、従って、ＶＣＳＥＬドライバ３０１及びＶＣＳＥＬ１０６によって実現される帯域幅を最適化するために、上述のようにソースフォロワ出力段を有するように構成してもよい。

いくつかの実施形態においては、ＶＣＳＥＬドライバ３０１の出力をＶＣＳＥＬ１０６に結合することになる配線（例えば、接合配線、ピン接続、及び／又は印刷回路基板経路）は、寄生抵抗値をする場合がある。高周波数において、そのような配線は、抵抗性の送信ラインとして機能することになろう。ＶＣＳＥＬドライバ３０１からＶＣＳＥＬ１０６までの電力の転送を極大化すると共に／又は反射を最小化するために、ＶＣＳＥＬドライバ３０１は、ＶＣＳＥＬ１０６の出力インピーダンスと整合しうる出力インピーダンスを有するように構成してもよい。例えば、ＶＣＳＥＬドライバ３０１のいくつかの実施形態は、６０Ωのインピーダンスを有するＶＣＳＥＬ１０６の実施形態と整合するべく、６０Ωの出力インピーダンスを有するように構成してもよい。同様に、ＶＣＳＥＬドライバ３０１の個々の実施形態は、５０Ω及び７０Ωのインピーダンスを有するＶＣＳＥＬ１０６の個々の実施形態と整合するべく、５０Ω及び７０Ωの出力インピーダンスを有するように構成してもよい。

ＶＣＳＥＬドライバ３０１におけるＮＭＯＳ３２０のソースフォロワ構成は、電力効率の優れた方式により、ＶＣＳＥＬドライバ３０１の出力インピーダンスを最適化することになろう。図３に示されているように、出力段３０６は、Ｖ_OUTからＶ_B又はＧＮＤへの別の抵抗性経路を通じて電流を駆動することなしに、電流をＶＣＳＥＬ１０６に供給してもよい。従って、ＶＣＳＥＬドライバ３０１の低インピーダンス出力段は、Ｖ_OUTからＶ_B又はＧＮＤに結合されたＶＣＳＥＬとの並列状態にあるＶ_OUTからＶ_B又はＧＮＤへの低抵抗性経路を内蔵することにより、例えば、低出力インピーダンスと、従って、高帯域幅と、を実現するドライバよりも更に効率的な方式により、高帯域幅を実現することになろう。この結果、ＶＣＳＥＬドライバ３０１は、高帯域幅を実現するのみならず、これを電力効率の優れた方式によって実行することになろう。

上述のように、ＶＣＳＥＬドライバ３０１からＶＣＳＥＬ１０６に供給される変調電流Ｉ_Mは、Ｈｉｇｈ及びＬｏｗ状態におけるＶ_OUTにおける電圧スイングに左右されることになり、且つ、このＶ_OUTにおける電圧スイングは、Ｈｉｇｈ及びＬｏｗ状態におけるＶ_Xにおける電圧スイングによって左右されることになる。式１によれば、Ｖ_Xにおける電圧スイングは、抵抗器３１４と、電流源３１８によって供給される第１段バイアス電流と、によって左右されることになる。従って、以下の式に示されているように、望ましい変調電流は、ＶＣＳＥＬドライバ３０１の１つ又は複数の設計パラメータに基づいて判定してもよい。例えば、出力段３０６の全体トランスコンダクタンスは、次式のように表現してもよく、

Ｉ_M／ΔＶ_X＝ｇｍ／（１＋ｇｍ＊Ｒ_V） （式５）

式５に式１を代入し、且つ、Ｉ_Mについて解くことにより、結果は、次式のとおりであり、

Ｉ_M＝（ｇｍ＊Ｒ₃₁₄＊Ｉ_S1）／（１＋ｇｍ＊Ｒ_V） （式６）

従って、式６に示されているように、望ましい変調電流は、ＮＭＯＳ３２０のトランスコンダクタンス（ｇｍ）、ＶＣＳＥＬ１０６の抵抗値（Ｒ_V）、抵抗器３１４の抵抗値（Ｒ₃₁₄）、及び電流源３１８の第１段バイアス電流（Ｉ_S1）を含むパラメータに基づいて提供されることになる。

図４は、本開示の教示内容による例示用のＶＣＳＥＬドライバ４０１の回路図を示している。いくつかの実施形態においては、ＶＣＳＥＬドライバ４０１は、図３を参照して上述したＶＣＳＥＬドライバ３０１と類似した第１段３０５を有してもよい。又、ＶＣＳＥＬドライバ４０１は、出力段４０６を有してもよい。ＶＣＳＥＬドライバ３０１の出力段３０６と同様に、出力段４０６は、ＮＭＯＳ３２０を含んでもよく、このＮＭＯＳ３２０は、Ｖ_Xに結合されたゲートと、Ｖ_OUTに結合されたソースと、を有するソースフォロワ構成において構成してもよい。従って、出力段４０６は、図３を参照して上述したように、電力効率の優れた方式により、高周波数においてＶＣＳＥＬ１０６を変調する能力を有する低インピーダンス出力を提供することになろう。更には、出力段４０６は、フィードバックループを含んでもよく、このフィードバックループは、ノードＶ_XのＤＣバイアス電圧を設定するように構成してもよい。この結果、このフィードバックループは、高周波数Ｉ_M電流の変調の中心となる平均ＶＣＳＥＬ電流Ｉ_AVGを制御してもよい。

いくつかの実施形態においては、出力段４０６は、ＶＤＤとソースフォロワＮＭＯＳ３２０のドレインの間において結合された検出抵抗器４５２を含んでもよい。検出抵抗器４５２とソースフォロワＮＭＯＳ３２０のドレインを結合しているノードは、Ｖ_SENSEと呼ばれる場合がある。Ｖ_SENSEにおける電圧は、出力段４０６の出力電流に対応するものであってもよく、且つ、基準電圧Ｖ_REFと比較してもよい。例えば、増幅器４５０は、Ｖ_REFに結合された正の入力端子と、Ｖ_SENSEに結合された負の入力端子と、を有してもよい。Ｖ_REFの電圧は、望ましい平均ＤＣ出力電流（Ｉ_AVG）に応じて任意の適切なレベルにおいて設定してもよい。例えば、ＶＤＤは、実質的に１Ｖに等しくてもよく、且つ、検出抵抗器４５２は、５０Ωの抵抗値を有してもよい。５ｍＡの望ましい平均ＤＣ電流（Ｉ_AVG）の場合に、検出抵抗器４５２に跨る電圧降下は、２５０ｍＶとなろう。従って、Ｖ_REFは、０．７５Ｖに設定してもよい（即ち、１ＶのＶＤＤから２５０ｍＶだけ降下したもの）。増幅器４５０の出力は、ＮＭＯＳ３２０のゲートに結合された電流源を駆動してもよい。例えば、増幅器４５０は、ＮＭＯＳ４５４のゲートに結合された出力を有してもよく、ＮＭＯＳ４５４は、ＧＮＤに結合されたソースと、ＮＭＯＳ３２０のゲートに（即ち、ノードＶ_X）に結合されたドレインと、を有してもよい。

いくつかの実施形態においては、第１段３０５は、出力段４０６内のフィードバックループが存在しない状態において、ノードＶ_XにおけるＤＣ電圧が、望ましい平均ＤＣ出力電流を上回る電流においてＮＭＯＳ３２０を駆動することになるように、構成してもよい。相応して、出力段４０６のフィードバックループは、望ましいレベルにＤＣ出力電流を低減させるべく介入してもよい。例えば、平均ＤＣ出力電流が望ましいＤＣ出力電流を上回っている場合には、Ｖ_REFがＶ_SENSEを上回ることになり、増幅器は、ＮＭＯＳ４５４のゲートをＨｉｇｈに駆動することになり、且つ、ＮＭＯＳ４５４は、ＤＣ出力電流が望ましいレベル（例えば、５ｍＡ）に落ち着く時点まで、ソースフォロワＮＭＯＳ３２０のゲート電圧を低減することになろう。

図５は、本開示の教示内容によるＶＣＳＥＬドライバ５０１の概略図を示している。図３を参照して上述したＶＣＳＥＬドライバ３０１と同様に、ＶＣＳＥＬドライバ５０１は、出力段３０６を含んでもよく、この出力段３０６は、ソースフォロワ構成において構成されたＮＭＯＳ３２０を含んでもよい。従って、ＶＣＳＥＬドライバ５０１は、図３を参照して上述したように、パワー効率の優れた方式により、高周波数においてＶＣＳＥＬ１０６を変調する能力を有する低インピーダンス出力を含んでもよい。更には、ＶＣＳＥＬドライバ５０１は、第１段５０５を含んでもよい。第１段５０５は、ＰＭＯＳ５０２と、ＮＯＭＳ５０４と、を含んでもよい。いくつかの実施形態においては、ＰＭＯＳ５０２及びＮＭＯＳ５０４は、インバータとして構成してもよい。例えば、ＰＭＯＳ５０２は、シングルエンド型入力Ｖ_INに結合されたゲートと、第１段出力ノードＶ_Xに結合されたドレインと、高電圧源Ｖ_HIに結合されたソースと、を有してもよい。更には、ＮＭＯＳ５０４は、Ｖ_INに結合されたゲートと、第１段出力ノードＶ_Xに結合されたドレインと、低電圧源Ｖ_LOに結合されたソースと、を有してもよい。従って、Ｖ_INがＨｉｇｈに駆動された際に、第１段５０５０は、Ｖ_XをＶ_LOの電圧に、即ち、Ｌｏｗに、駆動することになる。そして、Ｖ_INがＬｏｗに駆動された際には、第１段５０５は、Ｖ_XをＶ_HIの電圧に、即ち、Ｈｉｇｈに、駆動することになろう。又、本開示においては、第１段５０５は、入力段と呼ばれる場合がある。更には、ＰＭＯＳ５０２及びＮＭＯＳ５０４によって形成されたインバータは、Ｖ_HI及びＶ_LO電源レールの間のＤＣ利得を有することになるため、第１段５０５は、本明細書において利得段と呼ばれる場合もある。

Ｖ_HIの電圧は、ＶＣＳＥＬ１０６の論理Ｈｉｇｈ状態においてソースフォロワＮＭＯＳ３２０のゲートを駆動するべく任意の適切な電圧に設定してもよい。例えば、Ｖ_HIの電圧は、ＶＤＤの電位と等価なものであってもよい。同様に、Ｖ_LOの電圧は、ＶＣＳＥＬ１０６の論理Ｌｏｗ状態においてソースフォロワＮＭＯＳ３２０のゲートを駆動するべく任意の適切な電圧に設定してもよい。例えば、Ｖ_LOの電圧は、Ｖ_Bの電圧又はＧＮＤと等価なものであってもよい。いくつかの実施形態においては、Ｖ_HI及びＶ_LOの個々の電位は、望ましい変調電流に対応する特定の電圧レベルに調節してもよい。例えば、Ｖ_HIの電位は、ＮＭＯＳ３２０がそのゲートにおいてＶ_HIの電圧によって駆動された際にＮＭＯＳ３２０が電流源３３０と合成されてＩ_HIの電流をＶＣＳＥＬ１０６に供給するようなレベルに調節してもよい。同様に、Ｖ_LOの電位は、ＮＭＯＳ３２０がそのゲートにおいてＶ_LOの電圧によって駆動された際にＮＭＯＳ３２０が電流源３３０と合成されて望ましい低電流のＩ_LOをＶＣＳＥＬ１０６に供給するようなレベルに調節してもよい。ＶＣＳＥＬドライバ３０１、４０１、及び５０１は、任意の適切な半導体プロセスにおいて実装してもよい。例えば、ＶＣＳＥＬドライバ３０１、４０１、及び５０１は、相補型金属酸化物半導体プロセス（ＣＭＯＳ）、バイポーラプロセス、Ｂｉ−ＣＭＯＳプロセス、又は任意のその他の適切なプロセスにおいて実装してもよい。ＶＣＳＥＬドライバ３０１、４０１、及び５０１内の様々なトランジスタは、ＰＭＯＳ又はＮＭＯＳトランジスタとして示されているが、これらのトランジスタは、バイポーラプロセスによるＰタイプのバイポーラ接合トランジスタ（ＰＮＰのＢＪＴ）及び／又はＮタイプのバイポーラ接合トランジスタ（ＮＰＮのＢＪＴ）によって置換してもよい。例えば、いくつかの実施形態においては、ソースフォロワＮＭＯＳ３２０は、ＮＰＮのＢＪＴによって置換してもよい。このような実施形態においては、ＮＰＮのＢＪＴは、ＮＭＯＳ３２０のソースフォロワ構成に類似したエミッタフォロワ構成において構成してもよい。エミッタフォロワは、ソースフォロワＮＭＯＳトランジスタの低出力インピーダンスに類似した低出力インピーダンスを有しているため、エミッタフォロワＮＭＯＳを実装した実施形態は、ＮＭＯＳソースフォロワを実装したＶＣＳＥＬドライバ３０１の実施形態と類似した帯域幅及び効率を実現することになろう。ＶＣＳＥＬドライバ３０１、４０１、及び５０１は、図３〜図５に示されているようにＮＭＯＳソースフォロワによって実装してもよいが、いくつかの実施形態においては、ＶＣＳＥＬドライバ３０１、４０１、及び５０１は、ＰＭＯＳソースフォロワを含んでもよい。例えば、いくつかの実施形態においては、ＶＣＳＥＬ１０６は、高電位電圧源とＶＣＳＥＬドライバの出力の間において結合してもよい。このような実施形態の場合には、ＶＣＳＥＬドライバの出力段は、ＧＮＤに結合されたドレインと、ＶＣＳＥＬドライバの出力に結合されたソースと、を有するＰＭＯＳソースフォロワを含んでもよい。同様に、このようなＶＣＳＥＬドライバの出力段は、ＧＮＤに結合されたコレクタと、ＶＣＳＥＬドライバの出力に結合されたエミッタと、を有するＰＮＰのＢＪＴエミッタフォロワを含んでもよい。ＰＭＯＳソースフォロワ及びＰＮＰのＢＪＴエミッタフォロワは、低出力インピーダンスを有することになるため、このような実施形態は、ＮＭＯＳソースフォロワを有するＶＣＳＥＬ３０１、４０１、及び５０１の実施形態と類似した帯域幅及び効率を実現することになろう。本開示は、当業者が想起しうる本明細書の例示用の実施形態に対するあらゆる変更、置換、変形、修正、及び変化を包含している。同様に、適宜、添付の請求項は、当業者が想起しうる本明細書の例示用の実施形態に対するあらゆる変更、置換、変形、修正、及び変化を包含している。更には、特定の機能を実行するように適合され、配列され、能力を有し、構成され、可能にされ、動作可能であり、又は動作する装置又はシステム或いは装置又はシステムのコンポーネントに対する添付の請求項における参照は、その装置、システム、又はコンポーネントがそのように適合され、配列され、能力を有し、構成され、可能にされ、動作可能であり、又は動作する限り、それらが又はその特定の機能が起動され、ターンオンされ、又はアンロックされるかどうかとは無関係に、その装置、システム、コンポーネントを包含している。

本明細書に記述されているすべての例及び条件に関する言語は、本発明の原理と、当技術分野の発展のために本発明者によって提供された概念と、を理解する際に読者を支援するべく教育的目的を意図したものであり、且つ、これらの具体的に記述されている例及び条件への限定を伴うものではないと解釈することを要し、且つ、本明細書におけるそれらの例の体系は、本発明の優等性又は劣等性の説明と関係するものではない。本発明の実施形態について詳細に上述したが、本発明の精神及び範囲を逸脱することなしに、これらに対して様々な変更、置換、及び修正を実施することができることを理解されたい。

Claims (20)

1. 光トランスミッタであって、
   垂直キャビティ面発光レーザー（ＶＣＳＥＬ）と、
   ＶＣＳＥＬドライバと、
   を有し、
   前記ＶＣＳＥＬドライバは、
   電圧信号を受信するように構成された入力段と、
   低インピーダンス出力段と、
   を有し、
   前記低インピーダンス出力段は、
   前記入力段に結合された入力と、
   前記ＶＣＳＥＬに結合され、且つ、変調された出力電流を前記ＶＣＳＥＬに供給するように構成された低インピーダンス出力と、
   を有する、光トランスミッタ。
2. 前記出力段は、ソースフォロワ構成において金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を有する請求項１に記載の光トランスミッタ。
3. 前記ＭＯＳＦＥＴは、ＮタイプのＭＯＳＦＥＴである請求項２に記載の光トランスミッタ。
4. 前記出力段は、エミッタフォロワ構成においてバイポーラ接合トランジスタ（ＢＪＴ）を有する請求項１に記載の光トランスミッタ。
5. 前記出力段の出力インピーダンスは、約５〜約１２０Ωの範囲である請求項１に記載の光トランスミッタ。
6. 前記出力段の出力インピーダンスは、前記ＶＣＳＥＬのインピーダンスと整合している請求項１に記載の光トランスミッタ。
7. 前記ＶＣＳＥＬドライバは、少なくとも約１５ＧＨｚの周波数において前記出力電流を変調するように構成されている請求項１に記載の光トランスミッタ。
8. 前記入力段は、制御された電圧範囲にわたって前記ＭＯＳＦＥＴのゲートにおける電圧を変調するように構成されている請求項２に記載の光トランスミッタ。
9. 前記出力段は、変調された前記出力電流の平均電流を制御するように構成されたフィードバックループを更に有する請求項１に記載の光トランスミッタ。
10. 前記入力段は、前記電圧信号を受信すると共に前記出力段の入力を駆動するように構成されたインバータを有する請求項１に記載の光トランスミッタ。
11. 垂直キャビティ面発光レーザー（ＶＣＳＥＬ）ドライバであって、
    電圧信号を受信するように構成された入力段と、
    低インピーダンス出力段と、
    を有し、
    前記低インピーダンス出力段は、
    前記入力段に結合された入力と、
    前記ＶＣＳＥＬに結合された際に変調された出力電流をＶＣＳＥＬに供給するように構成された低インピーダンス出力と、
    を有する、ＶＣＳＥＬドライバ。
12. 前記出力段は、ソースフォロワ構成において金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を有する請求項１１のＶＣＳＥＬドライバ。
13. 前記ＭＯＳＦＥＴは、ＮタイプのＭＯＳＦＥＴである請求項１２に記載のＶＣＳＥＬドライバ。
14. 前記出力段は、エミッタフォロワ構成においてバイポーラ接合トランジスタ（ＢＪＴ）を有する請求項１１に記載のＶＣＳＥＬドライバ。
15. 前記ＢＪＴは、ＮタイプのＢＪＴである請求項１４に記載のＶＣＳＥＬドライバ。
16. 前記出力段の出力インピーダンスは、約５〜約１２０Ωの範囲である請求項１１に記載のＶＣＳＥＬドライバ。
17. 前記ＶＣＳＥＬドライバは、少なくとも約１５ＧＨｚの周波数において前記出力電流を変調するように構成されている請求項１１に記載のＶＣＳＥＬドライバ。
18. 前記入力段は、制御された電圧範囲にわたって前記ＭＯＳＦＥＴのゲートにおける電圧を変調するように構成されている請求項１２に記載のＶＣＳＥＬドライバ。
19. 前記出力段は、変調された前記出力電流の平均電流を制御するように構成されたフィードバックループを更に有する請求項１１に記載のＶＣＳＥＬドライバ。
20. 前記入力段は、前記電圧信号を受信すると共に前記出力段の入力を駆動するように構成されたインバータを有する請求項１１に記載のＶＣＳＥＬドライバ。

Images