JP2018085708A - 周波数特性調整回路、これを用いた光送信モジュール、及び光トランシーバ - Google Patents

周波数特性調整回路、これを用いた光送信モジュール、及び光トランシーバ Download PDF

Info

Publication number
JP2018085708A
JP2018085708A JP2017030312A JP2017030312A JP2018085708A JP 2018085708 A JP2018085708 A JP 2018085708A JP 2017030312 A JP2017030312 A JP 2017030312A JP 2017030312 A JP2017030312 A JP 2017030312A JP 2018085708 A JP2018085708 A JP 2018085708A
Authority
JP
Japan
Prior art keywords
circuit
current
optical
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017030312A
Other languages
English (en)
Other versions
JP6972575B2 (ja
Inventor
森 俊彦
Toshihiko Mori
俊彦 森
祐紀 尾形
Yuki Ogata
祐紀 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to US15/649,689 priority Critical patent/US10720996B2/en
Publication of JP2018085708A publication Critical patent/JP2018085708A/ja
Application granted granted Critical
Publication of JP6972575B2 publication Critical patent/JP6972575B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】低い電圧で光変調器を高速駆動して応答特性の良い変調器出力を得る。【解決手段】周波数特性調整回路は、光回路素子と前記光回路素子を駆動する駆動回路の間に配置され、この周波数特性調整回路は、前記駆動回路の出力に接続されるキャパシタと、前記駆動回路で生成される電圧によって制御される電流供給回路と、を有し、前記電流供給回路は、前記駆動回路から受け取る電圧に応じて異なる電流値の電流を前記光回路素子に供給する。【選択図】図6

Description

本発明は、周波数特性調整回路とこれを用いた光送信モジュール、及び光トランシーバに関する。
データトラフィックの増大に伴い、光通信ネットワークの大容量化のため1波長あたり40Gbps(ギガビット毎秒)、100Gbpsなどの高速通信が実用化されつつある。高速の光通信を実現する技術のひとつとして、シリコンフォトニクス技術で微細な光導波路構造を作製し、1チップに演算回路と電気/光変換回路を集積する技術が注目されている。シリコンフォトニクスの光変調器では、導波路の中央に形成されたPN接合に電圧を印加し、キャリア密度の変化すなわち屈折率の変化(キャリアプラズマ分散)を利用して光路長を変化させる。屈折率の変化はキャリア密度の変化に比例するため、できるだけ小さな電圧変化でキャリア密度を変化させることが望ましい。PN接合では順方向にバイアス電圧を印加したときのほうがキャリア密度の変化が大きく、変調効率がよい。しかし、それゆえに帯域が狭いという問題がある。ドライバ側から見ると、光変調器の接合容量は負荷容量に見え、高周波成分の信号が減衰して帯域が劣化するからである。pin型ダイオードを用いた場合は接合容量がより大きいため、高周波帯域での特性が悪くなる。
高速駆動される光変調器で帯域の劣化を防止する方法として、ドライバ回路と光変調器の間に、キャパシタ(C)と抵抗(R)で形成される整合回路(マッチング回路)を挿入する方法が提案されている(たとえば、非特許文献1参照)。光変調器のPN接合と電気的に等価な整合回路を挿入することで、pin型ダイオードの接合容量を光変調器の設計容量に低減する。
T. Usuki, "Robust Optical Data Transfer on Silicon Photonic Chip", Journal of Lightwave Technology, vol. 30, No. 18, pp.2933-2940, Sept. 15, 2012
駆動回路と光変調器、面発光レーザ等の光回路素子の間にイコライズ回路を挿入して、高周波側に帯域拡張する構成を採用した場合、入力データパタン(「1」または「0」)に応じた光回路出力を得るために、大きな駆動電圧が必要になる。たとえば、シリコンフォトニクスで形成された光変調器を駆動する現実的な電圧値(VDD)では、イコライズ回路が挿入された光変調器回路を高速駆動して入力データパタンに応じた変調器出力を得ることが難しい。
そこで、低い電圧で光回路素子を高速駆動し、応答特性の良い光出力を得ることのできる構成を提供することを目的とする。
本発明の一態様では、光回路素子と前記光回路素子を駆動する駆動回路の間に周波数特性調整回路が配置され、前記周波数特性調整回路は、
前記駆動回路の出力に接続されるキャパシタと、
前記駆動回路で生成される電圧によって制御される電流供給回路と、を有し、
前記電流供給回路は、前記駆動回路から受け取る電圧に応じて異なる電流値の電流を前記光回路素子に供給する。
上記の構成により、低い電圧で光回路素子を高速駆動して良好な応答特性を得ることができる。
イコライズ回路の挿入による高周波帯域の拡張を説明する図である。 イコライズ回路の挿入による高周波帯域の拡張を説明する図である。 公知の構成を適用した場合の課題を説明する図である。 公知の構成を適用した場合の課題を説明する図である。 公知の構成を適用した場合の課題を説明する図である。 実施形態の基本構成を示す図である。 図6の等価回路図である。 図6及び図7の回路における電流値の設定を説明する図である。 図6及び図7の回路における電流値の設定を説明する図である。 実施例1の周波数特性調整回路の構成図である。 実施例2の周波数特性調整回路の構成図である。 図11の構成をトランジスタ回路で表現した図である。 実施例3の周波数特性調整回路の構成図である。 図13の構成をトランジスタ回路で表現した図である。 実施例4の周波数特性調整回路の構成図である。 実施例5の周波数特性調整回路の構成図である。 実施例6の周波数特性調整回路の構成図である。 周波数特性調整回路のさらなる改善を説明する図である。 実施例7の周波数特性調整回路の構成図である。 図19の回路で用いられる出力状態可変バッファの構成例を示す図である。 周波数特性調整回路の電流設定値がずれた場合の現象を説明する図である。 電流設定値のずれを検知する原理を説明する図である。 電流設定値のずれを検知する原理を説明する図である。 比較器の入力オフセットがある場合の現象とその検知を説明する図である。 比較器の入力オフセットがある場合の現象とその検知を説明する図である。 比較器の入力オフセットがある場合の現象とその検知を説明する図である。 周波数特性調整回路の電流条件をモニタする回路の構成図である。 図25の回路で用いられる比較用信号生成回路の構成例である。 図25の回路で用いられる比較用信号生成回路の別の構成例である。 周波数特性調整回路と、電流条件モニタ回路を用いた光送信モジュールの構成例を示す図である。 制御回路による制御フローである。 周波数特性調整回路と電流条件モニタ回路を有する光送信モジュールを用いた光トランシーバの概略ブロック図である。 図30の光トランシーバにおけるばらつき抑制対策を示す図である。 実施形態の光送信モジュールを用いたPAM4光トランシーバの概略ブロック図である。 実施形態の光送信モジュールを用いたPAM光トランシーバの別の構成例を示す図である。 電流制御の変形例1の原理を説明する図である。 変形例1の電流条件モニタ回路の構成例である。 変形例1で用いられる比較用信号生成回路の構成例である。 変形例1で用いられる比較用信号生成回路の別の構成例である。 電流制御の変形例2の原理を説明する図である。 変形例2の電流条件モニタ回路の構成例である。 変形例2の電流条件モニタ回路の別の構成例である。 図40のスイッチ構成を比較器内部に作りこむ場合に用いるクロック信号の例を示す図である。 スイッチ構成を内蔵する比較器の構成例である。 周波数特性調整回路と変形例の電流条件モニタ回路を用いた光送信モジュールの構成例である。 図43の光送信モジュールを用いた光トランシーバの概略ブロック図である。 図43の光トランシーバにおけるばらつき抑制対策を示す図である。 変形例の光送信モジュールを用いたPAM4光トランシーバの概略ブロック図である。 変形例の光送信モジュールを用いたPAM光トランシーバの別の構成例を示す図である。
実施形態では、ドライバ(駆動回路)と光変調器等の光回路素子の間に、キャパシタと電流源を含む周波数特性調整回路を挿入する。周波数特性調整回路の挿入により、帯域を拡張し、駆動電圧を増大させずに、あるいは高電圧源や負電圧源を追加せずに、高速駆動で入力データパタンに応じた光出力を得る。周波数特性調整回路は、ドライバからの出力電圧に応じて電流源から光回路素子へ供給される電流量を調整する。この構成により、低い電圧で光回路素子を高速駆動し、かつ、光回路素子の応答特性を安定させることができる。中周波数から高周波の領域で周波数特性が安定するため、副次的な効果として符号間干渉を抑制することができる。実施形態の構成の詳細を説明する前に、公知文献のマッチング回路の構成をそのまま適用したイコライズ回路を挿入することによる帯域の拡張とその問題点を説明する。
図1と図2は、イコライズ回路の挿入による帯域の拡張を説明する図である。図1(A)はイコライズ回路なしの駆動回路と光変調器の等価回路図、図1(B)はイコライズ回路を挿入したときの等価回路図である。
光変調器を駆動するCMOSドライバの各MOSトランジスタは、スイッチ(SW)と内部抵抗(R)で表され、VDDとVSSの間に直列接続されている。イコライズ回路は、並列接続される抵抗RとキャパシタンスCで表される。光変調器は、並列接続される接合容量C及び接合抵抗Rと、直列の寄生抵抗Rsで表される。VMODは光変調器の容量部分にかかる電圧である。
図1(A)でイコライズ回路なしの場合、光変調器の容量部分に加わる電圧VMOD(正確には電圧VMODでの電荷量)は位相変化量に比例し、電圧VMODの周波数依存性は光変調器の周波数依存性を表わす。図1(A)の構成で、電圧VMODの周波数依存性は、式(1)で表される。
Figure 2018085708
図1(B)でイコライズ回路が挿入された場合、イコライズ回路の抵抗RとキャパシタンスCが加わり、電圧条件は式(2)で表される。
Figure 2018085708
=Cが成り立つときは、式(2)は式(3)となり、式(1)と同じ形になる。
Figure 2018085708
式(3)の意味は、Voutのノードにおける電荷量、すなわち(Cの電荷量−Cの電荷量)は、VDDの値に依らないことを意味する。
図2は、周波数特性とイコライズ回路の抵抗Rの関係を示す。グラフの横軸は周波数[Hz]、縦軸はゲインまたは光変調器にかかる電圧である。パラメータηを、
η=(R+R+R)/(R+R+R+R
として、イコライズ回路のないとき(R=0すなわちη=1)とイコライズ回路を挿入したとき(η<1)を比較する。式(3)の右辺で乗算される最初の項のR/(R+R+R+R)が低周波領域の利得を決める項であり、C(R+R)/(R+R+R+R)が帯域を決める項である。
イコライズ回路を挿入することで、中周波数領域の利得はフラットな特性を維持したまま「η」の値に応じて下がるが、帯域は1/η倍に拡張されることがわかる。また、C=Cのときには、Rの調整だけで低周波領域の利得と、帯域を制御できることがわかる。
図1及び図2の説明は、駆動対象が光変調器である場合に限らず、たとえば直接駆動型のレーザダイオードを駆動する場合にも当てはまる。
図3は、イコライズ回路を用いるときの課題を説明する図である。図3(A)は駆動回路をCMOSドライバで形成し、CMOSドライバとダイオードの間にイコライズ回路を挿入した図を示す。イコライズ回路の容量のコンダクタンスをηCON、抵抗のコンダクタンスをηGONとする。ドライバ側からみると、総容量はηCON/(1+η)となる。ηを1より十分に小さくすれば容量が小さくなり、高速動作でも周波数依存性が小さくなる。これは図2でも示されるとおりである。
図3(B)は、図3(A)に対応する等化回路モデルである。CMOSドライバのトランジスタは、スイッチSWと内部抵抗Rで単純化されている。図3(C)のグラフの横軸は動作電圧VOP、縦軸は光変調器に流れる電流Iである。実線Aは光変調器の電流-電圧特性、破線Bは負荷線を示す。たとえば、ドライバが高電位(H)側の電圧を出力するときに変調器が「1」の状態を出力するためには、適切なRまたは電源電圧VDDを与える必要がある。閾値電圧VTHが0.6V、電流-電圧特性と負荷線の交点を0.9V(オーバードライバ電圧は0.3V)、η=0.1(10倍の帯域拡大)とする。この場合、RLを無限大、Rを0に近似したとしてもVDDは3.6Vとなる。このような電圧が可能なCMOSでドライバ回路を作製しても、10Gbps以上の高速で動作させることはできない。
ひとつの解決策として、図4及び図5に示すように、光変調器へのバイアス印加用に追加の電源電圧VDDP、VDDNを用いて、ドライバの電源電圧VDDを1.0V以下の低い電圧に抑えることが考えられる。
図4は、光変調器にVDDよりも高い正のDCバイアス(VDDP)を印加する構成例を示す。図5は、光変調器にCMOSドライバのグランド電位よりも低いバイアス(VDDN)を印加する構成例を示す。図4及び図5でVDD=0.9V、VSS=0Vとすると、光変調器を動作させるためには、VDDP=3.6Vという高電圧(図4)、または、VDDN=−2.7Vという負電圧(図5)が必要になる。光モジュールに供給される一般的な電圧は3.3Vであり、この供給電圧から高電圧または負電圧を生成するために回路が複雑化、大型化する。
さらに別の問題として、イコライズ回路はC=Cが成り立つことを前提としているが、光変調器やレーザダイオードの接合容量Cと接合抵抗Rは電圧に対して非線形であり、入力データ「1」、「0」に応じて切り替えられるドライバ出力の変化により、必ずしもC=Cが成り立たなくなる。そのため、フィルタ(イコライズ回路)の特性を駆動対象である光回路素子(光変調器、レーザダイオード等を含む)の特性に合わせる構成が望まれる。
上記の課題に鑑みて、実施形態では、駆動回路と光回路素子の間に、キャパシタと電流源を有する周波数特性調整回路を配置し、駆動回路の出力電圧に応じて電流源から光回路素子に供給される電流量を調整する。これにより、低い駆動電圧で光回路素子を高速駆動し、良好な応答特性の光出力を実現する。
図6は、実施形態の周波数特性調整回路10の基本構成と、これを用いた光送信フロントエンドの構成を示す図である。図3に示されたRとCからなるイコライズ回路の代わりに、周波数特性調整回路10が、駆動回路11と光変調器13の間に配置される。なお光変調器13は光回路素子の一例であり、VCSEL(Vertical Cavity Surface Emitting Laser)等の面発光レーザを用いてもよい。駆動回路11は、たとえばCMOSドライバであり、入力データに応じてVDD(H)またはVSS(L)を出力する。周波数特性調整回路10は容量Cのキャパシタ12と、電流供給回路14を含む。容量Cは図3のイコライズ回路と同じである。違いはRの代わりに、電流供給回路14の第1の電流源141と、第2の電流源142を用いて、駆動回路11の出力に応じて電流Iまたは電流Iを供給する。たとえば、PMOS111がONしているときに電流Iを出力し、NMOS112がONしているときに電流Iを出力する。
図4(A)の構成でPMOSがONしているときの電流をI、NMOSがONしているときの電流をIとすると、図6の回路は図4(A)の回路と同じ動作が可能であり、かつ電圧VDDHはVDDPよりも低い。また、図5のような負電源も不要である。図4の回路と同じ動作が、より低い電圧と簡単な回路構成で実現できる。
図7は、図6の等価回路である。入力データに応じて駆動回路11のスイッチSW1とSW2が切り替えられ、周波数特性調整回路10に電流Iまたは電流Iが流れる。ノードVoutから光変調器の等価回路13eqに、電流Imが流れる。等価回路13eqにおいて、ノードVoutと光変調器の接地電位VSSの間の電位差Vmが、光変調器13にかかる電圧である。電流源141及び142から供給される電流IとIの値は、駆動回路11の出力が高速に切り替わっても光変調器13で安定した応答特性が得られるように、所定の条件を満たすように設定されている。
図8と図9を参照して、電流供給回路14で用いられる電流値の設定を説明する。図8は、従来構成のイコライズ回路を用いたときの周波数特性を示す。横軸は周波数、縦軸はログスケールによるゲイン(光変調器にかかる電圧)である。イコライズ回路を挿入してη=0.1に設定することで、高周波側に帯域が拡張されている。
図8の実線は、式(2)でC=Cが成り立つことを条件、すなわち式(3)で表される小信号特性をプロットしたものである。帯域が拡張されてもフラットな特性が維持されている。しかし、プロセスばらつきにより、CF、、CM、が設計値からずれたり、接合容量や接合抵抗の電圧依存性に強い非線形な要素が含まれると、必ずしもC=Cは成り立たなくなる。
そこで、C>Cの条件での周波数特性(細かい破線)と、C<Cの条件での周波数特性(粗い破線)を合わせて示す。C=Cが満たされない場合、特に、容量CまたはCを変えたときに、100MHz〜数GHzの中周波数領域Mで周波数特性がフラットでなくなる。
したがって、光変調器の電流-電圧特性、または容量-電圧特性が非線形であるということは、電流または容量値の電圧依存性が変化することを意味する。この場合、図8のように中周波数帯域での特性変動が生じる。特に、順方向のPN接合では電圧に対する接合容量の変化が非線形であり、周波数特性が変動しやすい。
中周波数領域で周波数特性が変動する理由のひとつは、図1(B)で入力データに応じてCMOSドライバの出力レベル(「H」または「L」)が変わると、ノードVoutに存在する電荷量が変わり、信号の変化が、その電荷量の変化の時定数(〜C)より早いか遅いかでゲインが変化するためである。中周波数領域Mで特性が変動すると、データ依存性のジッタである符号間干渉(ISI:Inter-Symbol Interference)が生じる。したがって、図7において、駆動回路11の出力レベルに応じて、周波数特性調整回路10から供給される電流量I、Iを変調器の特性やCのプロセスばらつきに対して、適切な値に設定できることが望まれる。
図9は、周波数特性調整回路10の電流設定条件を示す図である。図9の左図は、低電位電圧VSSが選択されて光変調器に電流Iが流れる状態を示す。図9の右図は、高電位電圧VDDが選択されて光変調器13に電流Iが流れる状態を示す。左図でVSSが選択されると、ノード16に電圧VM1が現れる。このとき、スイッチ151がオンして光変調器13に電流I(VM1)が流れる。右図でVDDが選択されると、ノード16に電圧VM2が現れる。このとき、スイッチ152がオンしてノード17から光変調器13に電流I(VM2)が流れる。
周波数特性調整回路10のキャパシタ12の容量をC、光変調器13の電流-電圧特性をI(V)、光変調器13の電荷-電圧特性をQ(V)とする。周波数特性をフラットにするための電流条件は、
(VM1)=I (4)
(VM2)=I (5)
Q1−C(Vss-VM1)=Q2−C(VDD-VM2) (6)
である。ここで、Q1は、光変調器13に電圧VM1がかかるときの容量Cの電荷量である(Q1=Q(VM1))。Q2は、光変調器13に電圧VM2がかかるときの容量Cの電荷量である(Q2=Q(VM2))。C(Vss-VM1)は駆動回路11で電圧Vssが選択されたときのキャパシタ12の電荷量、C(VDD-VM1)は駆動回路11で電圧VDDが選択されたときのキャパシタ12の電荷量である。
この電流条件は、入力データ「0」、「1」の変化にかかわらずノード16での電荷量を一定に保つことを意味する。これにより、帯域拡張された光変調器13で周波数特性がフラットになり、データ依存性のジッタを生じさせずに高速動作が実現できる。
電流源141、142を付加することにより消費電流の増加はあるが、駆動回路11の電源電圧自体を低く抑えることができるため、あるいは、バイアス印加用に追加の電源電圧を必要としないため、全体の消費電力やコストを抑えることができる。
図10は、実施例1の周波数特性調整回路10Aを用いたレーザダイオード13Aの調整動作を示す。レーザダイオードは、たとえばVCSEL等の面発光レーザである。駆動回路11AにデータLが入力されると、ノード18が「L」となる。ノード18で駆動信号が分割され、一方の信号は遅延回路27、28によりτ1+τ2の遅延を受け、ノード19で「L」になる。この場合、キャパシタ12に「L」が出力されるとともに、SW1がOFFとなり電流Iは流れない。分割された他方の信号は、遅延回路29で遅延調整されて「H」が出力される。遅延回路29の遅延量τ3は、τ3=τ1+τ2となるように調整されている。電流Iの遮断と同じタイミングで、遅延回路29の出力「H」によりスイッチSW2がONして、レーザダイオード13Aに電流Iが流れる。
駆動回路11AにデータHが入力されると、中間ノード18が「H」となる。中間ノード18で駆動信号が分割され、一方の信号は遅延回路27、28によりτ1+τ2の遅延を受け、出力ノード19で「H」になる。この場合、キャパシタ12に「H」が出力されるとともに、周波数特性調整回路10AのスイッチSW1がONになり、レーザダイオード13Aに電流Iが流れる。分割された他方の信号は、遅延回路29でτ3の遅延を受けて駆動回路11Aから「L」が出力される。電流Iが流れるのと同じタイミングで、遅延回路29の出力「L」により周波数特性調整回路10AのスイッチSW2がOFFとなり、電流Iが遮断される。
この構成により、ノードVoutでの電荷量は常に一定となり、レーザダイオード13Aが高速駆動信号で駆動される場合でも入力データに応じた応答特性を良好に保つことができる。
図11は、実施例2の周波数特性調整回路10Bを用いた光変調器13Bの調整動作を示す。実施例2では、マッハツェンダ型光変調器13Bを駆動する。この例では、インバータ31、32、33、34を含む差動構成の駆動回路が用いられている。
光源であるレーザダイオード(LD)40から出力された光を2つに分岐して、分岐した光を光導波路131と132に入力する。電極133、134への電圧印加により、光導波路131と132の実効光路長に変化が与えられた後、合波器136で合波される。合波器136において光導波路131を伝搬した光と光導波路132を伝搬した光に位相差がないときは、最大の出力が得られる。2つの光の間に波長の半分の光路長差が生じているときは、打ち消し合って出力が小さくなる。これにより強度変調が行われる。
インバータ31にデータ「H」が入力されるとインバータ32を経てキャパシタ12−1に「H」電圧が出力される。このとき、インバータ31から「L」電圧が出力されてスイッチSW3とSW6をOFFにする。他方、インバータ33に反転データ「L」が入力されてインバータ34からキャパシタ12−2に「L」電圧が出力される。インバータ33から出力される「H」電圧は、スイッチSW4とSW5をONにする。
スイッチSW3とSW5はノード35に接続され、スイッチSW4とSW6はノード36に接続されている。入力データ「H」と反転データ「L」によりノード35にデータの変化に伴うAC電流と電流Iの合成電流が流れて、マッハツェンダ型光変調器13Bの一方の光導波路131の電極133に、データの変化に伴うAC電流と電流Iの合成電流が流れる。同時に、ノード36にデータの変化に伴うAC電流と電流Iの合成電流が流れ、光導波路132の電極134にデータの変化に伴うAC電流と電流Iの合成電流が流れる。光導波路132を伝搬する光は屈折率変化に応じた位相調整を受けた後に、位相シフタ135でπ/2の位相シフトを受けて、光導波路131を伝搬する光と合波される。このとき、変調器出力は最大になる。
インバータ31にデータ「L」が入力され、インバータ33に反転データ「H」が入力されるときは、上記と逆の動作になり、電極133に電流Iが流れ、電極134に電流Iが流れる。光導波路132を伝搬する光は屈折率変化に応じた位相調整を受けた後に位相シフタ135でπ/2の位相シフトを受けて、光導波路131を伝搬する光と合波される。合波された光は打ち消し合って変調器出力は最小となる。
図12は、実施例2の周波数特性調整回路10Bをトランジスタ回路で表記した図である。第1の電流源141は電流Iを生成し、第2の電流源142は電流Iを生成する。電流源141は、Tr17を介してTr18のゲートに接続されており、電流源142はTr23を介してTr24のゲートに接続されている。
インバータ31にデータ「H」が入力されるとインバータ32を経てキャパシタ12−1に「H」電圧が出力される。インバータ31からの出力電圧「L」はPMOSTr13とPMOSTr22をONにし、NMOSTr16とNMOSTr19をOFFにする。他方、インバータ33に反転データ「L」が入力されてインバータ34からキャパシタ12−2に「L」電圧が出力される。インバータ33からの出力電圧「H」は、NMOSTr14とNMOSTr21をONにし、PMOSTr15とPMOSTr20をOFFにする。NNOSTr14、NMOSTr16、MOSTr19とMOSTr21は必須ではなく、用いなくてもよい。
Tr13とTr14のONにより、ノード42は電流Iが流れ、同時にTr15とTr16のOFFにより、ノード41への電流の供給は遮断される。また、Tr21とTr22のONによりノード41に電流Iが流れ、同時に、Tr19とTr20のOFFによりノード42への電流の供給は遮断される。したがって、ノード35にはCで低周波成分がカットされたデータの変化に伴う電流とノード41に現れる電流Iだけが流れ、ノード36には、Cで低周波成分がカットされたデータの変化に伴う電流とノード42に現れる電流Iだけが流れる。この結果、光導波路132の電極134にCで低周波成分がカットされた、データの変化に伴う電流と電流Iが流れる。光導波路131の電極133にはCで低周波成分がカットされたデータの変化に伴う電流とIが流れる。合波器136で合波された光は強め合って変調器出力は最大となる。
インバータ31にデータ「L」が入力され、インバータ33に反転データ「H」が入力されるときは、上記と逆の動作になり、電極133に電流Iが流れ、電極134に電流Iが流れる。合波器136で合波された光は打ち消し合って変調器出力は最小となる。
図11と図12で、マッハツェンダ型光変調器13Bの光導波路131と132はPN接合で形成されている。接合容量が大きくかつ容量-電圧特性が非線形なPN接合を有する光変調器13Bを用いる場合でも、周波数特性調整回路10Bを用いることで、低電圧の高速駆動の際に良好な応答特性が得られる。
図13は、実施例3の周波数特性調整回路10Cを用いた光変調器13Bの調整動作を示す。実施例3では、マッハツェンダ型光変調器13Bを駆動する。この例では、電流源として、第1の電流Iを供給する第1の電流源147,148と、差分電流(I−I)を供給する第2の電流源149を用いる。また、インバータ31、32、33、34を含む差動構成の駆動回路が用いられている。
光源であるレーザダイオード(LD)40から出力された光を2つに分岐して、分岐した光を光導波路131と132に入力する。電極133、134への電圧印加により、光導波路131と132の実効光路長に変化が与えられた後、合波器136で合波される。合波器136において光導波路131を伝搬した光と光導波路132を伝搬した光に位相差がないときは、最大の出力が得られる。2つの光の間に波長の半分の光路長差が生じているときは、打ち消し合って出力が小さくなる。これにより強度変調が行われる。
インバータ31にデータ「H」が入力されるとインバータ32を経てキャパシタ12−1に「H」電圧が出力される。このとき、インバータ31から「L」電圧が出力されてスイッチSW7をOFFにする。他方、インバータ33に反転データ「L」が入力されてインバータ34からキャパシタ12−2に「L」電圧が出力される。インバータ33から出力される「H」電圧は、スイッチSW9をONにする。SW8とSW10は常時ONである。周波数特性調整回路10Cの特性に問題がない場合は、SW8とSW10を省略してもよい。
スイッチSW7とSW8はノード46に接続され、スイッチSW9とSW10はノード45に接続されている。入力データ「H」と反転データ「L」によりノード45にはCで低周波成分がカットされたデータの変化に伴う電流と電流I−I1とI1との合成電流Iが流れて、マッハツェンダ型光変調器13Bの一方の光導波路131の電極133に電流Iが流れる。同時に、ノード46にはCで低周波成分がカットされたデータの変化に伴う電流と電流Iが流れ、光導波路132の電極134に電流Iが流れる。光導波路132を伝搬する光は屈折率変化に応じた位相調整を受けた後に、位相シフタ135でπ/2の位相シフトを受けて、光導波路131を伝搬する光と合波される。このとき、変調器出力は最大になる。
インバータ31にデータ「L」が入力され、インバータ33に反転データ「H」が入力されるときは、上記と逆の動作になり、電極133に電流Iが流れ、電極134に電流Iが流れる。光導波路132を伝搬する光は屈折率変化に応じた位相調整を受けた後に位相シフタ135でπ/2の位相シフトを受けて、光導波路131を伝搬する光と合波される。合波された光は打ち消し合って変調器出力は最小となる。
図14は、図13(実施例3)の周波数特性調整回路10Cを、トランジスタ回路で表記した図である。第1の電流源241は電流Iを生成し、第2の電流源149は電流(I−I)を生成する。この差分電流をΔIと称してもよい。電流源241は、Tr7を介してTr8とTr9のゲートに接続されており、TrがONする条件ではノード43とノード44に電流Iが現れる。電流源149は、Tr10を介してTr11のゲートに接続されている。
インバータ31にデータ「H」が入力されるとインバータ32を経てキャパシタ12−1に「H」電圧が出力される。インバータ31からの出力電圧「L」はPMOSTr6をONにし、NMOSTr3をOFFにする。他方、インバータ33に反転データ「L」が入力されてインバータ34からキャパシタ12−2に「L」電圧が出力される。インバータ33からの出力電圧「H」は、NMOSTr5をONにし、PMOSTr4をOFFにする。NNOSTr3とNMOSTr5は必須ではなく、用いなくてもよい。
Tr6のONによりノード49に差分電流ΔIが流れ、ノード47に現れる電流Iと足し合わされ、ノード43にはΔI+I=Iが流れる。この結果、ノード45にはCで低周波成分がカットされたデータの変化に伴う電流と電流Iが流れ、光導波路131の電極133にデータの変化に伴うAC電流と電流Iが流れる。同時に、Tr4のOFFによりノード50への電流の供給は遮断される。ノード46には、Cで低周波成分がカットされたデータの変化に伴う電流とノード48に現れる電流Iだけが流れる。この結果、光導波路132の電極134にCで低周波成分がカットされたデータの変化に伴う電流と電流Iが流れる。合波器136で合波された光は強め合って光変調器13Bの出力は最大となる。
インバータ31にデータ「L」が入力され、インバータ33に反転データ「H」が入力されるときは、上記と逆の動作になり、電極133にCで低周波成分がカットされたデータの変化に伴う電流と電流Iが流れ、電極134にCで低周波成分がカットされたデータの変化に伴う電流と電流Iが流れる。合波器136で合波された光は打ち消し合って変調器出力は最小となる。
図13と図14で、マッハツェンダ型光変調器13Bの光導波路131と132はPN接合で形成されている。接合容量が大きくかつ容量-電圧特性が非線形なPN接合を有する光変調器13Bを用いる場合でも、周波数特性調整回路10Cを用いることで、低電圧の高速駆動の際に良好な応答特性が得られる。
図15は、実施例4の周波数特性調整回路10Dを用いた光変調器13Cの調整動作を示す。実施例4では、マッハツェンダ型光変調器13Cを用いて2ビットのパルス振幅変調(PAM-4)を行う。マッハツェンダ型光変調器13Cの光導波路131と132のそれぞれに、最下位ビット(LSB)用の電極137、139と、最上位ビット(MSB)用の電極138、140が配置されている。位相シフタ135で、2つの光導波路131、132を伝搬する光の間にπ/2の位相差が与えられるのは実施例2と同様である。
周波数特性調整回路10DはLSB用の回路部分10D−1と、MSB用の回路部分10D−2を含む。回路部分10D−1と10D−2の基本構成と動作は、図11の構成及び動作と同じであり、重複する説明を省略する。
LSB用の回路部分10D−1は、電流源143と144を有する。MSB用の回路部分10D−2は、電流源145と146を有する。電流源143は電流IL2を生成し、電流源144は電流IL1を生成する。電流源145は電流IM2を生成し、電流源146は電流IM1を生成する。電流IL1と電流IM1の比は通常は1:2であるが、違う値でもかまわない。電流源143、144、145、146は同じ電源電圧VDDHに接続されていてもよい。2ビットの入力データの値に対して、変調1、変調2で生成された位相変化の和の位相変化として、変調器光変調器13Cで4種類の位相変化が生成される。
たとえば、LSB用の回路部分10D−1への入力データが「H」の場合、電極137にCFL(12L−1)で低周波成分がカットされたデータの変化に伴う電流と電流IL2が流れ、電極139にCFL(12L−2)で低周波成分がカットされたデータの変化に伴う電流と電流IL1が流れる。MSB用の回路部分10C−2への入力データが「H」の場合、電極138にCFM(12M−1)で低周波成分がカットされたデータの変化に伴う電流と電流IM2が流れ、電極140にCFM(12M−2)で低周波成分がカットされたデータの変化に伴う電流と電流IM1が流れる。合波器136では、回路部分10C−1と10C−2に印加される電圧に応じて4つの振幅のいずれかを有するパルス波形が生成される。
図16は、実施例5の周波数特性調整回路10Eを用いて、マッハツェンダ型光変調器13Dの駆動動作を調整する。図15では、マッハツェンダ型光変調器13CでLSBとMSBに別々の電極を配置していたが、図16では、光導波路131に配置される電極161と、光導波路132に配置される電極162を用いる。
実施例1〜4と同様に、LSB用の回路部分では、入力される電圧信号レベル(HまたはL)に応じて、異なる電流値IL2またはIL1が流れる(図中では「IL2/IL1」、「IL1/IL2」と表記)。MSB用の回路部分では、入力される電圧信号レベル(HまたはL)に応じて、異なる電流値IM2またはIM1が流れる(図中では「IM2/IM1」、「IM1/IM2」と表記)。
ここで、NRZ(Non-Return to Zero)信号に対して図9を参照して述べた周波数特性をフラットにするための電流条件と同様に、図16の構成でPAM4信号に対する周波数特性をフラットにするための条件を考える。図16での条件は下記で表される。
(VM00)=IM1+IL1 (7)
(VM01)=IM1+IL2 (8)
(VM10)=IM2+IL1 (9)
(VM11)=IM2+IL2 (10)
00−CFL(VSS-VM00)−CFM(VSS-VM00
≒Q00−CFL(VDD-VM01)−CFM(VSS-VM01
≒Q00−CFL(VSS-VM10)−CFM(VDD-VM10
≒Q00−CFL(VDD-VM11)−CFM(VDD-VM11) (11)
ここで変調器の電流-電圧特性をI(V)は、マッハツェンダ型光変調器13Dの電流−電圧特性である。
図16の構成を用いた場合も、低い駆動電圧で光変調器13Dが高速駆動されるときに良好な応答特性で歪の少ないパルス形状を得ることができる。変調器13Dの電気特性に非線形が強くなると等式は成り立たなく場合もあり得るが、その場合でも近似され得る。
図17は、実施例6として、周波数特性調整回路10Fを用いて、マッハツェンダ型光変調器13Fの駆動動作を調整する。図15では、マッハツェンダ型光変調器13CでLSBとMSBに別々の電極を配置していたが、図17では、実施例5と同様に、光導波路131に配置される電極161と、光導波路132に配置される電極162を用いる。また、電流源250、251、252、253、254を用いる。
電流源250と電流源251は、電流I00を供給する。電流源250に接続されるスイッチSW19と、電流源251に接続されるスイッチSW20は、常時オンである。周波数特性調整回路10Fの特性によっては、SW19とSW20を省略してもよい。
データ信号C1とその反転信号が入力される駆動回路(インバータ81〜84を含む)に対応する回路部分では、キャパシタンスCF1のキャパシタ114−1,114−2が用いられる。入力される電圧信号の値(HまたはL)に応じて、ノード67,68を流れる電流値は、I01−I00か、またはゼロになる。
データ信号C2とその反転信号が入力される駆動回路(インバータ85〜88を含む)に対応する回路部分では、キャパシタンスCF2のキャパシタ115−1,115−2が用いられる。入力される電圧信号の値に応じて、ノード69,70を流れる電流値は、I10−I01か、またはゼロになる。
データ信号C3とその反転信号が入力される駆動回路(インバータ89〜92を含む)に対応する回路部分では、キャパシタンスCF3のキャパシタ116−1,116−2が用いられる。入力される電圧信号の値に応じて、ノード71,72を流れる電流値は、I11−I10か、またはゼロになる。
図17の実施例6で4つの電圧レベルVM00、VM01、VM10、VM11を用いて変調するときに周波数特性をフラットにするための条件は、
(VM00)=I00 (12)
(VM01)=I00+(I01−I00)=I01 (13)
(VM10)=I00+(I01−I00)+(I10−I01)=I10 (14)
(VM11)=I00+(I01−I00)+(I10−I01)+(I11−I10)=I11
(15)
00−CF1(VSS−VM00)−CF2(VSS−VM00)−CF3(VSS−VM00
=Q01−CF1(VDD−VM01)−CF2(VSS−VM01)−CF3(VSS−VM01
=Q10−CF1(VDD−VM10)−CF2(VDD−VM10)−CF3(VSS−VM10
=Q11−CF1(VDD−VM11)−CF12(VDD−VM11)−CF3(VDD−VM11
(16)
である。
図17の構成を用いた場合も、低い駆動電圧で光変調器13Fが高速駆動されるときに良好な応答特性で歪の少ないパルス形状を得ることができる。
実施例1〜6の周波数特性調整回路は、駆動回路から受け取る電圧に応じて異なる電流値の電流を駆動対象である光回路素子に供給することで、低い電圧で光回路素子を高速駆動して良好な応答特性を実現した。実施例1〜6の回路は、以下で述べる構成によりさらに改善することが可能である。
図18は、周波数特性調整回路のさらなる改善を説明する図である。イコライズ回路を用いない状態(一点鎖線Wで示される周波数特性)から、実線Yのように設計されたイコライズ回路を挿入することで帯域を10倍伸ばす(DCゲインは10分の1)ことができる。ただし、プロセスばらつきなどにより容量が設計値からたとえば20%ダウンした場合、点線Zで示すように、中周波数帯域で周波数特性がフラットでなくなり、信号にシンボル間干渉(ISI)が生じる。
これを解決するために、実施例1〜6では光回路素子に供給される電流の設定を変更して、破線Xのようにフラットな周波数特性を実現した。周波数特性はフラットであるが、DCゲインや帯域が設計した値からわずかにずれてしまうことがある。
設計値からのずれを解消するために、バラクタのような可変容量を用いるという方法も考えられるが、寄生抵抗分が大きく、また線形性(容量−電圧特性)も良くないので、周波数特性を悪化させるおそれがある。
そこで、実施例7では、駆動回路とキャパシタの組を複数配置し、一部またはすべての組で駆動回路の出力状態を「アクティブ」と「High-Z」(高インピーダンス)の間で選択可能にする。
図19は、実施例7の周波数特性調整回路10Gを用いた光変調器13Bの動作例を示す。この例では、図13(実施例3)と同様に、第1の電流Iを供給する第1の電流源147,148と、差分電流(I−I)を供給する第2の電流源149を用いて、マッハツェンダ型光変調器13Bを駆動する。
データ信号の入力側で、図13のインバータ31、32及びキャパシタ(C)12−1に替えて、駆動回路としての出力状態可変バッファ201とキャパシタC−1の組を複数配置する。反転データ信号の入力側で、図13のインバータ33、34及びキャパシタ(C)12−2に替えて、駆動回路としての出力状態可変バッファ203とキャパシタC−2の組を複数配置する。
より具体的には、インバータ31、32、及びその出力に接続されているCが、出力状態可変バッファ201−1とCF1、出力状態可変バッファ201−2とCF2、…、出力状態可変バッファ201−mとCFmに分割されている。同様に、インバータ33、34、及びその出力に接続しているCが、出力状態可変バッファ203−1とCF1、出力状態可変バッファ203−2とCF2、…、出力状態可変バッファ203−mとCFmに分割されている。
出力状態可変バッファ201−1〜201−mには、データ信号とともに、制御信号S1,S1、...Smがそれぞれ入力され、出力状態可変バッファ203−1〜203−mには、反転データ信号とともに、制御信号S1,S1、...Smがそれぞれ入力される。
出力状態可変バッファ201及び203は、制御信号Sが「High」の場合には入力をバッファして出力するが、制御信号Sが「Low」の場合には出力状態を「High-Z」にする機能を持っている。したがって、キャパシタCF1〜CFmのうち、制御信号Sが「High」の状態の出力状態可変バッファ201または203に接続されているキャパシタだけが周波数特性調整に寄与する。制御信号Sが「Low」である出力状態可変バッファ201または203に接続されているキャパシタは、周波数特性に寄与しない。この構成では、制御信号により信号帯域の調整が可能となり、複数の通信規格に対して対応可能な光送信器が実現できる。
電流値の切り替えによるマッハツェンダ型光変調器13Bの駆動動作は、実施例3と同じであり、重複する説明を割愛する。なお、電流源につながるスイッチSW7とSW9を制御する信号は、図13では、インバータ31、32の間、およびインバータ33と34の間から取り出しているのに対し、図19では独立してインバータ31、33を設けているが、機能は同じである。
図19の構成は、図13の差分電流を用いるスイッチ構成(実施例3)を例にとっているが、図14のトランジスタ構成にも同様に適用される。また、実施例1、2、4〜6のいずれの構成にも適用可能である。いずれの構成と組み合わせた場合にも、制御信号Sによって出力状態可変バッファとキャパシタの所望の組で、出力状態を「アクティブ」または「High-Z」とすることで、周波数特性をフラットにしつつ、設計通りの周波数帯域を実現することができる。
図20は、出力状態可変バッファ201−mの回路構成例を示す。図20では図示の便宜上、一部の結線が省略されているが、出力状態可変バッファ201にはデータ信号(IN)と、制御信号Smが入力され、インバータ220によって制御信号Smの反転信号が生成される。制御信号Smと反転制御信号Sm(バー)はそれぞれ対応するトランジスタのゲートに接続される。
入力211は信号成分212と信号成分213の2系統に分岐され、それぞれインバータ221と224に入力される。インバータ221と224の各々は、電源側がPMOSトランジスタ223、226に接続され、グランド側がNMOSトランジスタ222、225に接続されている。
制御信号Smが「High」の時には、NMOSトランジスタ222及び225はONしている。PMOSトランジスタ223及び226も、その入力はインバータ220によって反転され「Low」になっているので、同じくONしている。そのため、インバータ221と224の出力は、入力INと反転した信号となる。また、PMOSトランジスタ228とNMOSトランジスタ230もオフしているため、PMOSトランジスタ227とNMOSトランジスタ229からなる回路はインバータとして働き、結果として出力(OUT)は入力と同じ信号となり、全体としてバッファの役割を果たす。
一方、制御信号Smが「Low」の時には、PMOSトランジスタ223、226と、NMOSトランジスタ222、225はオフし、インバータ221、224は動かず、PMOSトランジスタ228とNMOSトランジスタ230がONとなる。その結果、PMOSトランジスタ227とNMOSトランジスタ229もオフとなり、出力(OUT)は「High-Z」の状態となる。
このように、2段のCMOSインバータを用いて駆動回路、すなわち出力状態可変バッファ201及び203を実現している。2分岐された経路のそれぞれで、初段のCMOSインバータが電源とグランドにスイッチ接続され、第1経路の初段スイッチOFFでCMOSインバータの出力は電源側に固定され、第2経路の初段スイッチOFFでCMOSインバータの出力はグランド側に固定される。このとき、第1経路の初段CMOSインバータの出力が接続される2段目のPMOSと、第2経路の初段CMOSインバータの出力が接続される2段目のNMOSの出力は「High-Z」の状態となる。分割された各駆動回路は図20の出力状態バッファ構成に限定されず、入力値と「High-Z」状態を選択的に出力できる任意の構成をとることができる。
<周波数特性調整回路から供給される電流の制御>
次に、周波数特性調整回路10から供給される電流I及び電流Iの制御について説明する。電流Iと電流Iの制御は、上述した実施例1〜7のいずれにも適用される。
図21は、周波数特性調整回路10から光回路素子に供給される電流がずれた場合の現象を説明する図である。上段は、中間周波数領域より低い周期で交互に「0」と「1」が切り替わる信号を駆動回路11に入力したときの入力波形、下段は、上段の信号が駆動回路11へ入力されたときに光変調器13に加わる電圧の波形を示す。ここでは、光変調器13は、周波数特性調整回路10から光変調器13に供給される電流が、上述した式(4)と式(5)の条件通り供給されれば設計通りの性能を示すが、
(VM1)=I (4)
(VM2)=I (5)
周波数特性調整回路10から光変調器13に供給される電流がI1ではなくI'になった場合、またはIではなくI'になった場合を考える。図21のパターン(A)は、I'=IかつI'=Iのときの駆動回路入力と光変調器の電圧波形を示す。
パターン(B)は、I' <I1、またはI' >I2のときの波形、パターン(C)は、I'>I1または、I' <I2のときの波形である。パターン(A)では、駆動回路への入力信号の変化時(立上りと立下り)に、スパイク状の波形が見られ、その後に一定の電圧が維持される。パターン(B)では、入力値「1」の区間で、スパイクのあとに、あるべき電圧レベルから徐々に上昇している。入力値が「0」に切り替わったときは、逆方向のスパイクが発生し、その後にあるべき電圧レベルに向かって徐々に下降している。
パターン(C)では、「0」から「1」への変化によるスパイクの発生後に、電圧レベルが緩やかに下降しているが、所定期間内にあるべき電圧レベルに戻っていない。入力値が「0」になったときは、逆方向のスパイクの後に、あるべき電圧レベルに向かってゆっくりと上昇を続けている。
パターン(A)では、スパイクの後に光変調器に加わる電圧が一定のレベルに維持されるのに対し、パターン(B)とパターン(C)では、スパイク(入力値の切り替わり)の後に光変調器に加わる電圧がずれていることがわかる。パターン(B)とパターン(C)で変化の方向は反対である。
図22は、電流設定値のずれを検知する原理を説明する図であり、本来の波形を、時間をずらして重ね合わせものである。実線は図21の波形、破線は時間をずらしたときの波形である。後から変化する破線の波形で、初期のスパイク状の電圧変化が収まったときの時刻T1(入力がHigh)と、時刻T2(入力がLow)で、2つの波形の電圧を比較する。図中のサークルで示すように、パターン(A)では、時間をずらしても実線の波形と破線の波形は時刻T1、T2の双方で同電位となっている。パターン(B)では、時刻T1で実線の電位の方が破線の電位よりも高く(実線>破線)、時刻T2で実線の電位の方が破線の電位よりも低い(実線<破線)。パターン(C)では、時刻T1で実線の電位の方が破線の電位よりも低く(実線<破線)、時刻T2で実線の電位の方が破線の電位よりも高い(実線>破線)。
光変調器に加えられる電圧の元の波形と、時間をずらした波形を比較することで、電流条件がどちらにずれているかを把握することができる。入力信号の周波数をfとし、波形を時間軸上でシフトさせる時間をτとすると、τはできるだけ大きな値が望ましいが、一定の条件が導かれる。
図23に示すように、入力が変化したときに光変調器に加得られる電圧に現れるスパイク状の変化が収まるまでにかかる時間をτ1、波形を比較する比較器の反応時間をτ2とすると、
T1>T0+τ+τ1、かつ
T1+τ2<T0+1/(2*f)
という条件が導かれる。この2つの条件式から、
τ<1/(2*f)−τ1−τ2
が導かられる。したがって、波形比較のために、電圧波形をシフトさせる遅延時間τは、τ<1/(2*f)−τ1−τ2を満たすように設定される。
図24A、図24B、及び図24Cは、電圧波形を比較する際に、比較器の入力オフセット電圧を考慮した図である。入力オフセット電圧とは、比較器の誤差を表す値で、出力が0となる時の入力間の電圧差のことである(誤差がないときには0)。図24Aはパターン(A)の条件での電圧波形、図24Bはパターン(B)の条件での電圧波形、図24Cはパターン(C)の条件での電圧波形である。図24A〜図24Cの上から2段目に示すように、入力オフセットがないと仮定すると、スパイクが収束する時刻T1,T2で2つの波形(本来の波形と時間シフトさせた波形)を比較して大小関係を得ることで、電流条件のずれの方向がわかる。図24Aのように、2つの波形で比較した電圧値が同じ場合は、I'=IかつI'=Iであり、周波数特性調整回路10から光回路素子(たとえば光変調器)13に、理論通りの電流が供給されている。図24Bのように、時刻T1で実線(本来の波形)のレベルが破線(シフト波形)のレベルより小さく、時刻T2で実線(本来の波形)のレベルが破線(シフト波形)のレベルよりも大きい場合は、光変調器13に供給される電流がI'<I1、またはI'>I2の方向にずれていることがわかる。図24Cのように、時刻T1で実線(本来の波形)のレベルが破線(シフト波形)のレベルより小さく、時刻T2で実線(本来の波形)のレベルが破線(シフト波形)のレベルよりも大きい場合は、光変調器13に供給される電流がI'>I1、またはI'<I2の方向にずれている。
しかし、比較器には一般的に入力オフセットが存在する。図24A〜図24Cの下から2段目は、比較器に実線(本来の波形)>破線(シフト波形)と受け取られるオフセットが生じた場合を示す。比較器のオフセットが十分大きいと、電流条件に拠らず、またタイミングにかかわらず、比較器は常に実線(本来の波形)>破線(シフト波形)という判断結果を出力する。逆に、図24A〜図24Cの最下段に示すように、比較器に実線<破線と受け取られるオフセットが生じた場合、そのオフセットが十分大きいと、電流条件に拠らず、またタイミングにかかわらず、比較器は実線<破線という判断結果を出力する。したがって、連続する2回の比較結果が同じで、いずれも実線>破線という判定であれば、2つ目の比較結果が実線<破線となる方向に、比較器のオフセットを調整する。連続する2回の比較結果が同じで、いずれも実線<破線という判定であれば、2つ目の比較結果が実線>破線となる方向に、比較器のオフセットを調整する。これにより、電流条件のずれを正確に判断することができる。
図25は、電流条件のずれをモニタする電流条件モニタ回路30の構成図である。電流条件モニタ回路30は、比較用信号生成回路121と、比較器122と、比較用駆動回路123及び124と、比較用の周波数特性調整回路125及び126と、ダミー光変調器127及び128を有する。比較用信号生成回路121は、光変調用の駆動回路11に入力されるデータ信号と同期する基準信号と、基準信号を時間τだけシフトさせたシフト信号と、比較タイミング信号を生成する。基準信号が立ち上がった後にシフト信号が立ち上がり、基準信号が立ち下がった後にシフト信号が立ち下がる。
基準信号は比較用駆動回路123(駆動回路A)に入力され、駆動回路Aで生成された比較用の駆動信号が、比較用の周波数特性調整回路125(周波数特性調整回路A)に入力される。周波数特性調整回路Aは、比較用の駆動信号の電圧レベルに応じて、電流I1または電流I2をダミー光変調器127(ダミー光変調器A)に供給する。シフト信号は比較用駆動回路124(駆動回路B)に入力され、駆動回路Bで生成された駆動信号が、比較用の周波数特性調整回路126(周波数特性調整回路B)に入力される。周波数特性調整回路Bは、比較用の駆動信号の電圧レベルに応じて、電流I1または電流I2をダミー光変調器128(ダミー光変調器B)に供給する。比較用駆動回路123及び124は、実施例1〜7で用いられる駆動回路11と同じ構成である。比較用の周波数特性調整回路125及び126は、実施例1〜7で用いられる周波数特性調整回路10(または10A〜10G)と同じ構成である。ダミー光変調器127及び128は、実施例1〜7で用いられる光変調器13と同じ構成である。ただし、光は入力しなくても良い。
比較タイミング信号と、ダミー光変調器Aに加わる電圧波形と、ダミー光変調器Bに加わる電圧波形は、比較器122に入力される。比較器122は、比較タイミング信号の立ち上がりエッジで、ダミー光変調器Aに加えられる電圧の波形と、ダミー光変調器Bに加えられる電圧の波形を比較する。比較タイミング信号の立ち上がりエッジは、プラス側のスパイクの後にシフト信号の電圧が一定レベルに収束する時刻T1と、マイナス側のスパイク後にシフト信号の電圧が一定レベルに収束する時刻T2を交互に示す。比較器122は、n−1番目の入力信号について、時刻T1(n−1)と時刻T2(n−1)で入力された2つの電圧波形を比較し、n番目の入力信号について、時刻T1(n)と時刻T2(n)で比較する。比較結果は、周波数特性調整回路10(または10A〜10G)の電流値を制御する制御回路に供給される。制御回路については後述する。
図26は、比較用信号生成回路121の一例として、比較用信号生成回路121Aの構成を示す。比較用信号生成回路121Aは、比較用の駆動信号(基準信号とシフト信号)を先に作り、これらの駆動信号から比較タイミング信号を作る。クロック生成回路214の出力は、基準信号として比較用駆動回路Aに入力される。一方、クロック生成回路214の出力は、遅延回路τ1及びτ2で遅延されてシフト信号が生成され、シフト信号が比較用駆動回路Bに入力される。基準信号を遅延回路τ1で遅延させた信号と、シフト信号を遅延回路τ3で遅延させた信号は、XNOR(否定排他的論理和)回路215に入力されて比較タイミング信号が生成される。比較タイミング信号は比較器122に供給される。この構成により、比較タイミング信号の立ち上がりのタイミングで、2つの電圧波形を比較することができる。
図27は、比較用信号生成回路121の別の例として、比較用信号生成回路121Bの構成を示す。比較用信号生成回路121Bでは、比較器122に供給される比較タイミング信号を先に作り、比較タイミング信号に基づいて、比較用の駆動信号(基準信号とシフト信号)を生成する。クロック生成回路214の出力は、比較タイミング信号として比較器122に供給される。比較タイミング信号のタイミングを適切にするために、遅延τが加えられてよいが、遅延τは必須ではない。
1/2分周器216は、クロック生成回路214から出力されるクロック信号に基づいて、クロック信号の立ち上がりに同期した基準信号(φ2=φ0)と、クロック信号の立下りに同期したシフト信号(φ3=φ0+π/2)を生成する。基準信号は比較用駆動回路Aに供給され、シフト信号は比較用駆動回路Bに供給される。図27の構成でも、比較タイミング信号の立ち上がりのタイミングで、2つの電圧波形を比較することができる。
図28は、周波数特性調整回路10と電流条件モニタ回路30を有する光送信モジュール2の構成例を示す図である。光送信モジュール2は、光源40、光回路素子の一例である光変調器13、駆動回路11、周波数特性調整回路10、制御回路9、及び電流条件モニタ回路30を有する。送信データを表わす入力電気信号は、駆動回路11で高速の駆動信号に変換され、光変調器13に入力される。光源40から光変調器13に入射した光は駆動信号で変調され、変調された光信号が出力される。駆動回路11と光変調器13の間に挿入された周波数特性調整回路10により、駆動信号の電圧レベルに応じて電流I1または電流I2が光変調器13に供給され、光変調器13でデータ依存性のジッタが抑制されたフラットな周波数特性の変調が行われる。
周波数特性調整回路10から光変調器13に供給される電流値は、電流条件モニタ回路30の出力に基づいて、制御回路9によって制御される。電流条件モニタ回路30の構成と動作は、図25を参照して説明したとおりである。制御回路9はまた、電流条件モニタ回路30の比較結果に基づいて、電流条件モニタ回路30の比較用の周波数特性調整回路125と126の電流値を、周波数特性調整回路10と同様に制御する。比較器122として、オフセット調整機構付きの比較器を用いる場合は、制御回路9は、比較器122の出力に基づいてオフセット調整信号を生成して、比較器122に供給してもよい。オフセット調整機構付きの比較器として公知の回路構成を採用することができる。
図29は、制御回路9による制御フローである。この制御フローは、光送信モジュール2の運用中に繰り返し行われるので、ループとなっている。制御回路9は、光変調器13を駆動する駆動信号の変化の都度、比較器122から比較結果を取得する(S11)。n番目(nは正の整数)の切り替わり信号(「0」と「1」の交番信号)において、連続する2つの比較タイミングT1(n)とT2(n)での比較結果が同じか否かを判断する(S12)。比較結果が異なる場合は、入力オフセットの影響は許容範囲内であるとみなして、比較結果に合わせて周波数特性調整回路10の電流値を調整する(S13)。ダミー光変調器Aに加えられる基準信号の電圧をVref、ダミー光変調器Bに加えられるシフト信号の電圧をVshiftとする。時刻T1(n)でVref>Vshift、時刻T2(n)でVref<Vshiftならば、周波数特性調整回路10の電流I1を上げるか、または電流I2を下げる制御を行う。時刻T1(n)でVre<Vshift、時刻T2(n)でVref>Vshiftならば、周波数特性調整回路10の電流I1を下げるか、または電流I2を上げる制御を行う。
比較タイミングT1(n)とT2(n)で比較結果が同じ場合は(S12でYES)、入力オフセットが許容範囲を超えるとみなして、比較結果に合わせて比較器122のオフセットを調整する(S14)。具体的には、時刻T1(n)、T2(n)ともにVre>Vshiftならば、時刻T2(n)でVref<Vshiftとなる方向に比較器122のオフセット電圧を制御する。時刻T1(n)、T2(n)ともにVre<Vshiftならば、時刻T2(n)でVref>Vshiftとなる方向に比較器122のオフセット電圧を制御する。
ステップS13またはS14の調整が終わると、nをインクリメントしてステップS11に戻り、次の入力信号値の切り替わりのタイミング(n+1)で比較器122の出力を取得する。この制御方法により、光源40から出力される連続光は、光変調器13で周波数特性がフラットな変調を受け、データ依存性のジッタを生じさせずに高速動作が実現できる。
<光トランシーバへの適用>
図30は、実施形態の周波数特性調整回路10を適用した光送信モジュール2Aと、これを用いた光トランシーバ1Aの概略図である。
光トランシーバ1Aは、光送信モジュール2Aと、光受信モジュール3と、クロックデータリカバリ(CDR:Clock Data Recovery)4を有する。光送信モジュール2Aは、図28を参照して説明した構成を有する。制御回路9は、電流条件モニタ回路30の出力に基づいて、周波数特性調整回路10から光変調器13に供給される電流I1と電流I2を調整する。電流条件モニタ回路30は、図25を参照して説明した構成と動作を有する。
光受信モジュール3は、フォトダイオード(PD)等の受光素子を有する光/電気(O/E)変換部7と、増幅器8を有する。増幅器(AMP)8は、たとえばPDから出力される電流を電圧に変換するトランスインピーダンスアンプ(TIA)と、TIAの出力をCDRに適した電圧レベルに増幅するリニアアンプとを含む。
DSP(デジタル信号プロセッサ)等の外部の信号処理回路から入力されるデータ信号は、CDR4で波形整形されて駆動回路11に入力される。駆動回路11は、入力データに基づいて高速の駆動信号を生成して、光変調器13に入力する。光変調器13は、LD40からの光を駆動信号で変調して光信号を出力する。
駆動回路11と光変調器13の間に配置される周波数特性調整回路10は、キャパシタ12と電流供給回路14を有し(図6参照)、駆動信号レベルに応じて調整用の電流I1またはI2を光変調器13に供給する。周波数特性調整回路10を挿入することで動作帯域を拡張し、追加の電源電圧や負電圧の生成なしに、イコライズ回路の機能を実現できる。さらに、入力データに応じて光変調器13に供給する電流量を切り替えることで、光変調器13の電荷-電圧特性または容量-電圧特性の非線形性が補償され、低電圧で高速駆動する場合でも良好な応答特性を得ることができる。中周波数から高周波数にかけての特性変動が抑制される結果、符号間干渉を低減できるという効果も奏する。
周波数特性調整回路10から光変調器13に供給される電流の値は、電流条件モニタ回路30の出力に基づいて、制御回路9により図29の方式で制御される。図29の方式で電流制御を行うことで、周波数特性調整回路10から光変調器13に供給される電流IとIの値を、式(4)〜(6)の条件が成り立つように調整することができる。あるいは、後述の構成を採用することで、周波数特性調整回路から光変調器等の光回路素子に供給される電流IM1、IL1、M2、IL2の値を式(7)〜(11)が成り立つように、あるいは、I00、I01、10、I11の値を式(12)〜(16)が成り立つように、制御することができる。実施例7の構成を用いる場合は、制御信号S1〜Smも制御回路9から周波数特性調整回路10に供給され、設計された帯域特性の実現に寄与する。
受信側では、受信された光信号は電気信号に変換され、適切なレベルに増幅された後にCDR4に入力される。CDR4は、受信信号からデータを識別し再生して、データ信号をデジタル信号プロセッサに出力する。
光源40と、光変調器13と、ダミー光変調器127,128は、シリコンフォトニクス技術でひとつのチップに形成されていてもよい。駆動回路11、比較用駆動回路123及び124、周波数特性調整回路10、比較用の周波数特性調整回路125,126は、ひとつの集積(IC)チップに形成されていてもよい。なお、光送信モジュール2の温度制御やLD40の駆動電流の制御は本発明と直接関係がないので、これらの制御部の図示は省略されている。
図31は、図30の光トランシーバ1Aでばらつきを抑制するための対策を示す図である。光送信モジュール2Aのダミー光変調器127と128の間にばらつきがある場合は、比較用信号生成回路121から比較用駆動回路123と124に入力される信号(基準信号とシフト信号)を切り替えて、切り替え前と切り替え後の電流調整値の平均をとる手法を用いてもよい。これにより、ダミー光変調器127と128の間の製造ばらつき等に対処することができる。
図32は、光トランシーバの変形例として、光トランシーバ1Bを示す。光トランシーバ1Bは、一度の変調で2ピットを伝達するPAM4(Power Amplitude Modulation-4:4値パルス振幅変調)方式の光トランシーバである。光トランシーバ1Bは、たとえば実施例4(図15)のように、MZ型光変調器の各光導波路に分割された信号電極を配置して、下位ビット(LSB)と上位ビットを個別に変調する構成に適用される。
光トランシーバ1Bの光送信モジュール2Bは、LSB用の駆動回路11Lと、MSB用の駆動回路11Mを有し、下位ビットを表わす電気信号と、上位ビットを表わす電気信号が、それぞれ駆動回路11Lと駆動回路11Mに入力される。周波数特性調整回路10Lは、駆動回路11Lから供給される駆動電圧のレベルに応じて、LSB変調用の光変調器13Lに電流I1またはI2を供給する。周波数特性調整回路10Mは、駆動回路11Mから供給される駆動電圧のレベルに応じて、MSB変調用の光変調器13Mに電流I1またはI2を供給する。光源40から出力される光は、光変調器13Lと光変調器13Mで変調を受け、4ビットの変調光信号が生成され、出力される。
制御回路9は、電流条件モニタ回路30の出力に基づいて、周波数特性調整回路10Mから光変調器13Mに供給される電流値IM1及びIM2と、周波数特性調整回路10Lから光変調器13Lに供給される電流IL1及びIL2を制御する。比較器122がオフセット調整機構付きの場合は、比較器122の入力オフセットをフィードバック調整してもよい。図31と同様に、制御回路9は比較用駆動回路123と124に供給される信号を切り替えてダミー光変調器127、128間のばらつきを低減してもよい。
図33は、PAM4光トランシーバの別の例である光トランシーバ1Cを示す。光トランシーバ1Cは、実施例5(図16)または実施例6(図17)のように、MZ型の光変調器に一対の信号電極を配置してPAM4変調方式で2ビットの変調信号を生成する構成に適用される。下位ビットLSBと上位ビットMSBの夫々に対して駆動回路11Lと11Mが配置され、駆動回路11Lと11Mの各々に対応して周波数特性調整回路10Lと10Mが設けられる。周波数特性調整回路10Lと10Mは、対応するビットの光変調について、駆動電圧のレベルに応じた電流値を供給しフラットな周波数特性での光変調を実現する。
制御回路9は、電流条件モニタ回路30の出力に基づいて、周波数特性調整回路10Mから光変調器13Mに供給される電流値IM1及びIM2と、周波数特性調整回路10Lから光変調器13Lに供給される電流IL1及びIL2を制御する。比較器122がオフセット調整機構付きの場合は、比較器122の入力オフセットをフィードバック調整してもよい。図31と同様に、制御回路9は比較用駆動回路123と124に供給される信号を切り替えてダミー光変調器127、128間のばらつきを低減してもよい。
図32と図33の構成は、3ビット以上のデータ変調にも適用される。nビットのデータ変調の場合に、n個の駆動回路11に対応してn個の周波数特性調整回路10を設け、各ビットの入力値(「0」または「1」)に応じて光変調器13等の光回路素子に供給する電流値を制御して、周波数特性を調整する。
<電流制御の変形例1>
上述した電流制御により、入力データ値に応じて周波数特性調整回路10から適切なレベルの電流IまたはIが供給される。しかし比較器122で比較される信号の電位が小さく、1mV以下となる場合もあり、比較器122のオフセット調整にサブmVの分解能が必要になる場合もある。比較器122の機能構成を改良してサブmVの分解能を実現することは不可能ではないが、難しい。そこで、電流制御の変形例として、比較用の信号の差分を増幅してから比較する。
図34は、電流制御の変形例1の原理を説明する図である。図34(A)のように基準信号とシフト信号に応じて比較用の周波数特性調整回路から出力される波形を時間T1とT2で直接比較すると、信号の電位差が小さく正しい比較結果が得られない場合もあり得る。そこで、図34(B)のように反転信号を生成し、図34(C)のように非反転信号の電圧波形の差動増幅値と、反転信号の電圧波形の差動増幅値を比較する。
図34(B)において、基準信号の反転信号とシフト信号の反転信号を生成し、非反転信号と反転信号のそれぞれについて比較用の周波数特性調整回路からの出力波形を得る。図34(C)の細い実線は、基準信号とシフト信号の入力に応じた比較用の周波数特性調整回路の出力を差動増幅した波形、一点鎖線は、反転基準信号と反転シフト信号の入力に応じた比較用の周波数特性調整回路の出力を差動増幅した波形である。
時間T1とT2において、非反転の基準信号とシフト信号に基づく応答波形が一致していれば、差動増幅値はゼロになる、同様に、反転基準信号と反転シフト信号に基づく応答波形が一致していれば、差動増幅値はゼロになる。そこで、時刻T1、T2において、非反転信号の差動増幅値と、反転信号の差動増幅値の差がゼロに近づくように、周波数特性調整回路から供給される電流値を制御する。非反転信号の差動増幅値と、反転信号の差動増幅値の電位は増幅されているため、分解能を高めて精度良く比較することができる。
基準信号がシフト信号よりも大きい場合は差分はプラス側に増幅され、基準信号がシフト信号よりも小さい場合は差分はマイナス側に増幅される。反転基準信号が反転シフト信号よりも大きい場合は差分はプラス側に増幅され、反転基準信号が反転シフト信号よりも小さい場合は差分はマイナス側に増幅される。したがって、基準信号がシフト信号よりも大きい場合は、基準信号とシフト信号の差動増幅値と反転信号と反転シフト信号の差動増幅値との比較結果はプラスになる。基準信号がシフト信号よりも小さい場合は、基準信号とシフト信号の差動増幅値と反転信号と反転シフト信号の差動増幅値との比較結果はマイナスになる。比較結果の符号によって、電流制御の方向を知ることができる。
図35は、図34の原理を実現する電流条件モニタ回路330Aの概略図である。電流条件モニタ回路330Aは、比較用信号生成回路321Aと、比較器322Aと、比較用駆動回路123、124、323、324と、比較用の周波数特性調整回路125、126、325、326と、ダミー光変調器127、128、327、328と、差動増幅器331及び332を有する。比較用信号生成回路321Aは、光変調用の駆動回路11に入力されるデータ信号と同期する基準信号と反転基準信号、基準信号と反転基準信号をそれぞれ時間τだけシフトさせたシフト信号と反転シフト信号、及び比較タイミング信号を生成する。基準信号が立ち上がった後にシフト信号が立ち上がり、基準信号が立ち下がった後にシフト信号が立ち下がる。反転基準信号が立ち下がった後に反転シフト信号が立ち下がり、反転基準信号が立ち上がった後に反転シフト信号が立ちあがる。
基準信号は比較用駆動回路123(駆動回路A)に入力され、駆動回路Aで生成された比較用の駆動信号が、比較用の周波数特性調整回路125(周波数特性調整回路A)に入力される。周波数特性調整回路Aは、比較用の駆動信号の電圧レベルに応じて、電流I1または電流I2をダミー光変調器127(ダミー光変調器A)に供給する。シフト信号は比較用駆動回路124(駆動回路B)に入力され、駆動回路Bで生成された駆動信号が、比較用の周波数特性調整回路126(周波数特性調整回路B)に入力される。周波数特性調整回路Bは、比較用の駆動信号の電圧レベルに応じて、電流I1または電流I2をダミー光変調器128(ダミー光変調器B)に供給する。
反転基準信号は比較用駆動回路323(駆動回路C)に入力され、駆動回路Cで生成された比較用の反転駆動信号が、比較用の周波数特性調整回路325(周波数特性調整回路C)に入力される。周波数特性調整回路Cは、比較用の反転駆動信号の電圧レベルに応じて、電流I1または電流I2をダミー光変調器327(ダミー光変調器C)に供給する。反転シフト信号は比較用駆動回路324(駆動回路D)に入力され、駆動回路Dで生成された反転駆動信号が、比較用の周波数特性調整回路326(周波数特性調整回路D)に入力される。周波数特性調整回路Dは、比較用の反転駆動信号の電圧レベルに応じて、電流I1または電流I2をダミー光変調器328(ダミー光変調器D)に供給する。
比較用駆動回路123、124、323、及び324は、実施例1〜7で用いられる駆動回路11と同じ構成である。比較用の周波数特性調整回路125、126、325、及び326は、実施例1〜7で用いられる周波数特性調整回路10(または10A〜10G)と同じ構成である。ダミー光変調器127、128、327、及び328は、実施例1〜7で用いられる光変調器13と同じ構成である。
ダミー光変調器Aに加わる電圧波形は、差動増幅器331の第1入力に接続され、ダミー光変調器Bに加わる電圧波形は、差動増幅器331の第2入力に接続されて、差動増幅器331から差動増幅結果が比較器322Aに入力される。ダミー光変調器Cに加わる電圧波形は、差動増幅器332の第1入力に接続され、ダミー光変調器Dに加わる電圧波形は、差動増幅器332の第2入力に接続されて、差動増幅器332から差動増幅結果が比較器322Aに入力される
比較器322Aは、比較タイミング信号の立ち上がりエッジで、差動増幅器331の出力波形と、差動増幅器332の出力波形を比較する。比較タイミング信号の立ち上がりエッジは、非反転の基準信号のプラス側のスパイクの後にシフト信号の電圧が一定レベルに収束する時刻T1と、マイナス側のスパイク後にシフト信号の電圧が一定レベルに収束する時刻T2を交互に示す。比較器322Aは、n−1番目の入力信号について、時刻T1(n−1)と時刻T2(n−1)で入力された2つの差動増幅波形を比較し、n番目の入力信号について、時刻T1(n)と時刻T2(n)で比較する。比較結果は、周波数特性調整回路10(または10A〜10G)の電流値を制御する制御回路に供給される。制御回路は、図29を参照して説明した制御動作を行う。
すなわち、時刻T1とT2で連続する2つの差動増幅値の比較結果の符号が異なる場合は、比較結果に応じて電流値I1またはI2を調整する。時刻T1で非反転の差動増幅値が反転の差動増幅値よりも大きく、時刻T2で非反転の差動増幅値が反転の差動増幅値よりも小さい場合は、電流I1を上げる、または電流I2を下げる。時刻T1で非反転の差動増幅値が反転の差動増幅値よりも小さく、時刻T2で非反転の差動増幅値が反転の差動増幅値よりも大きい場合は、電流I1を下げる、または電流I2を上げる。
時刻T1とT2で連続する2つの差動増幅値の比較結果の符号が同じ場合は、比較器322Aのオフセット値を調整する。時刻T1、T2ともに非反転の差動増幅結果が反転の差動増幅結果よりも大きい場合は、時刻T2で非反転の差動増幅結果が反転の差動増幅結果よりも小さくなる方向に比較器322Aのオフセットを調整する。時刻T1、T2ともに非反転の差動増幅結果が反転の差動増幅結果よりも小さい場合は、時刻T2で非反転の差動増幅結果が反転の差動増幅結果よりも大きくなる方向に比較器322Aのオフセットを調整する。
図36は、比較用信号生成回路321Aの一例として、比較用信号生成回路321Aaの構成を示す。比較用信号生成回路321Aaは、比較用の駆動信号(基準信号とシフト信号)を先に作り、これらの駆動信号から比較タイミング信号と反転駆動信号(反転基準信号と反転シフト信号)を作る。クロック生成回路214の出力は、基準信号として比較用駆動回路Aに入力され、その反転信号が比較用駆動回路Cに入力される。一方、クロック生成回路214の出力は、遅延回路τ1及びτ2で遅延されてシフト信号とその反転信号が生成される。シフト信号は比較用駆動回路Bに入力され、反転シフト信号は比較用駆動回路Dに入力される。基準信号を遅延回路τ1で遅延させた信号と、シフト信号を遅延回路τ3で遅延させた信号は、XNOR(否定排他的論理和)回路215に入力されて比較タイミング信号が生成される。比較タイミング信号は比較器322Aに供給される。この構成により、比較タイミング信号の立ち上がりのタイミングで、2つの差動増幅波形を比較することができる。
図37は、比較用信号生成回路321Aの別の例として、比較用信号生成回路321Abの構成を示す。比較用信号生成回路321Abでは、比較器322Aに供給される比較タイミング信号を先に作り、比較タイミング信号に基づいて、比較用の駆動信号(基準信号、シフト信号、反転基準信号、及び反転シフト信号)を生成する。クロック生成回路214の出力は、比較タイミング信号として比較器322Aに供給される。比較タイミング信号のタイミングを適切にするために、遅延τが加えられてよいが、遅延τは必須ではない。
1/2分周器216は、クロック生成回路214から出力されるクロック信号に基づいて、クロック信号の立ち上がりに同期する基準信号(φ2=φ0)と、クロック信号の立下りに同期するシフト信号(φ3=φ0+π/2)と、クロック信号の立ち上がりに同期する反転基準信号(φ2=φ0+π)と、クロック信号の立下りに同期する反転シフト信号(φ3=φ0+3π/2)を生成する。基準信号は比較用駆動回路Aに供給され、シフト信号は比較用駆動回路Bに供給される。反転基準信号は比較用駆動回路Cに供給され、反転シフト信号は比較用駆動回路Dに供給される。図37の構成でも、比較タイミング信号の立ち上がりのタイミングで、2つの差動増幅波形を比較することができる。
<電流制御の変形例2>
図38は、電流制御の変形例2の原理を説明する図である。差動増幅値を比較する構成では、基準信号とシフト信号の差分、及び反転基準信号と反転シフト信号の差分さえ取れればよいので、図38のように基準信号に替えて第1固定電位を用い、反転基準信号に替えて第2固定電位を用いても差動増幅比較が可能である。
図38の例では、時刻T1での比較のために、比較用駆動回路Aの出力をHighに固定し、比較用駆動回路Bの出力はシフト波形を用いる。また、比較用駆動回路Cの出力をLowに固定し、比較用駆動回路Dの出力は反転シフト波形を用いる。シフト波形によりダミー光変調器Bに加わる電圧波形と、High電位によりダミー光変調器Aに加わる電圧波形の差分を増幅し、この差動増幅値を時間T1での比較器への一方の入力IN1として用いる。反転シフト波形によりダミー光変調器Dに加わる電圧波形と、Low電位によりダミー光変調器Cに加わる電圧波形の差分を増幅し、この差動増幅値を時間T1での比較器への他方の入力IN1xとして用いる。
時刻T2での比較のために、比較用駆動回路Aの出力をHighに固定し、比較用駆動回路Dの出力は反転シフト波形を用いる。また、比較用駆動回路Cの出力をLowに固定し、比較用駆動回路Bの出力は反転シフト波形を用いる。シフト波形によりダミー光変調器Bに加わる電圧波形と、Low電位によりダミー光変調器Cに加わる電圧波形の差分を増幅し、この差動増幅値を時間T2での比較器への一方の入力IN2として用いる。反転シフト波形によりダミー光変調器Dに加わる電圧波形と、High電位によりダミー光変調器Aに加わる電圧波形の差分を増幅し、この差動増幅値を時間T2での比較器への他方の入力IN2xとして用いる。比較結果に基づく制御回路の電流制御は、変形例1で説明した制御と同様である。すなわち、T1、T2における連続する2つの比較結果が異なる場合は比較結果に応じて電流値I1またはI2を調整し、2つの比較結果が同じ場合は、差動増幅値の大小によって、比較器のオフセットを調整する。
この構成により、比較用駆動回路Aの電位をHigh,比較用駆動回路Cの電位をLowに固定し、かつ比較用駆動回路Bの出力(シフト信号)と比較用駆動回路Dの出力(反転シフト信号)は比較例1と同じ波形を用いることができる。図38の構成では、回路の半分(駆動回路Bと駆動回路D)だけがAC的に動作するので、消費電力を低減することができる。
図39は、図38の原理を実現する電流条件モニタ回路330Bの概略図である。電流条件モニタ回路330Bは、比較用信号生成回路321Bと、第1の比較器322B−1と、第2の比較器322B−2を有する。電流条件モニタ回路330Bは、さらに比較用駆動回路123、124、323、324(比較用駆動回路A、B、C、Dとも標記される)と、比較用の周波数特性調整回路125、126、325、326(比較用の周波数特性調整回路A、B、C、Dとも標記される)と、ダミー光変調器127、128、327、328(ダミー光変調器A、B、C、Dとも標記される)と、差動増幅器333、334、335、336を有する。
比較用信号生成回路321Bは、比較タイミング信号1、比較タイミング信号2、光変調用の駆動回路11に入力されるデータ信号をシフトさせたシフト信号、及びその反転信号(反転シフト信号)を生成する。また、基準信号としてHigh電位の信号を生成し、反転基準信号としてLow電位の信号を生成する。High固定信号は比較用駆動回路Aに入力される。シフト信号は比較用駆動回路Bに入力される。Low固定信号は比較用駆動回路Cに入力される。反転シフト信号は比較用駆動回路Dに入力される。基準信号及び反転基準信号として電位が固定された信号が用いられるので、駆動回路Aと駆動回路Cを用いずに、High固定信号を電源電位に直結し、Low固定信号を接地(GND)電位に直結してもよい。
比較タイミング信号1と比較タイミング信号2は、変形例1で使用された比較タイミング信号の立ち上がりを交互に取り出した信号である。比較タイミング信号1は、比較器322B−1に入力されて時刻T1での比較に用いられる。比較タイミング信号2は、比較器322B−2に入力されて時刻T2での比較に用いられる。
比較用駆動回路Aから比較用の周波数特性調整回路Aを介してダミー光変調器Aに印加される電圧波形、すなわち固定電位「High」は、差動増幅器333の一方の入力に接続され、かつ差動増幅器335の一方の入力に接続される。
比較用駆動回路Bから比較用の周波数特性調整回路Bを介してダミー光変調器Bに印加される電圧波形、すなわちシフト信号による電圧波形は、差動増幅器333の他方の入力に接続され、かつ差動増幅器334の一方の入力に接続される。
比較用駆動回路Cから比較用の周波数特性調整回路Cを介してダミー光変調器Cに印加される電圧波形、すなわち固定電位「Low」は、差動増幅器334の他方の入力に接続され、かつ差動増幅器336の一方の入力に接続される。
比較用駆動回路Dから比較用の周波数特性調整回路Dを介してダミー光変調器Dに印加される電圧波形、すなわち反転シフト信号による電圧波形は、差動増幅器335の他方の入力と、差動増幅器336の他方の入力に接続される。
差動増幅器333と差動増幅器336、比較タイミング信号1の立ち上がりでそれぞれ差動増幅値IN1とIN1xを出力する。差動増幅値IN1及びIN1xは比較器322B−1に入力される。比較器322B−1の比較結果は時刻T1の比較結果1として制御回路に出力される。
差動増幅器334と差動増幅器335は、比較タイミング信号2の立ち上がりでそれぞれ差動増幅値IN2とIN2xを出力する。差動増幅値IN2及びIN2xは比較器322B−2に入力される。比較器322B−2の比較結果は時刻T2の比較結果2として制御回路に出力される。この回路構成により電流条件モニタ回路330Bの消費電力を低減することができる。
図40は、変形例2のさらに別の回路構成として電流条件モニタ回路330Cを示す。電流条件モニタ回路330Cは、単一の比較タイミング信号と単一の比較器322Cを用い、時刻T1と時刻T2で、比較器322Cへの入力(すなわち差動増幅器333〜336の出力)をスイッチ341により切り替える。比較用駆動回路A〜Dに供給される信号の種類は図39と同じく、基準信号としてのHigh固定信号、シフト信号、反転基準信号としてのLow固定信号、及び反転シフト信号である。図39と同様に、High固定信号とLow固定信号をそれぞれ比較用駆動回路A,Cに供給する構成に替えて、電源電位と接地(GND)電位を比較用の周波数特性調整回路A及びCにそれぞれ供給してもよい。
比較タイミング信号の立ち上がりを時刻T1の比較タイミングと時刻T2の比較タイミングとして交互に用いる。比較タイミング信号のある立ち上がりで、スイッチ341のSW1は差動増幅器333の出力に接続され、SW2は差動増幅器336の出力に接続される。この結果、時刻T1に、High固定信号とシフト信号の差動増幅値と、Low固定信号と反転シフト信号の差動増幅値が比較器322Cに供給される。
比較タイミング信号の次の立ち上がりで、スイッチ341のSW1は差動増幅器334の出力に接続され、SW2は差動増幅器335の出力に接続される。この結果、時刻T2に、Low固定信号とシフト信号の差動増幅値と、High固定信号と反転シフト信号の差動増幅値が比較器322Cに供給される。
この構成により、単一の比較タイミング信号と単一の比較器322Cを用いて、図39と回路と同様の動作を実現することができる。
図41は、図40の構成で、スイッチ構成を比較器の内部に持たせる構成を説明する図である。図41の下段に示すスイッチ動作を比較器の内部で行うために、図41の上段に示す4つのクロック信号を用いる。
CLK信号の立ち上がりで、シフト信号とHIgh固定信号との差動増幅(差動増幅器333)と、シフト信号とLow固定信号との差動増幅(差動増幅器334)が交互に行われる。CLKX信号の立下りで、反転シフト信号とLow固定信号との差動増幅(差動増幅器336の出力)、及び反転シフト信号とHigh固定信号との差動増幅(差動増幅器335の出力)が交互に行われる。CLK1は時刻T1での比較クロック、CLK2は時刻T2での比較クロックである。
図42は、図41に示す4つのクロック信号CLK、CLKX、CLK1、及びCLK2を用いたスイッチング機能を内蔵する比較器322Dの回路構成例を示す。CLKとCLK1がHigh、CLKXとCLK2がLowのとき、IN1とIN1Xに現れる電圧値に応じて電流が引き抜かれ、IN1がHigh、IN1XがLowの時は、NがNXより早く電位が下がり、OUTに接続されたNMOSより、OUTXに接続されたNMOSの方が強く電流を引く抜くので、結果としてがOUTがHigh、OUTXがLowとなる。IN1がLow、IN1XがHighの時はその逆でOUTがLow、OUTXがHighとなる。CLKとCLK2がHigh、CLKXとCLK1がLowのとき、IN2とIN2Xに現れる電圧値に応じて電流が引き抜かれIN2がHigh、IN2XがLowの時は、NがNXより早く電位が下がり、OUTに接続されたNMOSより、OUTXに接続されたNMOSの方が強く電流を引く抜くので、結果としてがOUTがHigh、OUTXがLowとなる。IN2がLow、IN2XがHighの時はその逆でOUTがLow、OUTXがHighとなる。この構成により、基準信号として固定電位の信号を用いつつ、単一の比較器で時刻T1、T2における差動増幅値の比較を実現することができる。
図43は、周波数特性調整回路10と電流条件モニタ回路330を有する光送信モジュール302の構成例を示す図である。図43の例では、電流制御の変形例1で説明した電流条件モニタ回路330Aを用いているが、電流制御の変形例2の電流条件モニタ回路330Bまたは330Cを用いてもよい。
光送信モジュール302は、光源40、光回路素子の一例である光変調器13、駆動回路11、周波数特性調整回路10、制御回路9、及び電流条件モニタ回路330を有する。送信データを表わす入力電気信号は、駆動回路11で高速の駆動信号に変換され、光変調器13に入力される。光源40から光変調器13に入射した光は駆動信号で変調されて、変調された光信号が出力される。駆動回路11と光変調器13の間に挿入された周波数特性調整回路10により、駆動信号の電圧レベルに応じて電流I1または電流I2が光変調器13に供給され、光変調器13でデータ依存性のジッタが抑制されたフラットな周波数特性の変調が行われる。
周波数特性調整回路10から光変調器13に供給される電流値は、電流条件モニタ回路330の出力、すなわち差動増幅器331の出力と差動増幅器332の出力の比較結果に基づいて、制御回路9により制御される。電流条件モニタ回路330の構成と動作は、図34〜37を参照して説明したとおりである。電流条件モニタ回路330として変形例2の回路を用いる場合の構成と動作は、図38〜図42を参照して説明したものとなる。
電流条件モニタ回路330は、差動増幅出力に基づいて比較を行っているので高い分解能で正確に比較結果を出力することができる。図制御回路9は、電流条件モニタ回路330の比較結果に基づいて、電流条件モニタ回路330の比較用の周波数特性調整回路125、126、325、326から供給される電流の値を、周波数特性調整回路10に対する制御と同様に制御する。比較器322として、オフセット調整機構付きの比較器を用いる場合は、制御回路9は、比較器122の出力に基づいてオフセット調整信号を生成して比較器322に供給してもよい。オフセット調整機構付きの比較器として公知の回路構成を採用することができる。
図44は、図43の光送信モジュール302を用いた光トランシーバ301の概略図である。光トランシーバ301は、光送信モジュール2Aに替えて光送信モジュール302を用いることを除いて、図30の光トランシーバ1Aと同じである。光トランシーバ301は、光送信モジュール302と、光受信モジュール3と、クロックデータリカバリ(CDR:Clock Data Recovery)4を有し、光受信モジュール3とCDR4の構成と動作は、図30を参照して説明したとおりである。
光送信モジュール302は、電流条件モニタ回路330として図35の電流条件モニタ回路330Aの構成を採用しているが、電流制御の変形例2の電流条件モニタ回路330Bまたは330Cも適用可能であることは上述した通りである。
駆動回路11と光変調器13の間に配置される周波数特性調整回路10は、キャパシタ12と電流供給回路14を有し(図6参照)、駆動信号レベルに応じて調整用の電流I1またはI2を光変調器13に供給する。周波数特性調整回路10を挿入することで動作帯域を拡張し、追加の電源電圧や負電圧の生成なしに、イコライズ回路の機能を実現できる。さらに、入力データに応じて光変調器13に供給する電流量を切り替えることで、光変調器13の電荷-電圧特性または容量-電圧特性の非線形性が補償され、低電圧で高速駆動する場合でも良好な応答特性を得ることができる。中周波数から高周波数にかけての特性変動が抑制される結果、符号間干渉を低減できる。
周波数特性調整回路10から光変調器13に供給される電流の値は、電流条件モニタ回路330の出力に基づいて、制御回路9により制御される。電流条件モニタ回路330の出力は、差動増幅器331の出力(基準波形とシフト波形の差動増幅値)と、差動増幅器332の出力(反転基準波形と反転シフト波形の差動増幅値)の比較結果である。差動増幅器331と差動増幅器332の出力を用いて比較を行うことで、小さな電圧差を分解能良く検知し、入力駆動信号の値に応じた電流値I1とI2の調整を精度良く行うことができる。
図45は、図44の光トランシーバの変形例として光トランシーバ301Aを示す。光トランシーバ301Aの構成は、図31の光トランシーバ1Aの構成に対応し、電流条件モニタ回路330のばらつきを抑制する構成を有する。光送信モジュール302Aのダミー光変調器127と128の間、及び/またはダミー光変調器327と328の間にばらつきがある場合、比較用信号生成回路121から比較用駆動回路123と124に入力される信号(基準信号とシフト信号)を切り替える。また、比較用信号生成回路121から比較用駆動回路323と324に入力される信号(反転基準信号と反転シフト信号)を切り替える。信号の入力経路の切り替えは、制御回路9によって行われる。切り替え前と切り替え後の電流調整値の平均をとることで、ダミー光変調器127と128の間、及び/またはダミー光変調器327と328の間の製造ばらつき等に起因する処理誤差を解消することができる。
図46は、光トランシーバの変形例として光トランシーバ301Bを示す。光トランシーバ301Bの構成は、図32の光トランシーバ1Bの構成に対応し、一度の変調で2ピットを伝達するPAM4(Power Amplitude Modulation-4:4値パルス振幅変調)方式の光伝送を行う。光トランシーバ301Bは、たとえば実施例4(図15)のように、MZ型の光変調器の各光導波路に分割された信号電極を配置して、下位ビット(LSB)と上位ビットを個別に変調する構成に適用される。図46のPAM4方式の光変調動作は、図32を参照して述べたとおりである。
図47は、PAM4光トランシーバの別の例として光トランシーバ301Cを示す。光トランシーバ301Cの構成は、図33の光トランシーバ1Cの構成に対応し、MZ型の光変調器13Dに一対の信号電極を配置してPAM4変調方式で2ビットの変調信号を生成する。
図46と図47の構成で、制御回路9は電流条件モニタ回路330の出力に基づいて、周波数特性調整回路10Mから光変調器13M(または光変調器13D)に供給される電流値IM1及びIM2を制御し、周波数特性調整回路10Lから光変調器13L(または光変調器13D)に供給される電流IL1及びIL2を制御する。図46と図47の構成は、3ビット以上のデータ変調にも適用される。nビットのデータ変調の場合に、n個の駆動回路11に対応してn個の周波数特性調整回路10を設け、各ビットの入力値(「0」または「1」)に応じて光変調器13等の光回路素子に供給する電流値を制御して、周波数特性を調整する。
以上述べたように、実施形態の周波数特性調整回路を用いることで、低い電圧で従来構成のイコライズ回路と同等の機能を果たすことができる。すなわち、高電圧や負電圧を用いずに光変調器やレーザダイオード等の光回路素子の動作帯域を拡張して、高速駆動を可能にする。さらに、入力データに応じて光回路素子に供給する電流を変えることで、接合容量のように電圧依存性が非線形な要素を含む場合でも周波数特性の変動を抑制することができる。副次的な効果として、データ依存性のジッタである符号間干渉を低減できる。また、駆動回路とキャパシタCの組を複数設けて全部または一部の組で出力状態をアクティブとHigh-Zの間で選択可能にすることで、設計された帯域特性を実現することができる。
実施例では、駆動回路の出力ノードから供給される電圧と駆動回路の中間ノードから取り出される電圧を用いているが、駆動回路への入力ノードから取り出される電圧を用いてもよい。入力されるデータ信号の値を反映する電圧であれば、任意のノードからの電圧を用いることができる。
入力駆動信号値に応じて周波数特性調整回路10から光回路素子(光変調器、面発光レーザ等)に供給される電流値を、電流制御の実施例、変形例1、または変形例2の構成と手法で制御することで、最適な電流条件が維持され周波数特性の変動が抑制される。
電流制御の実施例、変形例1、及び変形例2は、実施例1〜7の周波数特性調整回路10A〜10Gのいずれにも適用可能である。
以上、本発明の例示的な実施の形態の周波数特性調整回路、これを用いた光送信モジュール、及び光トランシーバについて説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
(付記1)
光回路素子と前記光回路素子を駆動する駆動回路の間に配置される回路であって、
前記駆動回路の出力に接続されるキャパシタと、
前記駆動回路で生成される電圧によって制御される電流供給回路と、
を有し、
前記電流供給回路は、前記駆動回路から受け取る電圧に応じて異なる電流値の電流を前記光回路素子に供給する、
ことを特徴とする周波数特性調整回路。
(付記2)
前記電流供給回路は、第1の電流を生成する第1の電流源と、前記第1の電流と異なる第2の電流を生成する第2の電流源と、を有し、
前記駆動回路から第1レベルの電圧が印加されたときに前記第1の電流を供給し、前記駆動回路から第2レベルの電圧が印加されたときに前記第2の電流を供給することを特徴とする付記1に記載の周波数特性調整回路。
(付記3)
前記電流供給回路は、第1の電流を生成する第1の電流源と、差電流を生成する第2の電流源と、を有し、
前記駆動回路から第1レベルの電圧を受け取ったときに前記第1の電流を供給し、前記駆動回路から第2レベルの電圧を受け取ったときに前記第1の電流と前記差電流を足し合わせた第2の電流を供給することを特徴とする付記1に記載の周波数特性調整回路。
(付記4)
前記電流供給回路は、前記第1の電流源と前記キャパシタの間に接続される第1スイッチと、前記第2の電流源と前記キャパシタの間に接続される第2スイッチを有し、
前記第1スイッチと前記第2スイッチは、前記駆動回路の出力に接続されていることを特徴とする付記2または3に記載の周波数特性調整回路。
(付記5)
光回路素子を駆動するn個の駆動回路に対応して設けられるn個の付記1〜4のいずれか1項に記載の周波数特性調整回路、
を有し、
i番目の駆動回路の出力をVi、
前記i番目の駆動回路に対応するi番目の周波数特性調整回路が供給する電流をIi、前記i番目の周波数特性調整回路が有するキャパシタのキャパシタンスをCFiとしたときに、
前記光回路素子の電流-電圧特性をI(V)、前記光回路素子の電荷-電圧特性をQ(V)、I(V)=ΣIiとするとき、すべてのViIiの組み合わせに対して、
(V)−CFi(Vi-VMi
が等価となる、または近似するように設定されていることを特徴とする周波数特性調整回路。
(付記6)
電気信号に基づいて光信号を出力する光回路素子と、
前記光回路素子を駆動する駆動回路と、
前記光回路素子と前記駆動回路の間に配置される周波数特性調整回路であって、前記駆動回路の出力に接続されるキャパシタと、前記駆動回路で生成される電圧によって制御される電流供給回路とを有し、前記駆動回路から受け取る電圧に応じて異なる電流値の電流を前記光回路素子に供給する周波数特性調整回路と、
を有する光送信モジュール。
(付記7)
前記周波数特性調整回路の電流条件をモニタするモニタ回路と、
前記モニタ回路の出力基づいて、前記周波数特性調整回路から前記光回路素子に供給される前記電流値を調整する制御回路と、
を有することを特徴とする付記6に記載の光送信モジュール。
(付記8)
前記モニタ回路は、
前記光回路素子と同等の性能を有する1組のダミー光回路素子と、
前記ダミー光回路素子への入力駆動波形を比較する比較器と、
前記ダミー光回路素子を駆動する1組の比較用駆動回路と、
前記比較器に供給されるタイミング信号と、前記比較用駆動回路の一方に供給される基準信号と、前記比較用駆動回路の他方に供給され前記基準信号から所定時間遅延されたシフト信号を生成する信号生成回路と、
を有することを特徴とする付記7に記載の光送信モジュール。
(付記9)
前記制御回路は、前記比較器の出力が連続する2つの比較タイミングで異なる結果を示す場合に、前記周波数特性調整回路から前記光回路素子に供給される電流値を調整することを特徴とする付記8に記載の光送信モジュール。
(付記10)
前記制御回路は、前記比較器の出力が連続する2つの比較タイミングで同じ結果を示す場合に、前記比較器の入力オフセット電圧を調整することを特徴とする付記8に記載の光送信モジュール。
(付記11)
前記モニタ回路は、
前記光回路素子と同等の性能を有する第1〜第4のダミー光回路素子と、
前記第1〜第4のダミー光回路素子を駆動する第1〜第4の比較用駆動回路と、
第1のダミー光回路素子に入力される電圧波形と第2のダミー光回路素子に入力される電圧波形を差動増幅する第1の差動増幅器と、
第3のダミー光回路素子に入力される電圧波形と第4のダミー光回路素子に入力される電圧波形を差動増幅する第2の差動増幅器と
を有し、
前記信号生成回路は、前記基準信号を反転した反転基準信号と、前記シフト信号を反転した反転シフト信号をさらに生成し、
前記基準信号による駆動波形が前記第1のダミー光回路素子に入力され、前記シフト信号による駆動波形が前記第2のダミー光回路素子に入力され、前記反転基準信号による駆動波形が前記第3のダミー光回路素子に入力され、前記反転シフト信号による駆動波形が前記第4のダミー光回路素子に入力され、
前記比較器は、前記第1の差動増幅器の出力と、前記第2の差動増幅器の出力の比較結果を出力することを特徴とする付記8に記載の光送信モジュール。
(付記12)
前記基準信号は第1の固定電位信号であり、前記反転基準信号は前記第1の固定電位信号と異なる第2の固定電位信号であり、
前記モニタ回路は、第3の差動増幅器と第4の差動増幅器をさらに有し、
前記第1の差動増幅器は、前記第1の固定電位信号により駆動される第1のダミー光回路素子の入力波形と、前記シフト信号により駆動される第2のダミー光回路素子の入力波形を差動増幅し、
前記第2の差動増幅器は、前記第2の固定電位信号により駆動される第3のダミー光回路素子の入力波形と、前記反転シフト信号により駆動される第4のダミー光回路素子の入力波形を差動増幅し、
前記第3の差動増幅器は、前記第2の固定電位信号により駆動される第3のダミー光回路素子の入力波形と、前記シフト信号により駆動される第2のダミー光回路素子の入力波形を差動増幅し、
前記第4の差動増幅器は、前記第1の固定電位信号により駆動される第4のダミー光回路素子の入力波形と、前記反転シフト信号により駆動される第4のダミー光回路素子の入力波形を差動増幅し、
前記比較器は、前記第1の差動増幅器の出力と前記第2の差動増幅器の出力の比較結果を第1の時間に出力し、前記第3の差動増幅器の出力と前記第4の差動増幅器の出力の比較結果を第2の時間に出力することを特徴とする付記11に記載の光送信モジュール。
(付記13)
前記比較器は、
前記第1の差動増幅器の出力と前記第2の差動増幅器の出力を比較して前記第1の時間に第1比較結果を出力する第1比較器と、
前記第3の差動増幅器の出力と前記第4の差動増幅器の出力を比較して前記第2の時間に第2比較結果を出力する第2比較器と、
を有することを特徴とする付記12に記載の光送信モジュール。
(付記14)
前記比較器は、前記第1の時間に前記第1の差動増幅器の出力と前記第2の差動増幅器の出力を選択し、前記第2の時間に前記第3の差動増幅器の出力と前記第4の差動増幅器の出力を選択するスイッチ部を有することを特徴とする付記12に記載の光送信モジュール。
(付記15)
駆動回路と前記駆動回路の出力に接続されるキャパシタの組を複数有し、
複数の組の少なくとも一部において、前記駆動回路の出力がアクティブと高インピーダンスの間で選択可能であることを特徴とする付記6〜14のいずれか1項に記載の光送信モジュール。
(付記16)
前記駆動回路の入力にはデータ信号と制御信号が接続され、前記駆動回路は前記制御信号の値に応じて、入力された前記データ信号の値を出力するか、または出力状態が高インピーダンスとなることを特徴とする付記15に記載の光送信モジュール。
(付記17)
付記6〜16のいずれか1項に記載の光送信モジュールと、
光受信モジュールと、
を有する光トランシーバ。
1A〜1C、301、301A〜301C 光トランシーバ
2、2A、2B、302、302A〜302C 光送信モジュール
3 光受信モジュール
9 制御回路
10、10A、10B、10C、10D、10E、10F、10G 周波数特性調整回路
11、11A 駆動回路
12−1、12−2 キャパシタ
13、13B、13C、13D、13F 光変調器(光回路素子)
13A レーザダイオード(光回路素子)
30、330A、330B、330C 電流条件モニタ回路(モニタ回路)
40 LD(光源)
121、321A、321B、321C、 比較用信号生成回路
122、322A、322B−1、322B−2、322C 比較器
123、124、323、324 比較用駆動回路
125、126、325、326 比較用の周波数特性調整回路
127,128、327、328 ダミー光変調器
141、147、148,241 第1の電流源
142,149、242 第2の電流源
201−1〜201−m、203−1〜203−m 出力状態可変バッファ(駆動回路)
214 クロック生成回路
331、332、333、334、335、336 差動増幅器
F1−1〜CFm−1、CF1−2〜CFm−2、 キャパシタ
S1〜Sm 制御信号
τ1、τ2、τ3 遅延回路

Claims (12)

  1. 光回路素子と前記光回路素子を駆動する駆動回路の間に配置される回路であって、
    前記駆動回路の出力に接続されるキャパシタと、
    前記駆動回路で生成される電圧によって制御される電流供給回路と、
    を有し、
    前記電流供給回路は、前記駆動回路から受け取る電圧に応じて異なる電流値の電流を前記光回路素子に供給する、
    ことを特徴とする周波数特性調整回路。
  2. 前記電流供給回路は、第1の電流を生成する第1の電流源と、前記第1の電流と異なる第2の電流を生成する第2の電流源と、を有し、
    前記駆動回路から第1レベルの電圧が印加されたときに前記第1の電流を供給し、前記駆動回路から第2レベルの電圧が印加されたときに前記第2の電流を供給することを特徴とする請求項1に記載の周波数特性調整回路。
  3. 前記電流供給回路は、第1の電流を生成する第1の電流源と、差電流を生成する第2の電流源と、を有し、
    前記駆動回路から第1レベルの電圧を受け取ったときに前記第1の電流を供給し、前記駆動回路から第2レベルの電圧を受け取ったときに前記第1の電流と前記差電流を足し合わせた第2の電流を供給することを特徴とする請求項1に記載の周波数特性調整回路。
  4. 前記電流供給回路は、前記第1の電流源と前記キャパシタの間に接続される第1スイッチと、前記第2の電流源と前記キャパシタの間に接続される第2スイッチを有し、
    前記第1スイッチと前記第2スイッチは、前記駆動回路の出力に接続されていることを特徴とする請求項2または3に記載の周波数特性調整回路。
  5. 光回路素子を駆動するn個の駆動回路に対応して設けられるn個の請求項1〜4のいずれか1項に記載の周波数特性調整回路、
    を有し、
    i番目の駆動回路の出力をVi、
    前記i番目の駆動回路に対応するi番目の周波数特性調整回路が供給する電流をIi、前記i番目の周波数特性調整回路が有するキャパシタのキャパシタンスをCFiとしたときに、
    前記光回路素子の電流-電圧特性をI(V)、前記光回路素子の電荷-電圧特性をQ(V)、I(V)=ΣIiとするとき、すべてのViIiの組み合わせに対して、
    (V)−CFi(Vi-VMi
    が等価となる、または近似するように設定されていることを特徴とする周波数特性調整回路。
  6. 電気信号に基づいて光信号を出力する光回路素子と、
    前記光回路素子を駆動する駆動回路と、
    前記光回路素子と前記駆動回路の間に配置される周波数特性調整回路であって、前記駆動回路の出力に接続されるキャパシタと、前記駆動回路で生成される電圧によって制御される電流供給回路とを有し、前記駆動回路から受け取る電圧に応じて異なる電流値の電流を前記光回路素子に供給する周波数特性調整回路と、
    を有する光送信モジュール。
  7. 前記周波数特性調整回路の電流条件をモニタするモニタ回路と、
    前記モニタ回路の出力基づいて、前記周波数特性調整回路から前記光回路素子に供給される前記電流値を調整する制御回路と、
    を有することを特徴とする請求項6に記載の光送信モジュール。
  8. 前記モニタ回路は、
    前記光回路素子と同等の性能を有する1組のダミー光回路素子と、
    前記ダミー光回路素子への入力駆動波形を比較する比較器と、
    前記ダミー光回路素子を駆動する1組の比較用駆動回路と、
    前記比較器に供給されるタイミング信号と、前記比較用駆動回路の一方に供給される基準信号と、前記比較用駆動回路の他方に供給され前記基準信号から所定時間遅延されたシフト信号を生成する信号生成回路と、
    を有することを特徴とする請求項7に記載の光送信モジュール。
  9. 前記制御回路は、前記比較器の出力が連続する2つの比較タイミングで異なる結果を示す場合に、前記周波数特性調整回路から前記光回路素子に供給される電流値を調整することを特徴とする請求項8に記載の光送信モジュール。
  10. 前記制御回路は、前記比較器の出力が連続する2つの比較タイミングで同じ結果を示す場合に、前記比較器の入力オフセット電圧を調整することを特徴とする請求項8に記載の光送信モジュール。
  11. 前記モニタ回路は、
    前記光回路素子と同等の性能を有する第1〜第4のダミー光回路素子と、
    前記第1〜第4のダミー光回路素子を駆動する第1〜第4の比較用駆動回路と、
    第1のダミー光回路素子に入力される電圧波形と第2のダミー光回路素子に入力される電圧波形を差動増幅する第1の差動増幅器と、
    第3のダミー光回路素子に入力される電圧波形と第4のダミー光回路素子に入力される電圧波形を差動増幅する第2の差動増幅器と
    を有し、
    前記信号生成回路は、前記基準信号を反転した反転基準信号と、前記シフト信号を反転した反転シフト信号をさらに生成し、
    前記基準信号による駆動波形が前記第1のダミー光回路素子に入力され、前記シフト信号による駆動波形が前記第2のダミー光回路素子に入力され、前記反転基準信号による駆動波形が前記第3のダミー光回路素子に入力され、前記反転シフト信号による駆動波形が前記第4のダミー光回路素子に入力され、
    前記比較器は、前記第1の差動増幅器の出力と、前記第2の差動増幅器の出力の比較結果を出力することを特徴とする請求項8に記載の光送信モジュール。
  12. 駆動回路と前記駆動回路の出力に接続されるキャパシタの組を複数有し、
    複数の組の少なくとも一部において、前記駆動回路の出力がアクティブと高インピーダンスの間で選択可能であることを特徴とする請求項6〜11のいずれか1項に記載の光送信モジュール。
JP2017030312A 2016-08-19 2017-02-21 周波数特性調整回路、これを用いた光送信モジュール、及び光トランシーバ Active JP6972575B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/649,689 US10720996B2 (en) 2016-08-19 2017-07-14 Frequency characteristic adjustment circuit, optical transmission module using the same, and optical transceiver

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016161501 2016-08-19
JP2016161501 2016-08-19
JP2016223938 2016-11-17
JP2016223938 2016-11-17

Publications (2)

Publication Number Publication Date
JP2018085708A true JP2018085708A (ja) 2018-05-31
JP6972575B2 JP6972575B2 (ja) 2021-11-24

Family

ID=62237366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017030312A Active JP6972575B2 (ja) 2016-08-19 2017-02-21 周波数特性調整回路、これを用いた光送信モジュール、及び光トランシーバ

Country Status (1)

Country Link
JP (1) JP6972575B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165131A (ja) * 2018-03-20 2019-09-26 日本電信電話株式会社 Dmlドライバ
CN111082758A (zh) * 2018-10-22 2020-04-28 立积电子股份有限公司 射频信号放大装置和射频前端模组
CN114095106A (zh) * 2021-11-19 2022-02-25 北京邮电大学 一种针对pam4互连系统信道环境损伤影响的检测方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739593A (en) * 1980-08-22 1982-03-04 Nec Corp Driving circuit of semiconductor light emitting element
JPH03201633A (ja) * 1989-12-27 1991-09-03 Sumitomo Electric Ind Ltd 半導体レーザの変調回路
JP2007115832A (ja) * 2005-10-19 2007-05-10 Sumitomo Electric Ind Ltd 半導体レーザ駆動回路
CN101752786A (zh) * 2010-01-08 2010-06-23 江苏奥雷光电有限公司 一种激光器的激光驱动方法
JP2010251429A (ja) * 2009-04-13 2010-11-04 Sony Corp レーザ駆動装置
JP2013084839A (ja) * 2011-10-12 2013-05-09 Sony Corp 半導体レーザー駆動回路及び半導体レーザー装置
JP2015005971A (ja) * 2013-06-20 2015-01-08 富士通株式会社 垂直キャビティ面発光レーザー用の電力効率の優れた高速ドライバ
JP2015192384A (ja) * 2014-03-28 2015-11-02 富士通株式会社 光半導体装置及び駆動回路の制御方法
US20160119062A1 (en) * 2014-10-28 2016-04-28 Mellanox Technologies Denmark Aps Driver circuit for an electro-absorption or micro-ring modulator and optical transmitter comprising such driver circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739593A (en) * 1980-08-22 1982-03-04 Nec Corp Driving circuit of semiconductor light emitting element
JPH03201633A (ja) * 1989-12-27 1991-09-03 Sumitomo Electric Ind Ltd 半導体レーザの変調回路
JP2007115832A (ja) * 2005-10-19 2007-05-10 Sumitomo Electric Ind Ltd 半導体レーザ駆動回路
JP2010251429A (ja) * 2009-04-13 2010-11-04 Sony Corp レーザ駆動装置
CN101752786A (zh) * 2010-01-08 2010-06-23 江苏奥雷光电有限公司 一种激光器的激光驱动方法
JP2013084839A (ja) * 2011-10-12 2013-05-09 Sony Corp 半導体レーザー駆動回路及び半導体レーザー装置
JP2015005971A (ja) * 2013-06-20 2015-01-08 富士通株式会社 垂直キャビティ面発光レーザー用の電力効率の優れた高速ドライバ
JP2015192384A (ja) * 2014-03-28 2015-11-02 富士通株式会社 光半導体装置及び駆動回路の制御方法
US20160119062A1 (en) * 2014-10-28 2016-04-28 Mellanox Technologies Denmark Aps Driver circuit for an electro-absorption or micro-ring modulator and optical transmitter comprising such driver circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165131A (ja) * 2018-03-20 2019-09-26 日本電信電話株式会社 Dmlドライバ
CN111082758A (zh) * 2018-10-22 2020-04-28 立积电子股份有限公司 射频信号放大装置和射频前端模组
CN111082758B (zh) * 2018-10-22 2023-04-18 立积电子股份有限公司 射频信号放大装置和射频前端模组
CN114095106A (zh) * 2021-11-19 2022-02-25 北京邮电大学 一种针对pam4互连系统信道环境损伤影响的检测方法

Also Published As

Publication number Publication date
JP6972575B2 (ja) 2021-11-24

Similar Documents

Publication Publication Date Title
CN108322263B (zh) 光发射器、光调制器模块和光传输系统
US10720996B2 (en) Frequency characteristic adjustment circuit, optical transmission module using the same, and optical transceiver
JPH07183852A (ja) 光ファイバ伝送装置
JP6972575B2 (ja) 周波数特性調整回路、これを用いた光送信モジュール、及び光トランシーバ
US8718488B2 (en) Driver and optical transmission apparatus
Nazari et al. A 24-Gb/s double-sampling receiver for ultra-low-power optical communication
US10451903B2 (en) Optical modulator having a plurality of modulator segments
US20070116476A1 (en) Method and apparatus for generating optical duo binary signals with frequency chirp
JP2001516170A (ja) 光学的送信システム及び方法
US7474858B2 (en) Duobinary optical transmission device using at least one semiconductor optical amplifier
US7450861B2 (en) Return-to-zero alternative-mark-inversion optical transmitter and method for generating return-to-zero alternative-mark-inversion optical signal using the same
US7193539B2 (en) Precoder and optical duo-binary transmission apparatus using the same
Palermo et al. PAM4 silicon photonic microring resonator-based transceiver circuits
US7734190B2 (en) System and method for generating optical return-to-zero signals with differential bi-phase shift
EP3574585B1 (en) Threshold adjustment compensation of asymmetrical optical noise
JP2010109512A (ja) ドライバ回路及びドライバic
JP7452301B2 (ja) 光変調器および光変調方法
JP2834323B2 (ja) 光検出装置
Kern et al. 18Gb/s optical IO: VCSEL driver and TIA in 90nm CMOS
JP2018121217A (ja) 光変調器駆動回路
CN101517939B (zh) 光再生器和光再生器用的相位误差确定单元以及光再生的方法
WO2007022708A1 (en) System and method for generating optical return-to-zero signals with differential bi-phase shift and frequency chirp
JP3940117B2 (ja) デュオバイナリ光伝送装置
JP6491129B2 (ja) 駆動回路および光送信器
JP4221716B2 (ja) 光論理素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211018

R150 Certificate of patent or registration of utility model

Ref document number: 6972575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150