JP6972575B2 - 周波数特性調整回路、これを用いた光送信モジュール、及び光トランシーバ - Google Patents

周波数特性調整回路、これを用いた光送信モジュール、及び光トランシーバ Download PDF

Info

Publication number
JP6972575B2
JP6972575B2 JP2017030312A JP2017030312A JP6972575B2 JP 6972575 B2 JP6972575 B2 JP 6972575B2 JP 2017030312 A JP2017030312 A JP 2017030312A JP 2017030312 A JP2017030312 A JP 2017030312A JP 6972575 B2 JP6972575 B2 JP 6972575B2
Authority
JP
Japan
Prior art keywords
circuit
current
optical
signal
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017030312A
Other languages
English (en)
Other versions
JP2018085708A (ja
Inventor
俊彦 森
祐紀 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to US15/649,689 priority Critical patent/US10720996B2/en
Publication of JP2018085708A publication Critical patent/JP2018085708A/ja
Application granted granted Critical
Publication of JP6972575B2 publication Critical patent/JP6972575B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Communication System (AREA)

Description

本発明は、周波数特性調整回路とこれを用いた光送信モジュール、及び光トランシーバに関する。
データトラフィックの増大に伴い、光通信ネットワークの大容量化のため１波長あたり４０Ｇｂｐｓ（ギガビット毎秒）、１００Ｇｂｐｓなどの高速通信が実用化されつつある。高速の光通信を実現する技術のひとつとして、シリコンフォトニクス技術で微細な光導波路構造を作製し、１チップに演算回路と電気／光変換回路を集積する技術が注目されている。シリコンフォトニクスの光変調器では、導波路の中央に形成されたＰＮ接合に電圧を印加し、キャリア密度の変化すなわち屈折率の変化（キャリアプラズマ分散）を利用して光路長を変化させる。屈折率の変化はキャリア密度の変化に比例するため、できるだけ小さな電圧変化でキャリア密度を変化させることが望ましい。ＰＮ接合では順方向にバイアス電圧を印加したときのほうがキャリア密度の変化が大きく、変調効率がよい。しかし、それゆえに帯域が狭いという問題がある。ドライバ側から見ると、光変調器の接合容量は負荷容量に見え、高周波成分の信号が減衰して帯域が劣化するからである。ｐｉｎ型ダイオードを用いた場合は接合容量がより大きいため、高周波帯域での特性が悪くなる。
高速駆動される光変調器で帯域の劣化を防止する方法として、ドライバ回路と光変調器の間に、キャパシタ（Ｃ）と抵抗（Ｒ）で形成される整合回路（マッチング回路）を挿入する方法が提案されている（たとえば、非特許文献１参照）。光変調器のＰＮ接合と電気的に等価な整合回路を挿入することで、ｐｉｎ型ダイオードの接合容量を光変調器の設計容量に低減する。
T. Usuki, "Robust Optical Data Transfer on Silicon Photonic Chip", Journal of Lightwave Technology, vol. 30, No. 18, pp.2933-2940, Sept. 15, 2012
駆動回路と光変調器、面発光レーザ等の光回路素子の間にイコライズ回路を挿入して、高周波側に帯域拡張する構成を採用した場合、入力データパタン（「１」または「０」）に応じた光回路出力を得るために、大きな駆動電圧が必要になる。たとえば、シリコンフォトニクスで形成された光変調器を駆動する現実的な電圧値（ＶＤＤ）では、イコライズ回路が挿入された光変調器回路を高速駆動して入力データパタンに応じた変調器出力を得ることが難しい。
そこで、低い電圧で光回路素子を高速駆動し、応答特性の良い光出力を得ることのできる構成を提供することを目的とする。
本発明の一態様では、光回路素子と前記光回路素子を駆動する駆動回路の間に周波数特性調整回路が配置され、前記周波数特性調整回路は、
前記駆動回路の出力に接続されるキャパシタと、
前記駆動回路で生成される電圧によって制御される電流供給回路と、を有し、
前記電流供給回路は、前記駆動回路から受け取る電圧に応じて異なる電流値の電流を前記光回路素子に供給する。
上記の構成により、低い電圧で光回路素子を高速駆動して良好な応答特性を得ることができる。
イコライズ回路の挿入による高周波帯域の拡張を説明する図である。 イコライズ回路の挿入による高周波帯域の拡張を説明する図である。 公知の構成を適用した場合の課題を説明する図である。 公知の構成を適用した場合の課題を説明する図である。 公知の構成を適用した場合の課題を説明する図である。 実施形態の基本構成を示す図である。 図６の等価回路図である。 図６及び図７の回路における電流値の設定を説明する図である。 図６及び図７の回路における電流値の設定を説明する図である。 実施例１の周波数特性調整回路の構成図である。 実施例２の周波数特性調整回路の構成図である。 図１１の構成をトランジスタ回路で表現した図である。 実施例３の周波数特性調整回路の構成図である。 図１３の構成をトランジスタ回路で表現した図である。 実施例４の周波数特性調整回路の構成図である。 実施例５の周波数特性調整回路の構成図である。 実施例６の周波数特性調整回路の構成図である。 周波数特性調整回路のさらなる改善を説明する図である。 実施例７の周波数特性調整回路の構成図である。 図１９の回路で用いられる出力状態可変バッファの構成例を示す図である。 周波数特性調整回路の電流設定値がずれた場合の現象を説明する図である。 電流設定値のずれを検知する原理を説明する図である。 電流設定値のずれを検知する原理を説明する図である。 比較器の入力オフセットがある場合の現象とその検知を説明する図である。 比較器の入力オフセットがある場合の現象とその検知を説明する図である。 比較器の入力オフセットがある場合の現象とその検知を説明する図である。 周波数特性調整回路の電流条件をモニタする回路の構成図である。 図２５の回路で用いられる比較用信号生成回路の構成例である。 図２５の回路で用いられる比較用信号生成回路の別の構成例である。 周波数特性調整回路と、電流条件モニタ回路を用いた光送信モジュールの構成例を示す図である。 制御回路による制御フローである。 周波数特性調整回路と電流条件モニタ回路を有する光送信モジュールを用いた光トランシーバの概略ブロック図である。 図３０の光トランシーバにおけるばらつき抑制対策を示す図である。 実施形態の光送信モジュールを用いたＰＡＭ４光トランシーバの概略ブロック図である。 実施形態の光送信モジュールを用いたＰＡＭ光トランシーバの別の構成例を示す図である。 電流制御の変形例１の原理を説明する図である。 変形例１の電流条件モニタ回路の構成例である。 変形例１で用いられる比較用信号生成回路の構成例である。 変形例１で用いられる比較用信号生成回路の別の構成例である。 電流制御の変形例２の原理を説明する図である。 変形例２の電流条件モニタ回路の構成例である。 変形例２の電流条件モニタ回路の別の構成例である。 図４０のスイッチ構成を比較器内部に作りこむ場合に用いるクロック信号の例を示す図である。 スイッチ構成を内蔵する比較器の構成例である。 周波数特性調整回路と変形例の電流条件モニタ回路を用いた光送信モジュールの構成例である。 図４３の光送信モジュールを用いた光トランシーバの概略ブロック図である。 図４３の光トランシーバにおけるばらつき抑制対策を示す図である。 変形例の光送信モジュールを用いたＰＡＭ４光トランシーバの概略ブロック図である。 変形例の光送信モジュールを用いたＰＡＭ光トランシーバの別の構成例を示す図である。
実施形態では、ドライバ（駆動回路）と光変調器等の光回路素子の間に、キャパシタと電流源を含む周波数特性調整回路を挿入する。周波数特性調整回路の挿入により、帯域を拡張し、駆動電圧を増大させずに、あるいは高電圧源や負電圧源を追加せずに、高速駆動で入力データパタンに応じた光出力を得る。周波数特性調整回路は、ドライバからの出力電圧に応じて電流源から光回路素子へ供給される電流量を調整する。この構成により、低い電圧で光回路素子を高速駆動し、かつ、光回路素子の応答特性を安定させることができる。中周波数から高周波の領域で周波数特性が安定するため、副次的な効果として符号間干渉を抑制することができる。実施形態の構成の詳細を説明する前に、公知文献のマッチング回路の構成をそのまま適用したイコライズ回路を挿入することによる帯域の拡張とその問題点を説明する。
図１と図２は、イコライズ回路の挿入による帯域の拡張を説明する図である。図１（Ａ）はイコライズ回路なしの駆動回路と光変調器の等価回路図、図１（Ｂ）はイコライズ回路を挿入したときの等価回路図である。
光変調器を駆動するＣＭＯＳドライバの各ＭＯＳトランジスタは、スイッチ（ＳＷ）と内部抵抗（ＲＬ）で表され、ＶＤＤとＶＳＳの間に直列接続されている。イコライズ回路は、並列接続される抵抗ＲＦとキャパシタンスＣＦで表される。光変調器は、並列接続される接合容量ＣＭ及び接合抵抗ＲＭと、直列の寄生抵抗Ｒｓで表される。ＶMODは光変調器の容量部分にかかる電圧である。
図１（Ａ）でイコライズ回路なしの場合、光変調器の容量部分に加わる電圧ＶMOD（正確には電圧ＶMODでの電荷量）は位相変化量に比例し、電圧ＶMODの周波数依存性は光変調器の周波数依存性を表わす。図１（Ａ）の構成で、電圧ＶMODの周波数依存性は、式（１）で表される。
Figure 0006972575
図１（Ｂ）でイコライズ回路が挿入された場合、イコライズ回路の抵抗ＲＦとキャパシタンスＣＦが加わり、電圧条件は式（２）で表される。
Figure 0006972575
ＣＭＲＭ＝ＣＦＲＦが成り立つときは、式（２）は式（３）となり、式（１）と同じ形になる。
Figure 0006972575
 式（３）の意味は、Ｖoutのノードにおける電荷量、すなわち（ＣＭの電荷量−ＣＦの電荷量）は、ＶＤＤの値に依らないことを意味する。
図２は、周波数特性とイコライズ回路の抵抗ＲＦの関係を示す。グラフの横軸は周波数［Ｈｚ］、縦軸はゲインまたは光変調器にかかる電圧である。パラメータηを、
η＝（ＲＬ＋ＲＳ＋ＲＭ）／（ＲＬ＋ＲＳ＋ＲＭ＋ＲＦ）
として、イコライズ回路のないとき（ＲＦ＝０すなわちη＝１）とイコライズ回路を挿入したとき（η＜１）を比較する。式（３）の右辺で乗算される最初の項のＲＭ／（ＲＬ＋ＲＳ＋ＲＭ＋ＲＦ）が低周波領域の利得を決める項であり、ＣＭＲＭ（ＲＬ＋ＲＳ）／（ＲＬ＋ＲＳ＋ＲＭ＋ＲＦ）が帯域を決める項である。
イコライズ回路を挿入することで、中周波数領域の利得はフラットな特性を維持したまま「η」の値に応じて下がるが、帯域は１／η倍に拡張されることがわかる。また、ＣＭＲＭ＝ＣＦＲＦのときには、ＲＦの調整だけで低周波領域の利得と、帯域を制御できることがわかる。
図１及び図２の説明は、駆動対象が光変調器である場合に限らず、たとえば直接駆動型のレーザダイオードを駆動する場合にも当てはまる。
図３は、イコライズ回路を用いるときの課題を説明する図である。図３（Ａ）は駆動回路をＣＭＯＳドライバで形成し、ＣＭＯＳドライバとダイオードの間にイコライズ回路を挿入した図を示す。イコライズ回路の容量のコンダクタンスをηＣON、抵抗のコンダクタンスをηＧONとする。ドライバ側からみると、総容量はηＣON／（１＋η）となる。ηを１より十分に小さくすれば容量が小さくなり、高速動作でも周波数依存性が小さくなる。これは図２でも示されるとおりである。
図３（Ｂ）は、図３（Ａ）に対応する等化回路モデルである。ＣＭＯＳドライバのトランジスタは、スイッチＳＷと内部抵抗ＲＬで単純化されている。図３（Ｃ）のグラフの横軸は動作電圧ＶOP、縦軸は光変調器に流れる電流ＩＭである。実線Ａは光変調器の電流-電圧特性、破線Ｂは負荷線を示す。たとえば、ドライバが高電位（Ｈ）側の電圧を出力するときに変調器が「１」の状態を出力するためには、適切なＲＬまたは電源電圧ＶＤＤを与える必要がある。閾値電圧ＶTHが０．６Ｖ、電流-電圧特性と負荷線の交点を０．９Ｖ（オーバードライバ電圧は０．３Ｖ）、η＝０．１（１０倍の帯域拡大）とする。この場合、ＲLを無限大、ＲＳを０に近似したとしてもＶＤＤは３．６Ｖとなる。このような電圧が可能なＣＭＯＳでドライバ回路を作製しても、１０Ｇｂｐｓ以上の高速で動作させることはできない。
ひとつの解決策として、図４及び図５に示すように、光変調器へのバイアス印加用に追加の電源電圧ＶＤＤＰ、ＶＤＤＮを用いて、ドライバの電源電圧ＶＤＤを１．０Ｖ以下の低い電圧に抑えることが考えられる。
図４は、光変調器にＶＤＤよりも高い正のＤＣバイアス（ＶＤＤＰ）を印加する構成例を示す。図５は、光変調器にＣＭＯＳドライバのグランド電位よりも低いバイアス（ＶＤＤＮ）を印加する構成例を示す。図４及び図５でＶＤＤ＝０．９Ｖ、ＶＳＳ＝０Ｖとすると、光変調器を動作させるためには、ＶＤＤＰ＝３．６Ｖという高電圧（図４）、または、ＶＤＤＮ＝−２．７Ｖという負電圧（図５）が必要になる。光モジュールに供給される一般的な電圧は３．３Ｖであり、この供給電圧から高電圧または負電圧を生成するために回路が複雑化、大型化する。
さらに別の問題として、イコライズ回路はＣＭＲＭ＝ＣＦＲＦが成り立つことを前提としているが、光変調器やレーザダイオードの接合容量ＣＭと接合抵抗ＲＭは電圧に対して非線形であり、入力データ「１」、「０」に応じて切り替えられるドライバ出力の変化により、必ずしもＣＭＲＭ＝ＣＦＲＦが成り立たなくなる。そのため、フィルタ（イコライズ回路）の特性を駆動対象である光回路素子（光変調器、レーザダイオード等を含む）の特性に合わせる構成が望まれる。
上記の課題に鑑みて、実施形態では、駆動回路と光回路素子の間に、キャパシタと電流源を有する周波数特性調整回路を配置し、駆動回路の出力電圧に応じて電流源から光回路素子に供給される電流量を調整する。これにより、低い駆動電圧で光回路素子を高速駆動し、良好な応答特性の光出力を実現する。
図６は、実施形態の周波数特性調整回路１０の基本構成と、これを用いた光送信フロントエンドの構成を示す図である。図３に示されたＲＦとＣＦからなるイコライズ回路の代わりに、周波数特性調整回路１０が、駆動回路１１と光変調器１３の間に配置される。なお光変調器１３は光回路素子の一例であり、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）等の面発光レーザを用いてもよい。駆動回路１１は、たとえばＣＭＯＳドライバであり、入力データに応じてＶＤＤ（Ｈ）またはＶＳＳ（Ｌ）を出力する。周波数特性調整回路１０は容量ＣＦのキャパシタ１２と、電流供給回路１４を含む。容量ＣＦは図３のイコライズ回路と同じである。違いはＲＦの代わりに、電流供給回路１４の第１の電流源１４１と、第２の電流源１４２を用いて、駆動回路１１の出力に応じて電流Ｉ１または電流Ｉ２を供給する。たとえば、ＰＭＯＳ１１１がＯＮしているときに電流Ｉ２を出力し、ＮＭＯＳ１１２がＯＮしているときに電流Ｉ１を出力する。
図４（Ａ）の構成でＰＭＯＳがＯＮしているときの電流をＩ２、ＮＭＯＳがＯＮしているときの電流をＩ１とすると、図６の回路は図４（Ａ）の回路と同じ動作が可能であり、かつ電圧ＶＤＤＨはＶＤＤＰよりも低い。また、図５のような負電源も不要である。図４の回路と同じ動作が、より低い電圧と簡単な回路構成で実現できる。
図７は、図６の等価回路である。入力データに応じて駆動回路１１のスイッチＳＷ１とＳＷ２が切り替えられ、周波数特性調整回路１０に電流Ｉ１または電流Ｉ２が流れる。ノードＶoutから光変調器の等価回路１３eqに、電流Ｉｍが流れる。等価回路１３eqにおいて、ノードＶoutと光変調器の接地電位ＶＳＳの間の電位差Ｖｍが、光変調器１３にかかる電圧である。電流源１４１及び１４２から供給される電流Ｉ１とＩ２の値は、駆動回路１１の出力が高速に切り替わっても光変調器１３で安定した応答特性が得られるように、所定の条件を満たすように設定されている。
図８と図９を参照して、電流供給回路１４で用いられる電流値の設定を説明する。図８は、従来構成のイコライズ回路を用いたときの周波数特性を示す。横軸は周波数、縦軸はログスケールによるゲイン（光変調器にかかる電圧）である。イコライズ回路を挿入してη＝０．１に設定することで、高周波側に帯域が拡張されている。
図８の実線は、式（２）でＣＦＲＦ＝ＣＭＲＭが成り立つことを条件、すなわち式（３）で表される小信号特性をプロットしたものである。帯域が拡張されてもフラットな特性が維持されている。しかし、プロセスばらつきにより、ＣＦ、ＲＦ、ＣＭ、ＲＭが設計値からずれたり、接合容量や接合抵抗の電圧依存性に強い非線形な要素が含まれると、必ずしもＣＦＲＦ＝ＣＭＲＭは成り立たなくなる。
そこで、ＣＦＲＦ＞ＣｍＲｍＣＦＲＦの条件での周波数特性（細かい破線）と、ＣＦＲＦ＜ＣＭＲＭの条件での周波数特性（粗い破線）を合わせて示す。ＣＦＲＦ＝ＣＭＲＭが満たされない場合、特に、容量ＣＦまたはＣＭを変えたときに、１００ＭＨｚ〜数ＧＨｚの中周波数領域Ｍで周波数特性がフラットでなくなる。
したがって、光変調器の電流-電圧特性、または容量-電圧特性が非線形であるということは、電流または容量値の電圧依存性が変化することを意味する。この場合、図８のように中周波数帯域での特性変動が生じる。特に、順方向のＰＮ接合では電圧に対する接合容量の変化が非線形であり、周波数特性が変動しやすい。
中周波数領域で周波数特性が変動する理由のひとつは、図１（Ｂ）で入力データに応じてＣＭＯＳドライバの出力レベル（「Ｈ」または「Ｌ」）が変わると、ノードＶoutに存在する電荷量が変わり、信号の変化が、その電荷量の変化の時定数（〜ＣＭＲＭ）より早いか遅いかでゲインが変化するためである。中周波数領域Ｍで特性が変動すると、データ依存性のジッタである符号間干渉（ＩＳＩ：Inter-Symbol Interference）が生じる。したがって、図７において、駆動回路１１の出力レベルに応じて、周波数特性調整回路１０から供給される電流量Ｉ１、Ｉ２を変調器の特性やＣＦのプロセスばらつきに対して、適切な値に設定できることが望まれる。
図９は、周波数特性調整回路１０の電流設定条件を示す図である。図９の左図は、低電位電圧ＶＳＳが選択されて光変調器に電流Ｉ１が流れる状態を示す。図９の右図は、高電位電圧ＶＤＤが選択されて光変調器１３に電流Ｉ２が流れる状態を示す。左図でＶＳＳが選択されると、ノード１６に電圧ＶＭ１が現れる。このとき、スイッチ１５１がオンして光変調器１３に電流ＩＭ（ＶＭ１）が流れる。右図でＶＤＤが選択されると、ノード１６に電圧ＶＭ２が現れる。このとき、スイッチ１５２がオンしてノード１７から光変調器１３に電流ＩＭ（ＶＭ２）が流れる。
周波数特性調整回路１０のキャパシタ１２の容量をＣＦ、光変調器１３の電流-電圧特性をＩＭ（ＶＭ）、光変調器１３の電荷-電圧特性をＱＭ（ＶＭ）とする。周波数特性をフラットにするための電流条件は、
ＩＭ（ＶＭ１）＝Ｉ１ （４）
ＩＭ（ＶＭ２）＝Ｉ２ （５）
Ｑ１−ＣＦ（Ｖｓｓ-ＶＭ１）＝Ｑ２−ＣＦ（ＶＤＤ-ＶＭ２） （６）
である。ここで、Ｑ１は、光変調器１３に電圧ＶＭ１がかかるときの容量ＣＭの電荷量である（Ｑ１＝ＱＭ（ＶＭ１））。Ｑ２は、光変調器１３に電圧ＶＭ２がかかるときの容量ＣＭの電荷量である（Ｑ２＝ＱＭ（ＶＭ２））。ＣＦ（Ｖｓｓ-ＶＭ１）は駆動回路１１で電圧Ｖｓｓが選択されたときのキャパシタ１２の電荷量、ＣＦ（ＶＤＤ-ＶＭ１）は駆動回路１１で電圧ＶＤＤが選択されたときのキャパシタ１２の電荷量である。
この電流条件は、入力データ「０」、「１」の変化にかかわらずノード１６での電荷量を一定に保つことを意味する。これにより、帯域拡張された光変調器１３で周波数特性がフラットになり、データ依存性のジッタを生じさせずに高速動作が実現できる。
電流源１４１、１４２を付加することにより消費電流の増加はあるが、駆動回路１１の電源電圧自体を低く抑えることができるため、あるいは、バイアス印加用に追加の電源電圧を必要としないため、全体の消費電力やコストを抑えることができる。
図１０は、実施例１の周波数特性調整回路１０Ａを用いたレーザダイオード１３Ａの調整動作を示す。レーザダイオードは、たとえばＶＣＳＥＬ等の面発光レーザである。駆動回路１１ＡにデータＬが入力されると、ノード１８が「Ｌ」となる。ノード１８で駆動信号が分割され、一方の信号は遅延回路２７、２８によりτ１+τ２の遅延を受け、ノード１９で「Ｌ」になる。この場合、キャパシタ１２に「Ｌ」が出力されるとともに、ＳＷ１がＯＦＦとなり電流Ｉ１は流れない。分割された他方の信号は、遅延回路２９で遅延調整されて「Ｈ」が出力される。遅延回路２９の遅延量τ３は、τ３＝τ１＋τ２となるように調整されている。電流Ｉ１の遮断と同じタイミングで、遅延回路２９の出力「Ｈ」によりスイッチＳＷ２がＯＮして、レーザダイオード１３Ａに電流Ｉ２が流れる。
駆動回路１１ＡにデータＨが入力されると、中間ノード１８が「Ｈ」となる。中間ノード１８で駆動信号が分割され、一方の信号は遅延回路２７、２８によりτ１+τ２の遅延を受け、出力ノード１９で「Ｈ」になる。この場合、キャパシタ１２に「Ｈ」が出力されるとともに、周波数特性調整回路１０ＡのスイッチＳＷ１がＯＮになり、レーザダイオード１３Ａに電流Ｉ１が流れる。分割された他方の信号は、遅延回路２９でτ３の遅延を受けて駆動回路１１Ａから「Ｌ」が出力される。電流Ｉ１が流れるのと同じタイミングで、遅延回路２９の出力「Ｌ」により周波数特性調整回路１０ＡのスイッチＳＷ２がＯＦＦとなり、電流Ｉ２が遮断される。
この構成により、ノードＶoutでの電荷量は常に一定となり、レーザダイオード１３Ａが高速駆動信号で駆動される場合でも入力データに応じた応答特性を良好に保つことができる。
図１１は、実施例２の周波数特性調整回路１０Ｂを用いた光変調器１３Ｂの調整動作を示す。実施例２では、マッハツェンダ型光変調器１３Ｂを駆動する。この例では、インバータ３１、３２、３３、３４を含む差動構成の駆動回路が用いられている。
光源であるレーザダイオード（ＬＤ）４０から出力された光を２つに分岐して、分岐した光を光導波路１３１と１３２に入力する。電極１３３、１３４への電圧印加により、光導波路１３１と１３２の実効光路長に変化が与えられた後、合波器１３６で合波される。合波器１３６において光導波路１３１を伝搬した光と光導波路１３２を伝搬した光に位相差がないときは、最大の出力が得られる。２つの光の間に波長の半分の光路長差が生じているときは、打ち消し合って出力が小さくなる。これにより強度変調が行われる。
インバータ３１にデータ「Ｈ」が入力されるとインバータ３２を経てキャパシタ１２−１に「Ｈ」電圧が出力される。このとき、インバータ３１から「Ｌ」電圧が出力されてスイッチＳＷ３とＳＷ６をＯＦＦにする。他方、インバータ３３に反転データ「Ｌ」が入力されてインバータ３４からキャパシタ１２−２に「Ｌ」電圧が出力される。インバータ３３から出力される「Ｈ」電圧は、スイッチＳＷ４とＳＷ５をＯＮにする。
スイッチＳＷ３とＳＷ５はノード３５に接続され、スイッチＳＷ４とＳＷ６はノード３６に接続されている。入力データ「Ｈ」と反転データ「Ｌ」によりノード３５にデータの変化に伴うＡＣ電流と電流Ｉ２の合成電流が流れて、マッハツェンダ型光変調器１３Ｂの一方の光導波路１３１の電極１３３に、データの変化に伴うＡＣ電流と電流Ｉ２の合成電流が流れる。同時に、ノード３６にデータの変化に伴うＡＣ電流と電流Ｉ１の合成電流が流れ、光導波路１３２の電極１３４にデータの変化に伴うＡＣ電流と電流Ｉ１の合成電流が流れる。光導波路１３２を伝搬する光は屈折率変化に応じた位相調整を受けた後に、位相シフタ１３５でπ／２の位相シフトを受けて、光導波路１３１を伝搬する光と合波される。このとき、変調器出力は最大になる。
インバータ３１にデータ「Ｌ」が入力され、インバータ３３に反転データ「Ｈ」が入力されるときは、上記と逆の動作になり、電極１３３に電流Ｉ１が流れ、電極１３４に電流Ｉ２が流れる。光導波路１３２を伝搬する光は屈折率変化に応じた位相調整を受けた後に位相シフタ１３５でπ／２の位相シフトを受けて、光導波路１３１を伝搬する光と合波される。合波された光は打ち消し合って変調器出力は最小となる。
図１２は、実施例２の周波数特性調整回路１０Ｂをトランジスタ回路で表記した図である。第１の電流源１４１は電流Ｉ１を生成し、第２の電流源１４２は電流Ｉ２を生成する。電流源１４１は、Ｔｒ１７を介してＴｒ１８のゲートに接続されており、電流源１４２はＴｒ２３を介してＴｒ２４のゲートに接続されている。
インバータ３１にデータ「Ｈ」が入力されるとインバータ３２を経てキャパシタ１２−１に「Ｈ」電圧が出力される。インバータ３１からの出力電圧「Ｌ」はＰＭＯＳＴｒ１３とＰＭＯＳＴｒ２２をＯＮにし、ＮＭＯＳＴｒ１６とＮＭＯＳＴｒ１９をＯＦＦにする。他方、インバータ３３に反転データ「Ｌ」が入力されてインバータ３４からキャパシタ１２−２に「Ｌ」電圧が出力される。インバータ３３からの出力電圧「Ｈ」は、ＮＭＯＳＴｒ１４とＮＭＯＳＴｒ２１をＯＮにし、ＰＭＯＳＴｒ１５とＰＭＯＳＴｒ２０をＯＦＦにする。ＮＮＯＳＴｒ１４、ＮＭＯＳＴｒ１６、ＭＯＳＴｒ１９とＭＯＳＴｒ２１は必須ではなく、用いなくてもよい。
Ｔｒ１３とＴｒ１４のＯＮにより、ノード４２は電流Ｉ１が流れ、同時にＴｒ１５とＴｒ１６のＯＦＦにより、ノード４１への電流の供給は遮断される。また、Ｔｒ２１とＴｒ２２のＯＮによりノード４１に電流Ｉ２が流れ、同時に、Ｔｒ１９とＴｒ２０のＯＦＦによりノード４２への電流の供給は遮断される。したがって、ノード３５にはＣＦで低周波成分がカットされたデータの変化に伴う電流とノード４１に現れる電流Ｉ２だけが流れ、ノード３６には、ＣＦで低周波成分がカットされたデータの変化に伴う電流とノード４２に現れる電流Ｉ１だけが流れる。この結果、光導波路１３２の電極１３４にＣＦで低周波成分がカットされた、データの変化に伴う電流と電流Ｉ１が流れる。光導波路１３１の電極１３３にはＣＦで低周波成分がカットされたデータの変化に伴う電流とＩ２が流れる。合波器１３６で合波された光は強め合って変調器出力は最大となる。
インバータ３１にデータ「Ｌ」が入力され、インバータ３３に反転データ「Ｈ」が入力されるときは、上記と逆の動作になり、電極１３３に電流Ｉ１が流れ、電極１３４に電流Ｉ２が流れる。合波器１３６で合波された光は打ち消し合って変調器出力は最小となる。
図１１と図１２で、マッハツェンダ型光変調器１３Ｂの光導波路１３１と１３２はＰＮ接合で形成されている。接合容量が大きくかつ容量-電圧特性が非線形なＰＮ接合を有する光変調器１３Ｂを用いる場合でも、周波数特性調整回路１０Ｂを用いることで、低電圧の高速駆動の際に良好な応答特性が得られる。
図１３は、実施例３の周波数特性調整回路１０Ｃを用いた光変調器１３Ｂの調整動作を示す。実施例３では、マッハツェンダ型光変調器１３Ｂを駆動する。この例では、電流源として、第１の電流Ｉ１を供給する第１の電流源１４７，１４８と、差分電流（Ｉ２−Ｉ１）を供給する第２の電流源１４９を用いる。また、インバータ３１、３２、３３、３４を含む差動構成の駆動回路が用いられている。
光源であるレーザダイオード（ＬＤ）４０から出力された光を２つに分岐して、分岐した光を光導波路１３１と１３２に入力する。電極１３３、１３４への電圧印加により、光導波路１３１と１３２の実効光路長に変化が与えられた後、合波器１３６で合波される。合波器１３６において光導波路１３１を伝搬した光と光導波路１３２を伝搬した光に位相差がないときは、最大の出力が得られる。２つの光の間に波長の半分の光路長差が生じているときは、打ち消し合って出力が小さくなる。これにより強度変調が行われる。
インバータ３１にデータ「Ｈ」が入力されるとインバータ３２を経てキャパシタ１２−１に「Ｈ」電圧が出力される。このとき、インバータ３１から「Ｌ」電圧が出力されてスイッチＳＷ７をＯＦＦにする。他方、インバータ３３に反転データ「Ｌ」が入力されてインバータ３４からキャパシタ１２−２に「Ｌ」電圧が出力される。インバータ３３から出力される「Ｈ」電圧は、スイッチＳＷ９をＯＮにする。ＳＷ８とＳＷ１０は常時ＯＮである。周波数特性調整回路１０Ｃの特性に問題がない場合は、ＳＷ８とＳＷ１０を省略してもよい。
スイッチＳＷ７とＳＷ８はノード４６に接続され、スイッチＳＷ９とＳＷ１０はノード４５に接続されている。入力データ「Ｈ」と反転データ「Ｌ」によりノード４５にはＣＦで低周波成分がカットされたデータの変化に伴う電流と電流Ｉ２−Ｉ1とＩ1との合成電流Ｉ２が流れて、マッハツェンダ型光変調器１３Ｂの一方の光導波路１３１の電極１３３に電流Ｉ２が流れる。同時に、ノード４６にはＣＦで低周波成分がカットされたデータの変化に伴う電流と電流Ｉ１が流れ、光導波路１３２の電極１３４に電流Ｉ１が流れる。光導波路１３２を伝搬する光は屈折率変化に応じた位相調整を受けた後に、位相シフタ１３５でπ／２の位相シフトを受けて、光導波路１３１を伝搬する光と合波される。このとき、変調器出力は最大になる。
インバータ３１にデータ「Ｌ」が入力され、インバータ３３に反転データ「Ｈ」が入力されるときは、上記と逆の動作になり、電極１３３に電流Ｉ１が流れ、電極１３４に電流Ｉ２が流れる。光導波路１３２を伝搬する光は屈折率変化に応じた位相調整を受けた後に位相シフタ１３５でπ／２の位相シフトを受けて、光導波路１３１を伝搬する光と合波される。合波された光は打ち消し合って変調器出力は最小となる。
図１４は、図１３（実施例３）の周波数特性調整回路１０Ｃを、トランジスタ回路で表記した図である。第１の電流源２４１は電流Ｉ１を生成し、第２の電流源１４９は電流（Ｉ２−Ｉ１）を生成する。この差分電流をΔＩと称してもよい。電流源２４１は、Ｔｒ７を介してＴｒ８とＴｒ９のゲートに接続されており、ＴｒがＯＮする条件ではノード４３とノード４４に電流Ｉ１が現れる。電流源１４９は、Ｔｒ１０を介してＴｒ１１のゲートに接続されている。
インバータ３１にデータ「Ｈ」が入力されるとインバータ３２を経てキャパシタ１２−１に「Ｈ」電圧が出力される。インバータ３１からの出力電圧「Ｌ」はＰＭＯＳＴｒ６をＯＮにし、ＮＭＯＳＴｒ３をＯＦＦにする。他方、インバータ３３に反転データ「Ｌ」が入力されてインバータ３４からキャパシタ１２−２に「Ｌ」電圧が出力される。インバータ３３からの出力電圧「Ｈ」は、ＮＭＯＳＴｒ５をＯＮにし、ＰＭＯＳＴｒ４をＯＦＦにする。ＮＮＯＳＴｒ３とＮＭＯＳＴｒ５は必須ではなく、用いなくてもよい。
Ｔｒ６のＯＮによりノード４９に差分電流ΔＩが流れ、ノード４７に現れる電流Ｉ１と足し合わされ、ノード４３にはΔＩ＋Ｉ１＝Ｉ２が流れる。この結果、ノード４５にはＣＦで低周波成分がカットされたデータの変化に伴う電流と電流Ｉ２が流れ、光導波路１３１の電極１３３にデータの変化に伴うＡＣ電流と電流Ｉ２が流れる。同時に、Ｔｒ４のＯＦＦによりノード５０への電流の供給は遮断される。ノード４６には、ＣＦで低周波成分がカットされたデータの変化に伴う電流とノード４８に現れる電流Ｉ１だけが流れる。この結果、光導波路１３２の電極１３４にＣＦで低周波成分がカットされたデータの変化に伴う電流と電流Ｉ１が流れる。合波器１３６で合波された光は強め合って光変調器１３Ｂの出力は最大となる。
インバータ３１にデータ「Ｌ」が入力され、インバータ３３に反転データ「Ｈ」が入力されるときは、上記と逆の動作になり、電極１３３にＣＦで低周波成分がカットされたデータの変化に伴う電流と電流Ｉ１が流れ、電極１３４にＣＦで低周波成分がカットされたデータの変化に伴う電流と電流Ｉ２が流れる。合波器１３６で合波された光は打ち消し合って変調器出力は最小となる。
図１３と図１４で、マッハツェンダ型光変調器１３Ｂの光導波路１３１と１３２はＰＮ接合で形成されている。接合容量が大きくかつ容量-電圧特性が非線形なＰＮ接合を有する光変調器１３Ｂを用いる場合でも、周波数特性調整回路１０Ｃを用いることで、低電圧の高速駆動の際に良好な応答特性が得られる。
図１５は、実施例４の周波数特性調整回路１０Ｄを用いた光変調器１３Ｃの調整動作を示す。実施例４では、マッハツェンダ型光変調器１３Ｃを用いて２ビットのパルス振幅変調（ＰＡＭ-４）を行う。マッハツェンダ型光変調器１３Ｃの光導波路１３１と１３２のそれぞれに、最下位ビット（ＬＳＢ）用の電極１３７、１３９と、最上位ビット（ＭＳＢ）用の電極１３８、１４０が配置されている。位相シフタ１３５で、２つの光導波路１３１、１３２を伝搬する光の間にπ／２の位相差が与えられるのは実施例２と同様である。
周波数特性調整回路１０ＤはＬＳＢ用の回路部分１０Ｄ−１と、ＭＳＢ用の回路部分１０Ｄ−２を含む。回路部分１０Ｄ−１と１０Ｄ−２の基本構成と動作は、図１１の構成及び動作と同じであり、重複する説明を省略する。
ＬＳＢ用の回路部分１０Ｄ−１は、電流源１４３と１４４を有する。ＭＳＢ用の回路部分１０Ｄ−２は、電流源１４５と１４６を有する。電流源１４３は電流ＩＬ２を生成し、電流源１４４は電流ＩＬ１を生成する。電流源１４５は電流ＩＭ２を生成し、電流源１４６は電流ＩＭ１を生成する。電流ＩＬ１と電流ＩＭ１の比は通常は１：２であるが、違う値でもかまわない。電流源１４３、１４４、１４５、１４６は同じ電源電圧ＶＤＤＨに接続されていてもよい。２ビットの入力データの値に対して、変調１、変調２で生成された位相変化の和の位相変化として、変調器光変調器１３Ｃで４種類の位相変化が生成される。
たとえば、ＬＳＢ用の回路部分１０Ｄ−１への入力データが「Ｈ」の場合、電極１３７にＣＦＬ（１２Ｌ−１）で低周波成分がカットされたデータの変化に伴う電流と電流ＩＬ２が流れ、電極１３９にＣＦＬ（１２Ｌ−２）で低周波成分がカットされたデータの変化に伴う電流と電流ＩＬ１が流れる。ＭＳＢ用の回路部分１０Ｃ−２への入力データが「Ｈ」の場合、電極１３８にＣＦＭ（１２Ｍ−１）で低周波成分がカットされたデータの変化に伴う電流と電流ＩＭ２が流れ、電極１４０にＣＦＭ（１２Ｍ−２）で低周波成分がカットされたデータの変化に伴う電流と電流ＩＭ１が流れる。合波器１３６では、回路部分１０Ｃ−１と１０Ｃ−２に印加される電圧に応じて４つの振幅のいずれかを有するパルス波形が生成される。
図１６は、実施例５の周波数特性調整回路１０Ｅを用いて、マッハツェンダ型光変調器１３Ｄの駆動動作を調整する。図１５では、マッハツェンダ型光変調器１３ＣでＬＳＢとＭＳＢに別々の電極を配置していたが、図１６では、光導波路１３１に配置される電極１６１と、光導波路１３２に配置される電極１６２を用いる。
実施例１〜４と同様に、ＬＳＢ用の回路部分では、入力される電圧信号レベル（ＨまたはＬ）に応じて、異なる電流値ＩＬ２またはＩＬ１が流れる（図中では「ＩＬ２／ＩＬ１」、「ＩＬ１／ＩＬ２」と表記）。ＭＳＢ用の回路部分では、入力される電圧信号レベル（ＨまたはＬ）に応じて、異なる電流値ＩＭ２またはＩＭ１が流れる（図中では「ＩＭ２／ＩＭ１」、「ＩＭ１／ＩＭ２」と表記）。
ここで、ＮＲＺ（Non-Return to Zero）信号に対して図９を参照して述べた周波数特性をフラットにするための電流条件と同様に、図１６の構成でＰＡＭ４信号に対する周波数特性をフラットにするための条件を考える。図１６での条件は下記で表される。
ＩＭ（ＶＭ００）＝ＩＭ１＋ＩＬ１ （７）
ＩＭ（ＶＭ０１）＝ＩＭ１＋ＩＬ２ （８）
ＩＭ（ＶＭ１０）＝ＩＭ２＋ＩＬ１ （９）
ＩＭ（ＶＭ１１）＝ＩＭ２＋ＩＬ２ （１０）
Ｑ００−ＣＦＬ（ＶＳＳ-ＶＭ００）−ＣＦＭ（ＶＳＳ-ＶＭ００）
≒Ｑ００−ＣＦＬ（ＶＤＤ-ＶＭ０１）−ＣＦＭ（ＶＳＳ-ＶＭ０１）
≒Ｑ００−ＣＦＬ（ＶＳＳ-ＶＭ１０）−ＣＦＭ（ＶＤＤ-ＶＭ１０）
≒Ｑ００−ＣＦＬ（ＶＤＤ-ＶＭ１１）−ＣＦＭ（ＶＤＤ-ＶＭ１１） （１１）
ここで変調器の電流-電圧特性をＩＭ（ＶＭ）は、マッハツェンダ型光変調器１３Ｄの電流−電圧特性である。
図１６の構成を用いた場合も、低い駆動電圧で光変調器１３Ｄが高速駆動されるときに良好な応答特性で歪の少ないパルス形状を得ることができる。変調器１３Ｄの電気特性に非線形が強くなると等式は成り立たなく場合もあり得るが、その場合でも近似され得る。
図１７は、実施例６として、周波数特性調整回路１０Ｆを用いて、マッハツェンダ型光変調器１３Ｆの駆動動作を調整する。図１５では、マッハツェンダ型光変調器１３ＣでＬＳＢとＭＳＢに別々の電極を配置していたが、図１７では、実施例５と同様に、光導波路１３１に配置される電極１６１と、光導波路１３２に配置される電極１６２を用いる。また、電流源２５０、２５１、２５２、２５３、２５４を用いる。
電流源２５０と電流源２５１は、電流Ｉ00を供給する。電流源２５０に接続されるスイッチＳＷ１９と、電流源２５１に接続されるスイッチＳＷ２０は、常時オンである。周波数特性調整回路１０Ｆの特性によっては、ＳＷ１９とＳＷ２０を省略してもよい。
データ信号Ｃ１とその反転信号が入力される駆動回路（インバータ８１〜８４を含む）に対応する回路部分では、キャパシタンスＣF1のキャパシタ１１４−１，１１４−２が用いられる。入力される電圧信号の値（ＨまたはＬ）に応じて、ノード６７，６８を流れる電流値は、Ｉ01−Ｉ00か、またはゼロになる。
データ信号Ｃ２とその反転信号が入力される駆動回路（インバータ８５〜８８を含む）に対応する回路部分では、キャパシタンスＣF2のキャパシタ１１５−１，１１５−２が用いられる。入力される電圧信号の値に応じて、ノード６９，７０を流れる電流値は、Ｉ10−Ｉ01か、またはゼロになる。
データ信号Ｃ３とその反転信号が入力される駆動回路（インバータ８９〜９２を含む）に対応する回路部分では、キャパシタンスＣF3のキャパシタ１１６−１，１１６−２が用いられる。入力される電圧信号の値に応じて、ノード７１，７２を流れる電流値は、Ｉ11−Ｉ10か、またはゼロになる。
図１７の実施例６で４つの電圧レベルＶＭ００、ＶＭ０１、ＶＭ１０、ＶＭ１１を用いて変調するときに周波数特性をフラットにするための条件は、
ＩＭ（ＶＭ００）＝Ｉ00 （１２）
ＩＭ（ＶＭ０１）＝Ｉ00＋（Ｉ01−Ｉ00）＝Ｉ01 （１３）
ＩＭ（ＶＭ１０）＝Ｉ00＋（Ｉ01−Ｉ00）＋（Ｉ10−Ｉ01）＝Ｉ10 （１４）
ＩＭ（ＶＭ１１）＝Ｉ00＋（Ｉ01−Ｉ00）＋（Ｉ10−Ｉ01）＋（Ｉ11−Ｉ10）＝Ｉ11
（１５）
Ｑ00−ＣF1（ＶＳＳ−ＶＭ００）−ＣF2（ＶＳＳ−ＶＭ００）−ＣF3（ＶＳＳ−ＶＭ００）
＝Ｑ01−ＣF1（ＶＤＤ−ＶＭ０１）−ＣF2（ＶＳＳ−ＶＭ０１）−ＣF3（ＶＳＳ−ＶＭ０１）
＝Ｑ10−ＣF1（ＶＤＤ−ＶＭ１０）−ＣF2（ＶＤＤ−ＶＭ１０）−ＣF3（ＶＳＳ−ＶＭ１０）
＝Ｑ11−ＣF1（ＶＤＤ−ＶＭ１１）−ＣF12（ＶＤＤ−ＶＭ１１）−ＣF3（ＶＤＤ−ＶＭ１１）
（１６）
である。
図１７の構成を用いた場合も、低い駆動電圧で光変調器１３Ｆが高速駆動されるときに良好な応答特性で歪の少ないパルス形状を得ることができる。
実施例１〜６の周波数特性調整回路は、駆動回路から受け取る電圧に応じて異なる電流値の電流を駆動対象である光回路素子に供給することで、低い電圧で光回路素子を高速駆動して良好な応答特性を実現した。実施例１〜６の回路は、以下で述べる構成によりさらに改善することが可能である。
図１８は、周波数特性調整回路のさらなる改善を説明する図である。イコライズ回路を用いない状態（一点鎖線Ｗで示される周波数特性）から、実線Ｙのように設計されたイコライズ回路を挿入することで帯域を１０倍伸ばす（ＤＣゲインは１０分の１）ことができる。ただし、プロセスばらつきなどにより容量が設計値からたとえば２０％ダウンした場合、点線Ｚで示すように、中周波数帯域で周波数特性がフラットでなくなり、信号にシンボル間干渉（ＩＳＩ）が生じる。
これを解決するために、実施例１〜６では光回路素子に供給される電流の設定を変更して、破線Ｘのようにフラットな周波数特性を実現した。周波数特性はフラットであるが、ＤＣゲインや帯域が設計した値からわずかにずれてしまうことがある。
設計値からのずれを解消するために、バラクタのような可変容量を用いるという方法も考えられるが、寄生抵抗分が大きく、また線形性（容量−電圧特性）も良くないので、周波数特性を悪化させるおそれがある。
そこで、実施例７では、駆動回路とキャパシタの組を複数配置し、一部またはすべての組で駆動回路の出力状態を「アクティブ」と「High-Z」（高インピーダンス）の間で選択可能にする。
図１９は、実施例７の周波数特性調整回路１０Ｇを用いた光変調器１３Ｂの動作例を示す。この例では、図１３（実施例３）と同様に、第１の電流Ｉ１を供給する第１の電流源１４７，１４８と、差分電流（Ｉ２−Ｉ１）を供給する第２の電流源１４９を用いて、マッハツェンダ型光変調器１３Ｂを駆動する。
データ信号の入力側で、図１３のインバータ３１、３２及びキャパシタ（ＣＦ）１２−１に替えて、駆動回路としての出力状態可変バッファ２０１とキャパシタＣＦ−１の組を複数配置する。反転データ信号の入力側で、図１３のインバータ３３、３４及びキャパシタ（ＣＦ）１２−２に替えて、駆動回路としての出力状態可変バッファ２０３とキャパシタＣＦ−２の組を複数配置する。
より具体的には、インバータ３１、３２、及びその出力に接続されているＣＦが、出力状態可変バッファ２０１−１とＣＦ１、出力状態可変バッファ２０１−２とＣＦ２、…、出力状態可変バッファ２０１−ｍとＣＦｍに分割されている。同様に、インバータ３３、３４、及びその出力に接続しているＣＦが、出力状態可変バッファ２０３−１とＣＦ１、出力状態可変バッファ２０３−２とＣＦ２、…、出力状態可変バッファ２０３−ｍとＣＦｍに分割されている。
出力状態可変バッファ２０１−１〜２０１−ｍには、データ信号とともに、制御信号Ｓ１，Ｓ１、...Ｓｍがそれぞれ入力され、出力状態可変バッファ２０３−１〜２０３−ｍには、反転データ信号とともに、制御信号Ｓ１，Ｓ１、...Ｓｍがそれぞれ入力される。
出力状態可変バッファ２０１及び２０３は、制御信号Ｓが「Ｈｉｇｈ」の場合には入力をバッファして出力するが、制御信号Ｓが「Ｌｏｗ」の場合には出力状態を「High-Z」にする機能を持っている。したがって、キャパシタＣＦ１〜ＣＦｍのうち、制御信号Ｓが「Ｈｉｇｈ」の状態の出力状態可変バッファ２０１または２０３に接続されているキャパシタだけが周波数特性調整に寄与する。制御信号Ｓが「Ｌｏｗ」である出力状態可変バッファ２０１または２０３に接続されているキャパシタは、周波数特性に寄与しない。この構成では、制御信号により信号帯域の調整が可能となり、複数の通信規格に対して対応可能な光送信器が実現できる。
電流値の切り替えによるマッハツェンダ型光変調器１３Ｂの駆動動作は、実施例３と同じであり、重複する説明を割愛する。なお、電流源につながるスイッチＳＷ７とＳＷ９を制御する信号は、図１３では、インバータ３１、３２の間、およびインバータ３３と３４の間から取り出しているのに対し、図１９では独立してインバータ３１、３３を設けているが、機能は同じである。
図１９の構成は、図１３の差分電流を用いるスイッチ構成（実施例３）を例にとっているが、図１４のトランジスタ構成にも同様に適用される。また、実施例１、２、４〜６のいずれの構成にも適用可能である。いずれの構成と組み合わせた場合にも、制御信号Ｓによって出力状態可変バッファとキャパシタの所望の組で、出力状態を「アクティブ」または「High-Z」とすることで、周波数特性をフラットにしつつ、設計通りの周波数帯域を実現することができる。
図２０は、出力状態可変バッファ２０１−ｍの回路構成例を示す。図２０では図示の便宜上、一部の結線が省略されているが、出力状態可変バッファ２０１にはデータ信号（ＩＮ）と、制御信号Ｓｍが入力され、インバータ２２０によって制御信号Ｓｍの反転信号が生成される。制御信号Ｓｍと反転制御信号Ｓｍ（バー）はそれぞれ対応するトランジスタのゲートに接続される。
入力２１１は信号成分２１２と信号成分２１３の２系統に分岐され、それぞれインバータ２２１と２２４に入力される。インバータ２２１と２２４の各々は、電源側がＰＭＯＳトランジスタ２２３、２２６に接続され、グランド側がＮＭＯＳトランジスタ２２２、２２５に接続されている。
制御信号Ｓｍが「Ｈｉｇｈ」の時には、ＮＭＯＳトランジスタ２２２及び２２５はＯＮしている。ＰＭＯＳトランジスタ２２３及び２２６も、その入力はインバータ２２０によって反転され「Ｌｏｗ」になっているので、同じくＯＮしている。そのため、インバータ２２１と２２４の出力は、入力ＩＮと反転した信号となる。また、ＰＭＯＳトランジスタ２２８とＮＭＯＳトランジスタ２３０もオフしているため、ＰＭＯＳトランジスタ２２７とＮＭＯＳトランジスタ２２９からなる回路はインバータとして働き、結果として出力（ＯＵＴ）は入力と同じ信号となり、全体としてバッファの役割を果たす。
一方、制御信号Ｓｍが「Ｌｏｗ」の時には、ＰＭＯＳトランジスタ２２３、２２６と、ＮＭＯＳトランジスタ２２２、２２５はオフし、インバータ２２１、２２４は動かず、ＰＭＯＳトランジスタ２２８とＮＭＯＳトランジスタ２３０がＯＮとなる。その結果、ＰＭＯＳトランジスタ２２７とＮＭＯＳトランジスタ２２９もオフとなり、出力（ＯＵＴ）は「High-Z」の状態となる。
このように、２段のＣＭＯＳインバータを用いて駆動回路、すなわち出力状態可変バッファ２０１及び２０３を実現している。２分岐された経路のそれぞれで、初段のＣＭＯＳインバータが電源とグランドにスイッチ接続され、第１経路の初段スイッチＯＦＦでＣＭＯＳインバータの出力は電源側に固定され、第２経路の初段スイッチＯＦＦでＣＭＯＳインバータの出力はグランド側に固定される。このとき、第１経路の初段ＣＭＯＳインバータの出力が接続される２段目のＰＭＯＳと、第２経路の初段ＣＭＯＳインバータの出力が接続される２段目のＮＭＯＳの出力は「High-Z」の状態となる。分割された各駆動回路は図２０の出力状態バッファ構成に限定されず、入力値と「High-Z」状態を選択的に出力できる任意の構成をとることができる。
＜周波数特性調整回路から供給される電流の制御＞
次に、周波数特性調整回路１０から供給される電流Ｉ１及び電流Ｉ２の制御について説明する。電流Ｉ１と電流Ｉ２の制御は、上述した実施例１〜７のいずれにも適用される。
図２１は、周波数特性調整回路１０から光回路素子に供給される電流がずれた場合の現象を説明する図である。上段は、中間周波数領域より低い周期で交互に「０」と「１」が切り替わる信号を駆動回路１１に入力したときの入力波形、下段は、上段の信号が駆動回路１１へ入力されたときに光変調器１３に加わる電圧の波形を示す。ここでは、光変調器１３は、周波数特性調整回路１０から光変調器１３に供給される電流が、上述した式（４）と式（５）の条件通り供給されれば設計通りの性能を示すが、
ＩＭ（ＶＭ１）＝Ｉ１ （４）
ＩＭ（ＶＭ２）＝Ｉ２ （５）
周波数特性調整回路１０から光変調器１３に供給される電流がＩ1ではなくＩ１'になった場合、またはＩ２ではなくＩ２'になった場合を考える。図２１のパターン（Ａ）は、Ｉ１'＝Ｉ１かつＩ２'＝Ｉ２のときの駆動回路入力と光変調器の電圧波形を示す。
パターン（Ｂ）は、Ｉ１' ＜Ｉ1、またはＩ２' ＞Ｉ2のときの波形、パターン（Ｃ）は、Ｉ１'＞Ｉ1または、Ｉ２' ＜Ｉ2のときの波形である。パターン（Ａ）では、駆動回路への入力信号の変化時（立上りと立下り）に、スパイク状の波形が見られ、その後に一定の電圧が維持される。パターン（Ｂ）では、入力値「１」の区間で、スパイクのあとに、あるべき電圧レベルから徐々に上昇している。入力値が「０」に切り替わったときは、逆方向のスパイクが発生し、その後にあるべき電圧レベルに向かって徐々に下降している。
パターン（Ｃ）では、「０」から「１」への変化によるスパイクの発生後に、電圧レベルが緩やかに下降しているが、所定期間内にあるべき電圧レベルに戻っていない。入力値が「０」になったときは、逆方向のスパイクの後に、あるべき電圧レベルに向かってゆっくりと上昇を続けている。
パターン（Ａ）では、スパイクの後に光変調器に加わる電圧が一定のレベルに維持されるのに対し、パターン（Ｂ）とパターン（Ｃ）では、スパイク（入力値の切り替わり）の後に光変調器に加わる電圧がずれていることがわかる。パターン（Ｂ）とパターン（Ｃ）で変化の方向は反対である。
図２２は、電流設定値のずれを検知する原理を説明する図であり、本来の波形を、時間をずらして重ね合わせものである。実線は図２１の波形、破線は時間をずらしたときの波形である。後から変化する破線の波形で、初期のスパイク状の電圧変化が収まったときの時刻Ｔ１（入力がＨｉｇｈ）と、時刻Ｔ２（入力がＬｏｗ）で、２つの波形の電圧を比較する。図中のサークルで示すように、パターン（Ａ）では、時間をずらしても実線の波形と破線の波形は時刻Ｔ１、Ｔ２の双方で同電位となっている。パターン（Ｂ）では、時刻Ｔ１で実線の電位の方が破線の電位よりも高く（実線＞破線）、時刻Ｔ２で実線の電位の方が破線の電位よりも低い（実線＜破線）。パターン（Ｃ）では、時刻Ｔ１で実線の電位の方が破線の電位よりも低く（実線＜破線）、時刻Ｔ２で実線の電位の方が破線の電位よりも高い（実線＞破線）。
光変調器に加えられる電圧の元の波形と、時間をずらした波形を比較することで、電流条件がどちらにずれているかを把握することができる。入力信号の周波数をｆとし、波形を時間軸上でシフトさせる時間をτとすると、τはできるだけ大きな値が望ましいが、一定の条件が導かれる。
図２３に示すように、入力が変化したときに光変調器に加得られる電圧に現れるスパイク状の変化が収まるまでにかかる時間をτ１、波形を比較する比較器の反応時間をτ２とすると、
Ｔ１＞Ｔ0＋τ＋τ１、かつ
Ｔ１＋τ２＜Ｔ0＋１／（２*ｆ）
という条件が導かれる。この２つの条件式から、
τ＜１／（２*ｆ）−τ１−τ２
が導かられる。したがって、波形比較のために、電圧波形をシフトさせる遅延時間τは、τ＜１／（２*ｆ）−τ１−τ２を満たすように設定される。
図２４Ａ、図２４Ｂ、及び図２４Ｃは、電圧波形を比較する際に、比較器の入力オフセット電圧を考慮した図である。入力オフセット電圧とは、比較器の誤差を表す値で、出力が０となる時の入力間の電圧差のことである（誤差がないときには０）。図２４Ａはパターン（Ａ）の条件での電圧波形、図２４Ｂはパターン（Ｂ）の条件での電圧波形、図２４Ｃはパターン（Ｃ）の条件での電圧波形である。図２４Ａ〜図２４Ｃの上から２段目に示すように、入力オフセットがないと仮定すると、スパイクが収束する時刻Ｔ１，Ｔ２で２つの波形（本来の波形と時間シフトさせた波形）を比較して大小関係を得ることで、電流条件のずれの方向がわかる。図２４Ａのように、２つの波形で比較した電圧値が同じ場合は、Ｉ１'＝Ｉ１かつＩ２'＝Ｉ２であり、周波数特性調整回路１０から光回路素子（たとえば光変調器）１３に、理論通りの電流が供給されている。図２４Ｂのように、時刻Ｔ１で実線（本来の波形）のレベルが破線（シフト波形）のレベルより小さく、時刻Ｔ２で実線（本来の波形）のレベルが破線（シフト波形）のレベルよりも大きい場合は、光変調器１３に供給される電流がＩ１'＜Ｉ1、またはＩ２'＞Ｉ2の方向にずれていることがわかる。図２４Ｃのように、時刻Ｔ１で実線（本来の波形）のレベルが破線（シフト波形）のレベルより小さく、時刻Ｔ２で実線（本来の波形）のレベルが破線（シフト波形）のレベルよりも大きい場合は、光変調器１３に供給される電流がＩ１'＞Ｉ1、またはＩ２'＜Ｉ2の方向にずれている。
しかし、比較器には一般的に入力オフセットが存在する。図２４Ａ〜図２４Ｃの下から２段目は、比較器に実線（本来の波形）＞破線（シフト波形）と受け取られるオフセットが生じた場合を示す。比較器のオフセットが十分大きいと、電流条件に拠らず、またタイミングにかかわらず、比較器は常に実線（本来の波形）＞破線（シフト波形）という判断結果を出力する。逆に、図２４Ａ〜図２４Ｃの最下段に示すように、比較器に実線＜破線と受け取られるオフセットが生じた場合、そのオフセットが十分大きいと、電流条件に拠らず、またタイミングにかかわらず、比較器は実線＜破線という判断結果を出力する。したがって、連続する２回の比較結果が同じで、いずれも実線＞破線という判定であれば、２つ目の比較結果が実線＜破線となる方向に、比較器のオフセットを調整する。連続する２回の比較結果が同じで、いずれも実線＜破線という判定であれば、２つ目の比較結果が実線＞破線となる方向に、比較器のオフセットを調整する。これにより、電流条件のずれを正確に判断することができる。
図２５は、電流条件のずれをモニタする電流条件モニタ回路３０の構成図である。電流条件モニタ回路３０は、比較用信号生成回路１２１と、比較器１２２と、比較用駆動回路１２３及び１２４と、比較用の周波数特性調整回路１２５及び１２６と、ダミー光変調器１２７及び１２８を有する。比較用信号生成回路１２１は、光変調用の駆動回路１１に入力されるデータ信号と同期する基準信号と、基準信号を時間τだけシフトさせたシフト信号と、比較タイミング信号を生成する。基準信号が立ち上がった後にシフト信号が立ち上がり、基準信号が立ち下がった後にシフト信号が立ち下がる。
基準信号は比較用駆動回路１２３（駆動回路Ａ）に入力され、駆動回路Ａで生成された比較用の駆動信号が、比較用の周波数特性調整回路１２５（周波数特性調整回路Ａ）に入力される。周波数特性調整回路Ａは、比較用の駆動信号の電圧レベルに応じて、電流Ｉ1または電流Ｉ2をダミー光変調器１２７（ダミー光変調器Ａ）に供給する。シフト信号は比較用駆動回路１２４（駆動回路Ｂ）に入力され、駆動回路Ｂで生成された駆動信号が、比較用の周波数特性調整回路１２６（周波数特性調整回路Ｂ）に入力される。周波数特性調整回路Ｂは、比較用の駆動信号の電圧レベルに応じて、電流Ｉ1または電流Ｉ2をダミー光変調器１２８（ダミー光変調器Ｂ）に供給する。比較用駆動回路１２３及び１２４は、実施例１〜７で用いられる駆動回路１１と同じ構成である。比較用の周波数特性調整回路１２５及び１２６は、実施例１〜７で用いられる周波数特性調整回路１０（または１０Ａ〜１０Ｇ）と同じ構成である。ダミー光変調器１２７及び１２８は、実施例１〜７で用いられる光変調器１３と同じ構成である。ただし、光は入力しなくても良い。
比較タイミング信号と、ダミー光変調器Ａに加わる電圧波形と、ダミー光変調器Ｂに加わる電圧波形は、比較器１２２に入力される。比較器１２２は、比較タイミング信号の立ち上がりエッジで、ダミー光変調器Ａに加えられる電圧の波形と、ダミー光変調器Ｂに加えられる電圧の波形を比較する。比較タイミング信号の立ち上がりエッジは、プラス側のスパイクの後にシフト信号の電圧が一定レベルに収束する時刻Ｔ１と、マイナス側のスパイク後にシフト信号の電圧が一定レベルに収束する時刻Ｔ２を交互に示す。比較器１２２は、ｎ−１番目の入力信号について、時刻Ｔ１（ｎ−１）と時刻Ｔ２（ｎ−１）で入力された２つの電圧波形を比較し、ｎ番目の入力信号について、時刻Ｔ１（ｎ）と時刻Ｔ２（ｎ）で比較する。比較結果は、周波数特性調整回路１０（または１０Ａ〜１０Ｇ）の電流値を制御する制御回路に供給される。制御回路については後述する。
図２６は、比較用信号生成回路１２１の一例として、比較用信号生成回路１２１Ａの構成を示す。比較用信号生成回路１２１Ａは、比較用の駆動信号（基準信号とシフト信号）を先に作り、これらの駆動信号から比較タイミング信号を作る。クロック生成回路２１４の出力は、基準信号として比較用駆動回路Ａに入力される。一方、クロック生成回路２１４の出力は、遅延回路τ１及びτ２で遅延されてシフト信号が生成され、シフト信号が比較用駆動回路Ｂに入力される。基準信号を遅延回路τ１で遅延させた信号と、シフト信号を遅延回路τ３で遅延させた信号は、ＸＮＯＲ（否定排他的論理和）回路２１５に入力されて比較タイミング信号が生成される。比較タイミング信号は比較器１２２に供給される。この構成により、比較タイミング信号の立ち上がりのタイミングで、２つの電圧波形を比較することができる。
図２７は、比較用信号生成回路１２１の別の例として、比較用信号生成回路１２１Ｂの構成を示す。比較用信号生成回路１２１Ｂでは、比較器１２２に供給される比較タイミング信号を先に作り、比較タイミング信号に基づいて、比較用の駆動信号（基準信号とシフト信号）を生成する。クロック生成回路２１４の出力は、比較タイミング信号として比較器１２２に供給される。比較タイミング信号のタイミングを適切にするために、遅延τが加えられてよいが、遅延τは必須ではない。
１／２分周器２１６は、クロック生成回路２１４から出力されるクロック信号に基づいて、クロック信号の立ち上がりに同期した基準信号（φ２＝φ０）と、クロック信号の立下りに同期したシフト信号（φ３＝φ０＋π／２）を生成する。基準信号は比較用駆動回路Ａに供給され、シフト信号は比較用駆動回路Ｂに供給される。図２７の構成でも、比較タイミング信号の立ち上がりのタイミングで、２つの電圧波形を比較することができる。
図２８は、周波数特性調整回路１０と電流条件モニタ回路３０を有する光送信モジュール２の構成例を示す図である。光送信モジュール２は、光源４０、光回路素子の一例である光変調器１３、駆動回路１１、周波数特性調整回路１０、制御回路９、及び電流条件モニタ回路３０を有する。送信データを表わす入力電気信号は、駆動回路１１で高速の駆動信号に変換され、光変調器１３に入力される。光源４０から光変調器１３に入射した光は駆動信号で変調され、変調された光信号が出力される。駆動回路１１と光変調器１３の間に挿入された周波数特性調整回路１０により、駆動信号の電圧レベルに応じて電流Ｉ1または電流Ｉ2が光変調器１３に供給され、光変調器１３でデータ依存性のジッタが抑制されたフラットな周波数特性の変調が行われる。
周波数特性調整回路１０から光変調器１３に供給される電流値は、電流条件モニタ回路３０の出力に基づいて、制御回路９によって制御される。電流条件モニタ回路３０の構成と動作は、図２５を参照して説明したとおりである。制御回路９はまた、電流条件モニタ回路３０の比較結果に基づいて、電流条件モニタ回路３０の比較用の周波数特性調整回路１２５と１２６の電流値を、周波数特性調整回路１０と同様に制御する。比較器１２２として、オフセット調整機構付きの比較器を用いる場合は、制御回路９は、比較器１２２の出力に基づいてオフセット調整信号を生成して、比較器１２２に供給してもよい。オフセット調整機構付きの比較器として公知の回路構成を採用することができる。
図２９は、制御回路９による制御フローである。この制御フローは、光送信モジュール２の運用中に繰り返し行われるので、ループとなっている。制御回路９は、光変調器１３を駆動する駆動信号の変化の都度、比較器１２２から比較結果を取得する（Ｓ１１）。ｎ番目（ｎは正の整数）の切り替わり信号（「０」と「１」の交番信号）において、連続する２つの比較タイミングＴ１（ｎ）とＴ２（ｎ）での比較結果が同じか否かを判断する（Ｓ１２）。比較結果が異なる場合は、入力オフセットの影響は許容範囲内であるとみなして、比較結果に合わせて周波数特性調整回路１０の電流値を調整する（Ｓ１３）。ダミー光変調器Ａに加えられる基準信号の電圧をＶref、ダミー光変調器Ｂに加えられるシフト信号の電圧をＶshiftとする。時刻Ｔ１（ｎ）でＶref＞Ｖshift、時刻Ｔ２（ｎ）でＶref＜Ｖshiftならば、周波数特性調整回路１０の電流Ｉ1を上げるか、または電流Ｉ2を下げる制御を行う。時刻Ｔ１（ｎ）でＶre＜Ｖshift、時刻Ｔ２（ｎ）でＶref＞Ｖshiftならば、周波数特性調整回路１０の電流Ｉ1を下げるか、または電流Ｉ2を上げる制御を行う。
比較タイミングＴ１（ｎ）とＴ２（ｎ）で比較結果が同じ場合は（Ｓ１２でＹＥＳ）、入力オフセットが許容範囲を超えるとみなして、比較結果に合わせて比較器１２２のオフセットを調整する（Ｓ１４）。具体的には、時刻Ｔ１（ｎ）、Ｔ２（ｎ）ともにＶre＞Ｖshiftならば、時刻Ｔ２（ｎ）でＶref＜Ｖshiftとなる方向に比較器１２２のオフセット電圧を制御する。時刻Ｔ１（ｎ）、Ｔ２（ｎ）ともにＶre＜Ｖshiftならば、時刻Ｔ２（ｎ）でＶref＞Ｖshiftとなる方向に比較器１２２のオフセット電圧を制御する。
ステップＳ１３またはＳ１４の調整が終わると、ｎをインクリメントしてステップＳ１１に戻り、次の入力信号値の切り替わりのタイミング（ｎ＋１）で比較器１２２の出力を取得する。この制御方法により、光源４０から出力される連続光は、光変調器１３で周波数特性がフラットな変調を受け、データ依存性のジッタを生じさせずに高速動作が実現できる。
＜光トランシーバへの適用＞
図３０は、実施形態の周波数特性調整回路１０を適用した光送信モジュール２Ａと、これを用いた光トランシーバ１Ａの概略図である。
光トランシーバ１Ａは、光送信モジュール２Ａと、光受信モジュール３と、クロックデータリカバリ（ＣＤＲ：Clock Data Recovery）４を有する。光送信モジュール２Ａは、図２８を参照して説明した構成を有する。制御回路９は、電流条件モニタ回路３０の出力に基づいて、周波数特性調整回路１０から光変調器１３に供給される電流Ｉ1と電流Ｉ2を調整する。電流条件モニタ回路３０は、図２５を参照して説明した構成と動作を有する。
光受信モジュール３は、フォトダイオード（ＰＤ）等の受光素子を有する光／電気（Ｏ／Ｅ）変換部７と、増幅器８を有する。増幅器（ＡＭＰ）８は、たとえばＰＤから出力される電流を電圧に変換するトランスインピーダンスアンプ（ＴＩＡ）と、ＴＩＡの出力をＣＤＲに適した電圧レベルに増幅するリニアアンプとを含む。
ＤＳＰ（デジタル信号プロセッサ）等の外部の信号処理回路から入力されるデータ信号は、ＣＤＲ４で波形整形されて駆動回路１１に入力される。駆動回路１１は、入力データに基づいて高速の駆動信号を生成して、光変調器１３に入力する。光変調器１３は、ＬＤ４０からの光を駆動信号で変調して光信号を出力する。
駆動回路１１と光変調器１３の間に配置される周波数特性調整回路１０は、キャパシタ１２と電流供給回路１４を有し（図６参照）、駆動信号レベルに応じて調整用の電流Ｉ1またはＩ2を光変調器１３に供給する。周波数特性調整回路１０を挿入することで動作帯域を拡張し、追加の電源電圧や負電圧の生成なしに、イコライズ回路の機能を実現できる。さらに、入力データに応じて光変調器１３に供給する電流量を切り替えることで、光変調器１３の電荷-電圧特性または容量-電圧特性の非線形性が補償され、低電圧で高速駆動する場合でも良好な応答特性を得ることができる。中周波数から高周波数にかけての特性変動が抑制される結果、符号間干渉を低減できるという効果も奏する。
周波数特性調整回路１０から光変調器１３に供給される電流の値は、電流条件モニタ回路３０の出力に基づいて、制御回路９により図２９の方式で制御される。図２９の方式で電流制御を行うことで、周波数特性調整回路１０から光変調器１３に供給される電流Ｉ１とＩ２の値を、式（４）〜（６）の条件が成り立つように調整することができる。あるいは、後述の構成を採用することで、周波数特性調整回路から光変調器等の光回路素子に供給される電流ＩＭ１、ＩＬ１、ＩＭ２、ＩＬ２の値を式（７）〜（１１）が成り立つように、あるいは、Ｉ００、Ｉ０１、Ｉ１０、Ｉ１１の値を式（１２）〜（１６）が成り立つように、制御することができる。実施例７の構成を用いる場合は、制御信号Ｓ１〜Ｓｍも制御回路９から周波数特性調整回路１０に供給され、設計された帯域特性の実現に寄与する。
受信側では、受信された光信号は電気信号に変換され、適切なレベルに増幅された後にＣＤＲ４に入力される。ＣＤＲ４は、受信信号からデータを識別し再生して、データ信号をデジタル信号プロセッサに出力する。
光源４０と、光変調器１３と、ダミー光変調器１２７，１２８は、シリコンフォトニクス技術でひとつのチップに形成されていてもよい。駆動回路１１、比較用駆動回路１２３及び１２４、周波数特性調整回路１０、比較用の周波数特性調整回路１２５，１２６は、ひとつの集積（ＩＣ）チップに形成されていてもよい。なお、光送信モジュール２の温度制御やＬＤ４０の駆動電流の制御は本発明と直接関係がないので、これらの制御部の図示は省略されている。
図３１は、図３０の光トランシーバ１Ａでばらつきを抑制するための対策を示す図である。光送信モジュール２Ａのダミー光変調器１２７と１２８の間にばらつきがある場合は、比較用信号生成回路１２１から比較用駆動回路１２３と１２４に入力される信号（基準信号とシフト信号）を切り替えて、切り替え前と切り替え後の電流調整値の平均をとる手法を用いてもよい。これにより、ダミー光変調器１２７と１２８の間の製造ばらつき等に対処することができる。
図３２は、光トランシーバの変形例として、光トランシーバ１Ｂを示す。光トランシーバ１Ｂは、一度の変調で２ピットを伝達するＰＡＭ４（Power Amplitude Modulation-4：４値パルス振幅変調）方式の光トランシーバである。光トランシーバ１Ｂは、たとえば実施例４（図１５）のように、ＭＺ型光変調器の各光導波路に分割された信号電極を配置して、下位ビット（ＬＳＢ）と上位ビットを個別に変調する構成に適用される。
光トランシーバ１Ｂの光送信モジュール２Ｂは、ＬＳＢ用の駆動回路１１Ｌと、ＭＳＢ用の駆動回路１１Ｍを有し、下位ビットを表わす電気信号と、上位ビットを表わす電気信号が、それぞれ駆動回路１１Ｌと駆動回路１１Ｍに入力される。周波数特性調整回路１０Ｌは、駆動回路１１Ｌから供給される駆動電圧のレベルに応じて、ＬＳＢ変調用の光変調器１３Ｌに電流Ｉ1またはＩ2を供給する。周波数特性調整回路１０Ｍは、駆動回路１１Ｍから供給される駆動電圧のレベルに応じて、ＭＳＢ変調用の光変調器１３Ｍに電流Ｉ1またはＩ2を供給する。光源４０から出力される光は、光変調器１３Ｌと光変調器１３Ｍで変調を受け、４ビットの変調光信号が生成され、出力される。
制御回路９は、電流条件モニタ回路３０の出力に基づいて、周波数特性調整回路１０Ｍから光変調器１３Ｍに供給される電流値ＩＭ１及びＩＭ２と、周波数特性調整回路１０Ｌから光変調器１３Ｌに供給される電流ＩＬ１及びＩＬ２を制御する。比較器１２２がオフセット調整機構付きの場合は、比較器１２２の入力オフセットをフィードバック調整してもよい。図３１と同様に、制御回路９は比較用駆動回路１２３と１２４に供給される信号を切り替えてダミー光変調器１２７、１２８間のばらつきを低減してもよい。
図３３は、ＰＡＭ４光トランシーバの別の例である光トランシーバ１Ｃを示す。光トランシーバ１Ｃは、実施例５（図１６）または実施例６（図１７）のように、ＭＺ型の光変調器に一対の信号電極を配置してＰＡＭ４変調方式で２ビットの変調信号を生成する構成に適用される。下位ビットＬＳＢと上位ビットＭＳＢの夫々に対して駆動回路１１Ｌと１１Ｍが配置され、駆動回路１１Ｌと１１Ｍの各々に対応して周波数特性調整回路１０Ｌと１０Ｍが設けられる。周波数特性調整回路１０Ｌと１０Ｍは、対応するビットの光変調について、駆動電圧のレベルに応じた電流値を供給しフラットな周波数特性での光変調を実現する。
制御回路９は、電流条件モニタ回路３０の出力に基づいて、周波数特性調整回路１０Ｍから光変調器１３Ｍに供給される電流値ＩＭ１及びＩＭ２と、周波数特性調整回路１０Ｌから光変調器１３Ｌに供給される電流ＩＬ１及びＩＬ２を制御する。比較器１２２がオフセット調整機構付きの場合は、比較器１２２の入力オフセットをフィードバック調整してもよい。図３１と同様に、制御回路９は比較用駆動回路１２３と１２４に供給される信号を切り替えてダミー光変調器１２７、１２８間のばらつきを低減してもよい。
図３２と図３３の構成は、３ビット以上のデータ変調にも適用される。ｎビットのデータ変調の場合に、ｎ個の駆動回路１１に対応してｎ個の周波数特性調整回路１０を設け、各ビットの入力値（「０」または「１」）に応じて光変調器１３等の光回路素子に供給する電流値を制御して、周波数特性を調整する。
＜電流制御の変形例１＞
上述した電流制御により、入力データ値に応じて周波数特性調整回路１０から適切なレベルの電流Ｉ１またはＩ２が供給される。しかし比較器１２２で比較される信号の電位が小さく、１ｍＶ以下となる場合もあり、比較器１２２のオフセット調整にサブｍＶの分解能が必要になる場合もある。比較器１２２の機能構成を改良してサブｍＶの分解能を実現することは不可能ではないが、難しい。そこで、電流制御の変形例として、比較用の信号の差分を増幅してから比較する。
図３４は、電流制御の変形例１の原理を説明する図である。図３４（Ａ）のように基準信号とシフト信号に応じて比較用の周波数特性調整回路から出力される波形を時間Ｔ１とＴ２で直接比較すると、信号の電位差が小さく正しい比較結果が得られない場合もあり得る。そこで、図３４（Ｂ）のように反転信号を生成し、図３４（Ｃ）のように非反転信号の電圧波形の差動増幅値と、反転信号の電圧波形の差動増幅値を比較する。
図３４（Ｂ）において、基準信号の反転信号とシフト信号の反転信号を生成し、非反転信号と反転信号のそれぞれについて比較用の周波数特性調整回路からの出力波形を得る。図３４（Ｃ）の細い実線は、基準信号とシフト信号の入力に応じた比較用の周波数特性調整回路の出力を差動増幅した波形、一点鎖線は、反転基準信号と反転シフト信号の入力に応じた比較用の周波数特性調整回路の出力を差動増幅した波形である。
時間Ｔ１とＴ２において、非反転の基準信号とシフト信号に基づく応答波形が一致していれば、差動増幅値はゼロになる、同様に、反転基準信号と反転シフト信号に基づく応答波形が一致していれば、差動増幅値はゼロになる。そこで、時刻Ｔ１、Ｔ２において、非反転信号の差動増幅値と、反転信号の差動増幅値の差がゼロに近づくように、周波数特性調整回路から供給される電流値を制御する。非反転信号の差動増幅値と、反転信号の差動増幅値の電位は増幅されているため、分解能を高めて精度良く比較することができる。
基準信号がシフト信号よりも大きい場合は差分はプラス側に増幅され、基準信号がシフト信号よりも小さい場合は差分はマイナス側に増幅される。反転基準信号が反転シフト信号よりも大きい場合は差分はプラス側に増幅され、反転基準信号が反転シフト信号よりも小さい場合は差分はマイナス側に増幅される。したがって、基準信号がシフト信号よりも大きい場合は、基準信号とシフト信号の差動増幅値と反転信号と反転シフト信号の差動増幅値との比較結果はプラスになる。基準信号がシフト信号よりも小さい場合は、基準信号とシフト信号の差動増幅値と反転信号と反転シフト信号の差動増幅値との比較結果はマイナスになる。比較結果の符号によって、電流制御の方向を知ることができる。
図３５は、図３４の原理を実現する電流条件モニタ回路３３０Ａの概略図である。電流条件モニタ回路３３０Ａは、比較用信号生成回路３２１Ａと、比較器３２２Ａと、比較用駆動回路１２３、１２４、３２３、３２４と、比較用の周波数特性調整回路１２５、１２６、３２５、３２６と、ダミー光変調器１２７、１２８、３２７、３２８と、差動増幅器３３１及び３３２を有する。比較用信号生成回路３２１Ａは、光変調用の駆動回路１１に入力されるデータ信号と同期する基準信号と反転基準信号、基準信号と反転基準信号をそれぞれ時間τだけシフトさせたシフト信号と反転シフト信号、及び比較タイミング信号を生成する。基準信号が立ち上がった後にシフト信号が立ち上がり、基準信号が立ち下がった後にシフト信号が立ち下がる。反転基準信号が立ち下がった後に反転シフト信号が立ち下がり、反転基準信号が立ち上がった後に反転シフト信号が立ちあがる。
基準信号は比較用駆動回路１２３（駆動回路Ａ）に入力され、駆動回路Ａで生成された比較用の駆動信号が、比較用の周波数特性調整回路１２５（周波数特性調整回路Ａ）に入力される。周波数特性調整回路Ａは、比較用の駆動信号の電圧レベルに応じて、電流Ｉ1または電流Ｉ2をダミー光変調器１２７（ダミー光変調器Ａ）に供給する。シフト信号は比較用駆動回路１２４（駆動回路Ｂ）に入力され、駆動回路Ｂで生成された駆動信号が、比較用の周波数特性調整回路１２６（周波数特性調整回路Ｂ）に入力される。周波数特性調整回路Ｂは、比較用の駆動信号の電圧レベルに応じて、電流Ｉ1または電流Ｉ2をダミー光変調器１２８（ダミー光変調器Ｂ）に供給する。
反転基準信号は比較用駆動回路３２３（駆動回路Ｃ）に入力され、駆動回路Ｃで生成された比較用の反転駆動信号が、比較用の周波数特性調整回路３２５（周波数特性調整回路Ｃ）に入力される。周波数特性調整回路Ｃは、比較用の反転駆動信号の電圧レベルに応じて、電流Ｉ1または電流Ｉ2をダミー光変調器３２７（ダミー光変調器Ｃ）に供給する。反転シフト信号は比較用駆動回路３２４（駆動回路Ｄ）に入力され、駆動回路Ｄで生成された反転駆動信号が、比較用の周波数特性調整回路３２６（周波数特性調整回路Ｄ）に入力される。周波数特性調整回路Ｄは、比較用の反転駆動信号の電圧レベルに応じて、電流Ｉ1または電流Ｉ2をダミー光変調器３２８（ダミー光変調器Ｄ）に供給する。
比較用駆動回路１２３、１２４、３２３、及び３２４は、実施例１〜７で用いられる駆動回路１１と同じ構成である。比較用の周波数特性調整回路１２５、１２６、３２５、及び３２６は、実施例１〜７で用いられる周波数特性調整回路１０（または１０Ａ〜１０Ｇ）と同じ構成である。ダミー光変調器１２７、１２８、３２７、及び３２８は、実施例１〜７で用いられる光変調器１３と同じ構成である。
ダミー光変調器Ａに加わる電圧波形は、差動増幅器３３１の第１入力に接続され、ダミー光変調器Ｂに加わる電圧波形は、差動増幅器３３１の第２入力に接続されて、差動増幅器３３１から差動増幅結果が比較器３２２Ａに入力される。ダミー光変調器Ｃに加わる電圧波形は、差動増幅器３３２の第１入力に接続され、ダミー光変調器Ｄに加わる電圧波形は、差動増幅器３３２の第２入力に接続されて、差動増幅器３３２から差動増幅結果が比較器３２２Ａに入力される
比較器３２２Ａは、比較タイミング信号の立ち上がりエッジで、差動増幅器３３１の出力波形と、差動増幅器３３２の出力波形を比較する。比較タイミング信号の立ち上がりエッジは、非反転の基準信号のプラス側のスパイクの後にシフト信号の電圧が一定レベルに収束する時刻Ｔ１と、マイナス側のスパイク後にシフト信号の電圧が一定レベルに収束する時刻Ｔ２を交互に示す。比較器３２２Ａは、ｎ−１番目の入力信号について、時刻Ｔ１（ｎ−１）と時刻Ｔ２（ｎ−１）で入力された２つの差動増幅波形を比較し、ｎ番目の入力信号について、時刻Ｔ１（ｎ）と時刻Ｔ２（ｎ）で比較する。比較結果は、周波数特性調整回路１０（または１０Ａ〜１０Ｇ）の電流値を制御する制御回路に供給される。制御回路は、図２９を参照して説明した制御動作を行う。
すなわち、時刻Ｔ１とＴ２で連続する２つの差動増幅値の比較結果の符号が異なる場合は、比較結果に応じて電流値Ｉ1またはＩ2を調整する。時刻Ｔ１で非反転の差動増幅値が反転の差動増幅値よりも大きく、時刻Ｔ２で非反転の差動増幅値が反転の差動増幅値よりも小さい場合は、電流Ｉ1を上げる、または電流Ｉ2を下げる。時刻Ｔ１で非反転の差動増幅値が反転の差動増幅値よりも小さく、時刻Ｔ２で非反転の差動増幅値が反転の差動増幅値よりも大きい場合は、電流Ｉ1を下げる、または電流Ｉ2を上げる。
時刻Ｔ１とＴ２で連続する２つの差動増幅値の比較結果の符号が同じ場合は、比較器３２２Ａのオフセット値を調整する。時刻Ｔ１、Ｔ２ともに非反転の差動増幅結果が反転の差動増幅結果よりも大きい場合は、時刻Ｔ２で非反転の差動増幅結果が反転の差動増幅結果よりも小さくなる方向に比較器３２２Ａのオフセットを調整する。時刻Ｔ１、Ｔ２ともに非反転の差動増幅結果が反転の差動増幅結果よりも小さい場合は、時刻Ｔ２で非反転の差動増幅結果が反転の差動増幅結果よりも大きくなる方向に比較器３２２Ａのオフセットを調整する。
図３６は、比較用信号生成回路３２１Ａの一例として、比較用信号生成回路３２１Ａａの構成を示す。比較用信号生成回路３２１Ａａは、比較用の駆動信号（基準信号とシフト信号）を先に作り、これらの駆動信号から比較タイミング信号と反転駆動信号（反転基準信号と反転シフト信号）を作る。クロック生成回路２１４の出力は、基準信号として比較用駆動回路Ａに入力され、その反転信号が比較用駆動回路Ｃに入力される。一方、クロック生成回路２１４の出力は、遅延回路τ１及びτ２で遅延されてシフト信号とその反転信号が生成される。シフト信号は比較用駆動回路Ｂに入力され、反転シフト信号は比較用駆動回路Ｄに入力される。基準信号を遅延回路τ１で遅延させた信号と、シフト信号を遅延回路τ３で遅延させた信号は、ＸＮＯＲ（否定排他的論理和）回路２１５に入力されて比較タイミング信号が生成される。比較タイミング信号は比較器３２２Ａに供給される。この構成により、比較タイミング信号の立ち上がりのタイミングで、２つの差動増幅波形を比較することができる。
図３７は、比較用信号生成回路３２１Ａの別の例として、比較用信号生成回路３２１Ａｂの構成を示す。比較用信号生成回路３２１Ａｂでは、比較器３２２Ａに供給される比較タイミング信号を先に作り、比較タイミング信号に基づいて、比較用の駆動信号（基準信号、シフト信号、反転基準信号、及び反転シフト信号）を生成する。クロック生成回路２１４の出力は、比較タイミング信号として比較器３２２Ａに供給される。比較タイミング信号のタイミングを適切にするために、遅延τが加えられてよいが、遅延τは必須ではない。
１／２分周器２１６は、クロック生成回路２１４から出力されるクロック信号に基づいて、クロック信号の立ち上がりに同期する基準信号（φ２＝φ０）と、クロック信号の立下りに同期するシフト信号（φ３＝φ０＋π／２）と、クロック信号の立ち上がりに同期する反転基準信号（φ２＝φ０＋π）と、クロック信号の立下りに同期する反転シフト信号（φ３＝φ０＋３π／２）を生成する。基準信号は比較用駆動回路Ａに供給され、シフト信号は比較用駆動回路Ｂに供給される。反転基準信号は比較用駆動回路Ｃに供給され、反転シフト信号は比較用駆動回路Ｄに供給される。図３７の構成でも、比較タイミング信号の立ち上がりのタイミングで、２つの差動増幅波形を比較することができる。
＜電流制御の変形例２＞
図３８は、電流制御の変形例２の原理を説明する図である。差動増幅値を比較する構成では、基準信号とシフト信号の差分、及び反転基準信号と反転シフト信号の差分さえ取れればよいので、図３８のように基準信号に替えて第１固定電位を用い、反転基準信号に替えて第２固定電位を用いても差動増幅比較が可能である。
図３８の例では、時刻Ｔ１での比較のために、比較用駆動回路Ａの出力をＨｉｇｈに固定し、比較用駆動回路Ｂの出力はシフト波形を用いる。また、比較用駆動回路Ｃの出力をＬｏｗに固定し、比較用駆動回路Ｄの出力は反転シフト波形を用いる。シフト波形によりダミー光変調器Ｂに加わる電圧波形と、Ｈｉｇｈ電位によりダミー光変調器Ａに加わる電圧波形の差分を増幅し、この差動増幅値を時間Ｔ１での比較器への一方の入力ＩＮ１として用いる。反転シフト波形によりダミー光変調器Ｄに加わる電圧波形と、Ｌｏｗ電位によりダミー光変調器Ｃに加わる電圧波形の差分を増幅し、この差動増幅値を時間Ｔ１での比較器への他方の入力ＩＮ１ｘとして用いる。
時刻Ｔ２での比較のために、比較用駆動回路Ａの出力をＨｉｇｈに固定し、比較用駆動回路Ｄの出力は反転シフト波形を用いる。また、比較用駆動回路Ｃの出力をＬｏｗに固定し、比較用駆動回路Ｂの出力は反転シフト波形を用いる。シフト波形によりダミー光変調器Ｂに加わる電圧波形と、Ｌｏｗ電位によりダミー光変調器Ｃに加わる電圧波形の差分を増幅し、この差動増幅値を時間Ｔ２での比較器への一方の入力ＩＮ２として用いる。反転シフト波形によりダミー光変調器Ｄに加わる電圧波形と、Ｈｉｇｈ電位によりダミー光変調器Ａに加わる電圧波形の差分を増幅し、この差動増幅値を時間Ｔ２での比較器への他方の入力ＩＮ２ｘとして用いる。比較結果に基づく制御回路の電流制御は、変形例１で説明した制御と同様である。すなわち、Ｔ１、Ｔ２における連続する２つの比較結果が異なる場合は比較結果に応じて電流値Ｉ1またはＩ2を調整し、２つの比較結果が同じ場合は、差動増幅値の大小によって、比較器のオフセットを調整する。
この構成により、比較用駆動回路Ａの電位をＨｉｇｈ，比較用駆動回路Ｃの電位をＬｏｗに固定し、かつ比較用駆動回路Ｂの出力（シフト信号）と比較用駆動回路Ｄの出力（反転シフト信号）は比較例１と同じ波形を用いることができる。図３８の構成では、回路の半分（駆動回路Ｂと駆動回路Ｄ）だけがＡＣ的に動作するので、消費電力を低減することができる。
図３９は、図３８の原理を実現する電流条件モニタ回路３３０Ｂの概略図である。電流条件モニタ回路３３０Ｂは、比較用信号生成回路３２１Ｂと、第１の比較器３２２Ｂ−１と、第２の比較器３２２Ｂ−２を有する。電流条件モニタ回路３３０Ｂは、さらに比較用駆動回路１２３、１２４、３２３、３２４（比較用駆動回路Ａ、Ｂ、Ｃ、Ｄとも標記される）と、比較用の周波数特性調整回路１２５、１２６、３２５、３２６（比較用の周波数特性調整回路Ａ、Ｂ、Ｃ、Ｄとも標記される）と、ダミー光変調器１２７、１２８、３２７、３２８（ダミー光変調器Ａ、Ｂ、Ｃ、Ｄとも標記される）と、差動増幅器３３３、３３４、３３５、３３６を有する。
比較用信号生成回路３２１Ｂは、比較タイミング信号１、比較タイミング信号２、光変調用の駆動回路１１に入力されるデータ信号をシフトさせたシフト信号、及びその反転信号（反転シフト信号）を生成する。また、基準信号としてＨｉｇｈ電位の信号を生成し、反転基準信号としてＬｏｗ電位の信号を生成する。Ｈｉｇｈ固定信号は比較用駆動回路Ａに入力される。シフト信号は比較用駆動回路Ｂに入力される。Ｌｏｗ固定信号は比較用駆動回路Ｃに入力される。反転シフト信号は比較用駆動回路Ｄに入力される。基準信号及び反転基準信号として電位が固定された信号が用いられるので、駆動回路Ａと駆動回路Ｃを用いずに、Ｈｉｇｈ固定信号を電源電位に直結し、Ｌｏｗ固定信号を接地（ＧＮＤ）電位に直結してもよい。
比較タイミング信号１と比較タイミング信号２は、変形例１で使用された比較タイミング信号の立ち上がりを交互に取り出した信号である。比較タイミング信号１は、比較器３２２Ｂ−１に入力されて時刻Ｔ１での比較に用いられる。比較タイミング信号２は、比較器３２２Ｂ−２に入力されて時刻Ｔ２での比較に用いられる。
比較用駆動回路Ａから比較用の周波数特性調整回路Ａを介してダミー光変調器Ａに印加される電圧波形、すなわち固定電位「Ｈｉｇｈ」は、差動増幅器３３３の一方の入力に接続され、かつ差動増幅器３３５の一方の入力に接続される。
比較用駆動回路Ｂから比較用の周波数特性調整回路Ｂを介してダミー光変調器Ｂに印加される電圧波形、すなわちシフト信号による電圧波形は、差動増幅器３３３の他方の入力に接続され、かつ差動増幅器３３４の一方の入力に接続される。
比較用駆動回路Ｃから比較用の周波数特性調整回路Ｃを介してダミー光変調器Ｃに印加される電圧波形、すなわち固定電位「Ｌｏｗ」は、差動増幅器３３４の他方の入力に接続され、かつ差動増幅器３３６の一方の入力に接続される。
比較用駆動回路Ｄから比較用の周波数特性調整回路Ｄを介してダミー光変調器Ｄに印加される電圧波形、すなわち反転シフト信号による電圧波形は、差動増幅器３３５の他方の入力と、差動増幅器３３６の他方の入力に接続される。
差動増幅器３３３と差動増幅器３３６、比較タイミング信号１の立ち上がりでそれぞれ差動増幅値ＩＮ１とＩＮ１ｘを出力する。差動増幅値ＩＮ１及びＩＮ１ｘは比較器３２２Ｂ−１に入力される。比較器３２２Ｂ−１の比較結果は時刻Ｔ１の比較結果１として制御回路に出力される。
差動増幅器３３４と差動増幅器３３５は、比較タイミング信号２の立ち上がりでそれぞれ差動増幅値ＩＮ２とＩＮ２ｘを出力する。差動増幅値ＩＮ２及びＩＮ２ｘは比較器３２２Ｂ−２に入力される。比較器３２２Ｂ−２の比較結果は時刻Ｔ２の比較結果２として制御回路に出力される。この回路構成により電流条件モニタ回路３３０Ｂの消費電力を低減することができる。
図４０は、変形例２のさらに別の回路構成として電流条件モニタ回路３３０Ｃを示す。電流条件モニタ回路３３０Ｃは、単一の比較タイミング信号と単一の比較器３２２Ｃを用い、時刻Ｔ１と時刻Ｔ２で、比較器３２２Ｃへの入力（すなわち差動増幅器３３３〜３３６の出力）をスイッチ３４１により切り替える。比較用駆動回路Ａ〜Ｄに供給される信号の種類は図３９と同じく、基準信号としてのＨｉｇｈ固定信号、シフト信号、反転基準信号としてのＬｏｗ固定信号、及び反転シフト信号である。図３９と同様に、Ｈｉｇｈ固定信号とＬｏｗ固定信号をそれぞれ比較用駆動回路Ａ，Ｃに供給する構成に替えて、電源電位と接地（ＧＮＤ）電位を比較用の周波数特性調整回路Ａ及びＣにそれぞれ供給してもよい。
比較タイミング信号の立ち上がりを時刻Ｔ１の比較タイミングと時刻Ｔ２の比較タイミングとして交互に用いる。比較タイミング信号のある立ち上がりで、スイッチ３４１のＳＷ１は差動増幅器３３３の出力に接続され、ＳＷ２は差動増幅器３３６の出力に接続される。この結果、時刻Ｔ１に、Ｈｉｇｈ固定信号とシフト信号の差動増幅値と、Ｌｏｗ固定信号と反転シフト信号の差動増幅値が比較器３２２Ｃに供給される。
比較タイミング信号の次の立ち上がりで、スイッチ３４１のＳＷ１は差動増幅器３３４の出力に接続され、ＳＷ２は差動増幅器３３５の出力に接続される。この結果、時刻Ｔ２に、Ｌｏｗ固定信号とシフト信号の差動増幅値と、Ｈｉｇｈ固定信号と反転シフト信号の差動増幅値が比較器３２２Ｃに供給される。
この構成により、単一の比較タイミング信号と単一の比較器３２２Ｃを用いて、図３９と回路と同様の動作を実現することができる。
図４１は、図４０の構成で、スイッチ構成を比較器の内部に持たせる構成を説明する図である。図４１の下段に示すスイッチ動作を比較器の内部で行うために、図４１の上段に示す４つのクロック信号を用いる。
ＣＬＫ信号の立ち上がりで、シフト信号とＨＩｇｈ固定信号との差動増幅（差動増幅器３３３）と、シフト信号とＬｏｗ固定信号との差動増幅（差動増幅器３３４）が交互に行われる。ＣＬＫＸ信号の立下りで、反転シフト信号とＬｏｗ固定信号との差動増幅（差動増幅器３３６の出力）、及び反転シフト信号とＨｉｇｈ固定信号との差動増幅（差動増幅器３３５の出力）が交互に行われる。ＣＬＫ１は時刻Ｔ１での比較クロック、ＣＬＫ２は時刻Ｔ２での比較クロックである。
図４２は、図４１に示す４つのクロック信号ＣＬＫ、ＣＬＫＸ、ＣＬＫ１、及びＣＬＫ２を用いたスイッチング機能を内蔵する比較器３２２Ｄの回路構成例を示す。ＣＬＫとＣＬＫ１がＨｉｇｈ、ＣＬＫＸとＣＬＫ２がＬｏｗのとき、ＩＮ１とＩＮ１Ｘに現れる電圧値に応じて電流が引き抜かれ、ＩＮ１がＨｉｇｈ、ＩＮ１ＸがＬｏｗの時は、ＮがＮＸより早く電位が下がり、ＯＵＴに接続されたＮＭＯＳより、ＯＵＴＸに接続されたＮＭＯＳの方が強く電流を引く抜くので、結果としてがＯＵＴがＨｉｇｈ、ＯＵＴＸがＬｏｗとなる。ＩＮ１がＬｏｗ、ＩＮ１ＸがＨｉｇｈの時はその逆でＯＵＴがＬｏｗ、ＯＵＴＸがＨｉｇｈとなる。ＣＬＫとＣＬＫ２がＨｉｇｈ、ＣＬＫＸとＣＬＫ１がＬｏｗのとき、ＩＮ２とＩＮ２Ｘに現れる電圧値に応じて電流が引き抜かれＩＮ２がＨｉｇｈ、ＩＮ２ＸがＬｏｗの時は、ＮがＮＸより早く電位が下がり、ＯＵＴに接続されたＮＭＯＳより、ＯＵＴＸに接続されたＮＭＯＳの方が強く電流を引く抜くので、結果としてがＯＵＴがＨｉｇｈ、ＯＵＴＸがＬｏｗとなる。ＩＮ２がＬｏｗ、ＩＮ２ＸがＨｉｇｈの時はその逆でＯＵＴがＬｏｗ、ＯＵＴＸがＨｉｇｈとなる。この構成により、基準信号として固定電位の信号を用いつつ、単一の比較器で時刻Ｔ１、Ｔ２における差動増幅値の比較を実現することができる。
図４３は、周波数特性調整回路１０と電流条件モニタ回路３３０を有する光送信モジュール３０２の構成例を示す図である。図４３の例では、電流制御の変形例１で説明した電流条件モニタ回路３３０Ａを用いているが、電流制御の変形例２の電流条件モニタ回路３３０Ｂまたは３３０Ｃを用いてもよい。
光送信モジュール３０２は、光源４０、光回路素子の一例である光変調器１３、駆動回路１１、周波数特性調整回路１０、制御回路９、及び電流条件モニタ回路３３０を有する。送信データを表わす入力電気信号は、駆動回路１１で高速の駆動信号に変換され、光変調器１３に入力される。光源４０から光変調器１３に入射した光は駆動信号で変調されて、変調された光信号が出力される。駆動回路１１と光変調器１３の間に挿入された周波数特性調整回路１０により、駆動信号の電圧レベルに応じて電流Ｉ1または電流Ｉ2が光変調器１３に供給され、光変調器１３でデータ依存性のジッタが抑制されたフラットな周波数特性の変調が行われる。
周波数特性調整回路１０から光変調器１３に供給される電流値は、電流条件モニタ回路３３０の出力、すなわち差動増幅器３３１の出力と差動増幅器３３２の出力の比較結果に基づいて、制御回路９により制御される。電流条件モニタ回路３３０の構成と動作は、図３４〜３７を参照して説明したとおりである。電流条件モニタ回路３３０として変形例２の回路を用いる場合の構成と動作は、図３８〜図４２を参照して説明したものとなる。
電流条件モニタ回路３３０は、差動増幅出力に基づいて比較を行っているので高い分解能で正確に比較結果を出力することができる。図制御回路９は、電流条件モニタ回路３３０の比較結果に基づいて、電流条件モニタ回路３３０の比較用の周波数特性調整回路１２５、１２６、３２５、３２６から供給される電流の値を、周波数特性調整回路１０に対する制御と同様に制御する。比較器３２２として、オフセット調整機構付きの比較器を用いる場合は、制御回路９は、比較器１２２の出力に基づいてオフセット調整信号を生成して比較器３２２に供給してもよい。オフセット調整機構付きの比較器として公知の回路構成を採用することができる。
図４４は、図４３の光送信モジュール３０２を用いた光トランシーバ３０１の概略図である。光トランシーバ３０１は、光送信モジュール２Ａに替えて光送信モジュール３０２を用いることを除いて、図３０の光トランシーバ１Ａと同じである。光トランシーバ３０１は、光送信モジュール３０２と、光受信モジュール３と、クロックデータリカバリ（ＣＤＲ：Clock Data Recovery）４を有し、光受信モジュール３とＣＤＲ４の構成と動作は、図３０を参照して説明したとおりである。
光送信モジュール３０２は、電流条件モニタ回路３３０として図３５の電流条件モニタ回路３３０Ａの構成を採用しているが、電流制御の変形例２の電流条件モニタ回路３３０Ｂまたは３３０Ｃも適用可能であることは上述した通りである。
駆動回路１１と光変調器１３の間に配置される周波数特性調整回路１０は、キャパシタ１２と電流供給回路１４を有し（図６参照）、駆動信号レベルに応じて調整用の電流Ｉ1またはＩ2を光変調器１３に供給する。周波数特性調整回路１０を挿入することで動作帯域を拡張し、追加の電源電圧や負電圧の生成なしに、イコライズ回路の機能を実現できる。さらに、入力データに応じて光変調器１３に供給する電流量を切り替えることで、光変調器１３の電荷-電圧特性または容量-電圧特性の非線形性が補償され、低電圧で高速駆動する場合でも良好な応答特性を得ることができる。中周波数から高周波数にかけての特性変動が抑制される結果、符号間干渉を低減できる。
周波数特性調整回路１０から光変調器１３に供給される電流の値は、電流条件モニタ回路３３０の出力に基づいて、制御回路９により制御される。電流条件モニタ回路３３０の出力は、差動増幅器３３１の出力（基準波形とシフト波形の差動増幅値）と、差動増幅器３３２の出力（反転基準波形と反転シフト波形の差動増幅値）の比較結果である。差動増幅器３３１と差動増幅器３３２の出力を用いて比較を行うことで、小さな電圧差を分解能良く検知し、入力駆動信号の値に応じた電流値Ｉ1とＩ2の調整を精度良く行うことができる。
図４５は、図４４の光トランシーバの変形例として光トランシーバ３０１Ａを示す。光トランシーバ３０１Ａの構成は、図３１の光トランシーバ１Ａの構成に対応し、電流条件モニタ回路３３０のばらつきを抑制する構成を有する。光送信モジュール３０２Ａのダミー光変調器１２７と１２８の間、及び／またはダミー光変調器３２７と３２８の間にばらつきがある場合、比較用信号生成回路１２１から比較用駆動回路１２３と１２４に入力される信号（基準信号とシフト信号）を切り替える。また、比較用信号生成回路１２１から比較用駆動回路３２３と３２４に入力される信号（反転基準信号と反転シフト信号）を切り替える。信号の入力経路の切り替えは、制御回路９によって行われる。切り替え前と切り替え後の電流調整値の平均をとることで、ダミー光変調器１２７と１２８の間、及び／またはダミー光変調器３２７と３２８の間の製造ばらつき等に起因する処理誤差を解消することができる。
図４６は、光トランシーバの変形例として光トランシーバ３０１Ｂを示す。光トランシーバ３０１Ｂの構成は、図３２の光トランシーバ１Ｂの構成に対応し、一度の変調で２ピットを伝達するＰＡＭ４（Power Amplitude Modulation-4：４値パルス振幅変調）方式の光伝送を行う。光トランシーバ３０１Ｂは、たとえば実施例４（図１５）のように、ＭＺ型の光変調器の各光導波路に分割された信号電極を配置して、下位ビット（ＬＳＢ）と上位ビットを個別に変調する構成に適用される。図４６のＰＡＭ４方式の光変調動作は、図３２を参照して述べたとおりである。
図４７は、ＰＡＭ４光トランシーバの別の例として光トランシーバ３０１Ｃを示す。光トランシーバ３０１Ｃの構成は、図３３の光トランシーバ１Ｃの構成に対応し、ＭＺ型の光変調器１３Ｄに一対の信号電極を配置してＰＡＭ４変調方式で２ビットの変調信号を生成する。
図４６と図４７の構成で、制御回路９は電流条件モニタ回路３３０の出力に基づいて、周波数特性調整回路１０Ｍから光変調器１３Ｍ（または光変調器１３Ｄ）に供給される電流値ＩＭ１及びＩＭ２を制御し、周波数特性調整回路１０Ｌから光変調器１３Ｌ（または光変調器１３Ｄ）に供給される電流ＩＬ１及びＩＬ２を制御する。図４６と図４７の構成は、３ビット以上のデータ変調にも適用される。ｎビットのデータ変調の場合に、ｎ個の駆動回路１１に対応してｎ個の周波数特性調整回路１０を設け、各ビットの入力値（「０」または「１」）に応じて光変調器１３等の光回路素子に供給する電流値を制御して、周波数特性を調整する。
以上述べたように、実施形態の周波数特性調整回路を用いることで、低い電圧で従来構成のイコライズ回路と同等の機能を果たすことができる。すなわち、高電圧や負電圧を用いずに光変調器やレーザダイオード等の光回路素子の動作帯域を拡張して、高速駆動を可能にする。さらに、入力データに応じて光回路素子に供給する電流を変えることで、接合容量のように電圧依存性が非線形な要素を含む場合でも周波数特性の変動を抑制することができる。副次的な効果として、データ依存性のジッタである符号間干渉を低減できる。また、駆動回路とキャパシタＣＦの組を複数設けて全部または一部の組で出力状態をアクティブとHigh-Zの間で選択可能にすることで、設計された帯域特性を実現することができる。
実施例では、駆動回路の出力ノードから供給される電圧と駆動回路の中間ノードから取り出される電圧を用いているが、駆動回路への入力ノードから取り出される電圧を用いてもよい。入力されるデータ信号の値を反映する電圧であれば、任意のノードからの電圧を用いることができる。
入力駆動信号値に応じて周波数特性調整回路１０から光回路素子（光変調器、面発光レーザ等）に供給される電流値を、電流制御の実施例、変形例１、または変形例２の構成と手法で制御することで、最適な電流条件が維持され周波数特性の変動が抑制される。
電流制御の実施例、変形例１、及び変形例２は、実施例１〜７の周波数特性調整回路１０Ａ〜１０Ｇのいずれにも適用可能である。
以上、本発明の例示的な実施の形態の周波数特性調整回路、これを用いた光送信モジュール、及び光トランシーバについて説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
光回路素子と前記光回路素子を駆動する駆動回路の間に配置される回路であって、
前記駆動回路の出力に接続されるキャパシタと、
前記駆動回路で生成される電圧によって制御される電流供給回路と、
を有し、
前記電流供給回路は、前記駆動回路から受け取る電圧に応じて異なる電流値の電流を前記光回路素子に供給する、
ことを特徴とする周波数特性調整回路。
（付記２）
前記電流供給回路は、第１の電流を生成する第１の電流源と、前記第１の電流と異なる第２の電流を生成する第２の電流源と、を有し、
前記駆動回路から第１レベルの電圧が印加されたときに前記第１の電流を供給し、前記駆動回路から第２レベルの電圧が印加されたときに前記第２の電流を供給することを特徴とする付記１に記載の周波数特性調整回路。
（付記３）
前記電流供給回路は、第１の電流を生成する第１の電流源と、差電流を生成する第２の電流源と、を有し、
前記駆動回路から第１レベルの電圧を受け取ったときに前記第１の電流を供給し、前記駆動回路から第２レベルの電圧を受け取ったときに前記第１の電流と前記差電流を足し合わせた第２の電流を供給することを特徴とする付記１に記載の周波数特性調整回路。
（付記４）
前記電流供給回路は、前記第１の電流源と前記キャパシタの間に接続される第１スイッチと、前記第２の電流源と前記キャパシタの間に接続される第２スイッチを有し、
前記第１スイッチと前記第２スイッチは、前記駆動回路の出力に接続されていることを特徴とする付記２または３に記載の周波数特性調整回路。
（付記５）
光回路素子を駆動するｎ個の駆動回路に対応して設けられるｎ個の付記１〜４のいずれか１項に記載の周波数特性調整回路、
を有し、
ｉ番目の駆動回路の出力をＶｉ、
前記ｉ番目の駆動回路に対応するｉ番目の周波数特性調整回路が供給する電流をＩｉ、前記ｉ番目の周波数特性調整回路が有するキャパシタのキャパシタンスをＣＦｉとしたときに、
前記光回路素子の電流-電圧特性をＩＭ（ＶＭ）、前記光回路素子の電荷-電圧特性をＱＭ（ＶＭ）、ＩＭ（ＶＭ）＝ΣＩｉとするとき、すべてのＶｉ、Ｉｉの組み合わせに対して、
ＱＭ（ＶＭ）−ＣＦｉ（Ｖｉ-ＶＭｉ）
が等価となる、または近似するように設定されていることを特徴とする周波数特性調整回路。
（付記６）
電気信号に基づいて光信号を出力する光回路素子と、
前記光回路素子を駆動する駆動回路と、
前記光回路素子と前記駆動回路の間に配置される周波数特性調整回路であって、前記駆動回路の出力に接続されるキャパシタと、前記駆動回路で生成される電圧によって制御される電流供給回路とを有し、前記駆動回路から受け取る電圧に応じて異なる電流値の電流を前記光回路素子に供給する周波数特性調整回路と、
を有する光送信モジュール。
（付記７）
前記周波数特性調整回路の電流条件をモニタするモニタ回路と、
前記モニタ回路の出力基づいて、前記周波数特性調整回路から前記光回路素子に供給される前記電流値を調整する制御回路と、
を有することを特徴とする付記６に記載の光送信モジュール。
（付記８）
前記モニタ回路は、
前記光回路素子と同等の性能を有する１組のダミー光回路素子と、
前記ダミー光回路素子への入力駆動波形を比較する比較器と、
前記ダミー光回路素子を駆動する１組の比較用駆動回路と、
前記比較器に供給されるタイミング信号と、前記比較用駆動回路の一方に供給される基準信号と、前記比較用駆動回路の他方に供給され前記基準信号から所定時間遅延されたシフト信号を生成する信号生成回路と、
を有することを特徴とする付記７に記載の光送信モジュール。
（付記９）
前記制御回路は、前記比較器の出力が連続する２つの比較タイミングで異なる結果を示す場合に、前記周波数特性調整回路から前記光回路素子に供給される電流値を調整することを特徴とする付記８に記載の光送信モジュール。
（付記１０）
前記制御回路は、前記比較器の出力が連続する２つの比較タイミングで同じ結果を示す場合に、前記比較器の入力オフセット電圧を調整することを特徴とする付記８に記載の光送信モジュール。
（付記１１）
前記モニタ回路は、
前記光回路素子と同等の性能を有する第１〜第４のダミー光回路素子と、
前記第１〜第４のダミー光回路素子を駆動する第１〜第４の比較用駆動回路と、
第１のダミー光回路素子に入力される電圧波形と第２のダミー光回路素子に入力される電圧波形を差動増幅する第１の差動増幅器と、
第３のダミー光回路素子に入力される電圧波形と第４のダミー光回路素子に入力される電圧波形を差動増幅する第２の差動増幅器と
を有し、
前記信号生成回路は、前記基準信号を反転した反転基準信号と、前記シフト信号を反転した反転シフト信号をさらに生成し、
前記基準信号による駆動波形が前記第１のダミー光回路素子に入力され、前記シフト信号による駆動波形が前記第２のダミー光回路素子に入力され、前記反転基準信号による駆動波形が前記第３のダミー光回路素子に入力され、前記反転シフト信号による駆動波形が前記第４のダミー光回路素子に入力され、
前記比較器は、前記第１の差動増幅器の出力と、前記第２の差動増幅器の出力の比較結果を出力することを特徴とする付記８に記載の光送信モジュール。
（付記１２）
前記基準信号は第１の固定電位信号であり、前記反転基準信号は前記第１の固定電位信号と異なる第２の固定電位信号であり、
前記モニタ回路は、第３の差動増幅器と第４の差動増幅器をさらに有し、
前記第１の差動増幅器は、前記第１の固定電位信号により駆動される第１のダミー光回路素子の入力波形と、前記シフト信号により駆動される第２のダミー光回路素子の入力波形を差動増幅し、
前記第２の差動増幅器は、前記第２の固定電位信号により駆動される第３のダミー光回路素子の入力波形と、前記反転シフト信号により駆動される第４のダミー光回路素子の入力波形を差動増幅し、
前記第３の差動増幅器は、前記第２の固定電位信号により駆動される第３のダミー光回路素子の入力波形と、前記シフト信号により駆動される第２のダミー光回路素子の入力波形を差動増幅し、
前記第４の差動増幅器は、前記第１の固定電位信号により駆動される第４のダミー光回路素子の入力波形と、前記反転シフト信号により駆動される第４のダミー光回路素子の入力波形を差動増幅し、
前記比較器は、前記第１の差動増幅器の出力と前記第２の差動増幅器の出力の比較結果を第１の時間に出力し、前記第３の差動増幅器の出力と前記第４の差動増幅器の出力の比較結果を第２の時間に出力することを特徴とする付記１１に記載の光送信モジュール。
（付記１３）
前記比較器は、
前記第１の差動増幅器の出力と前記第２の差動増幅器の出力を比較して前記第１の時間に第１比較結果を出力する第１比較器と、
前記第３の差動増幅器の出力と前記第４の差動増幅器の出力を比較して前記第２の時間に第２比較結果を出力する第２比較器と、
を有することを特徴とする付記１２に記載の光送信モジュール。
（付記１４）
前記比較器は、前記第１の時間に前記第１の差動増幅器の出力と前記第２の差動増幅器の出力を選択し、前記第２の時間に前記第３の差動増幅器の出力と前記第４の差動増幅器の出力を選択するスイッチ部を有することを特徴とする付記１２に記載の光送信モジュール。
（付記１５）
駆動回路と前記駆動回路の出力に接続されるキャパシタの組を複数有し、
複数の組の少なくとも一部において、前記駆動回路の出力がアクティブと高インピーダンスの間で選択可能であることを特徴とする付記６〜１４のいずれか１項に記載の光送信モジュール。
（付記１６）
前記駆動回路の入力にはデータ信号と制御信号が接続され、前記駆動回路は前記制御信号の値に応じて、入力された前記データ信号の値を出力するか、または出力状態が高インピーダンスとなることを特徴とする付記１５に記載の光送信モジュール。
（付記１７）
付記６〜１６のいずれか１項に記載の光送信モジュールと、
光受信モジュールと、
を有する光トランシーバ。
１Ａ〜１Ｃ、３０１、３０１Ａ〜３０１Ｃ 光トランシーバ
２、２Ａ、２Ｂ、３０２、３０２Ａ〜３０２Ｃ 光送信モジュール
３ 光受信モジュール
９ 制御回路
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１０Ｇ 周波数特性調整回路
１１、１１Ａ 駆動回路
１２−１、１２−２ キャパシタ
１３、１３Ｂ、１３Ｃ、１３Ｄ、１３Ｆ 光変調器（光回路素子）
１３Ａ レーザダイオード（光回路素子）
３０、３３０Ａ、３３０Ｂ、３３０Ｃ 電流条件モニタ回路（モニタ回路）
４０ ＬＤ（光源）
１２１、３２１Ａ、３２１Ｂ、３２１Ｃ、 比較用信号生成回路
１２２、３２２Ａ、３２２Ｂ−１、３２２Ｂ−２、３２２Ｃ 比較器
１２３、１２４、３２３、３２４ 比較用駆動回路
１２５、１２６、３２５、３２６ 比較用の周波数特性調整回路
１２７，１２８、３２７、３２８ ダミー光変調器
１４１、１４７、１４８，２４１ 第１の電流源
１４２，１４９、２４２ 第２の電流源
２０１−１〜２０１−ｍ、２０３−１〜２０３−ｍ 出力状態可変バッファ（駆動回路）
２１４ クロック生成回路
３３１、３３２、３３３、３３４、３３５、３３６ 差動増幅器
ＣＦ１−１〜ＣＦｍ−１、ＣＦ１−２〜ＣＦｍ−２、 キャパシタ
Ｓ１〜Ｓｍ 制御信号
τ１、τ２、τ３ 遅延回路

Claims (12)

  1. 光回路素子と前記光回路素子を駆動する駆動回路の間に配置される回路であって、
    前記駆動回路の出力に接続されるキャパシタと、
    前記駆動回路で生成される電圧によって制御される電流供給回路と、
    を有し、
    前記電流供給回路は、前記駆動回路から受け取る電圧値に応じて異なる電流値の電流を選択的に前記光回路素子に供給し、
    前記電流供給回路は、第１の電流を生成する第１の電流源と、前記第１の電流と異なる第２の電流を生成する第２の電流源と、を有し、
    前記駆動回路から第１レベルの電圧が印加されたときに前記第１の電流を供給し、前記駆動回路から第２レベルの電圧が印加されたときに前記第２の電流を供給することを特徴とする周波数特性調整回路。
  2. 光回路素子と前記光回路素子を駆動する駆動回路の間に配置される回路であって、
    前記駆動回路の出力に接続されるキャパシタと、
    前記駆動回路で生成される電圧によって制御される電流供給回路と、
    を有し、
    前記電流供給回路は、前記駆動回路から受け取る電圧値に応じて異なる電流値の電流を選択的に前記光回路素子に供給し、
    前記電流供給回路は、第１の電流を生成する第１の電流源と、差電流を生成する第２の電流源と、を有し、
    前記駆動回路から第１レベルの電圧を受け取ったときに前記第１の電流を供給し、前記駆動回路から第２レベルの電圧を受け取ったときに前記第１の電流と前記差電流を足し合わせた第２の電流を供給することを特徴とする周波数特性調整回路。
  3. 前記電流供給回路は、前記第１の電流源と前記キャパシタの間に接続される第１スイッチと、前記第２の電流源と前記キャパシタの間に接続される第２スイッチを有し、
    前記第１スイッチと前記第２スイッチは、前記駆動回路の出力に接続されていることを特徴とする請求項１または２に記載の周波数特性調整回路。
  4. 光回路素子を駆動するｎ個の駆動回路に対応して設けられるｎ個の請求項１〜３のいずれか１項に記載の周波数特性調整回路、
    を有し、
    ｉ番目の駆動回路の出力をＶｉ、
    前記ｉ番目の駆動回路に対応するｉ番目の周波数特性調整回路が供給する電流をＩｉ、前記ｉ番目の周波数特性調整回路が有するキャパシタのキャパシタンスをＣＦｉとしたときに、
    前記光回路素子の電流-電圧特性をＩＭ（ＶＭ）、前記光回路素子の電荷-電圧特性をＱＭ（ＶＭ）、ＩＭ（ＶＭ）＝ΣＩｉとするとき、すべてのＶｉ、Ｉｉの組み合わせに対して、
    ＱＭ（ＶＭ）−ＣＦｉ（Ｖｉ-ＶＭｉ）
    が等価となる、または近似するように設定されていることを特徴とする周波数特性調整回路。
  5. 電気信号に基づいて光信号を出力する光回路素子と、
    前記光回路素子を駆動する駆動回路と、
    前記光回路素子と前記駆動回路の間に配置される周波数特性調整回路であって、前記駆動回路の出力に接続されるキャパシタと、記駆動回路で生成される電圧によって制御される電流供給回路とを有し、前記電流供給回路は、前記駆動回路から受け取る電圧値に応じて異なる電流値の電流を選択的に前記光回路素子に供給する周波数特性調整回路と、
    を有し、
    前記電流供給回路は、第１の電流を生成する第１の電流源と、前記第１の電流と異なる第２の電流を生成する第２の電流源と、を有し、前記駆動回路から第１レベルの電圧が印加されたときに前記第１の電流を供給し、前記駆動回路から第２レベルの電圧が印加されたときに前記第２の電流を供給する、
    光送信モジュール。
  6. 電気信号に基づいて光信号を出力する光回路素子と、
    前記光回路素子を駆動する駆動回路と、
    前記光回路素子と前記駆動回路の間に配置される周波数特性調整回路であって、前記駆動回路の出力に接続されるキャパシタと、記駆動回路で生成される電圧によって制御される電流供給回路とを有し、前記電流供給回路は、前記駆動回路から受け取る電圧値に応じて異なる電流値の電流を選択的に前記光回路素子に供給する周波数特性調整回路と、
    を有し、
    前記電流供給回路は、第１の電流を生成する第１の電流源と、差電流を生成する第２の電流源と、を有し、前記駆動回路から第１レベルの電圧を受け取ったときに前記第１の電流を供給し、前記駆動回路から第２レベルの電圧を受け取ったときに前記第１の電流と前記差電流を足し合わせた第２の電流を供給する、
    光送信モジュール。
  7. 電気信号に基づいて光信号を出力する光回路素子と、
    前記光回路素子を駆動する駆動回路と、
    前記光回路素子と前記駆動回路の間に配置される周波数特性調整回路であって、前記駆動回路の出力に接続されるキャパシタと、記駆動回路で生成される電圧によって制御される電流供給回路とを有し、前記電流供給回路は、前記駆動回路から受け取る電圧値に応じて異なる電流値の電流を選択的に前記光回路素子に供給する周波数特性調整回路と、
    前記周波数特性調整回路の電流条件をモニタするモニタ回路と、
    前記モニタ回路の出力基づいて、前記周波数特性調整回路から前記光回路素子に供給される前記電流値を調整する制御回路と、
    を有することを特徴とする光送信モジュール。
  8. 前記モニタ回路は、
    前記光回路素子と同等の性能を有する１組のダミー光回路素子と、
    前記ダミー光回路素子への入力駆動波形を比較する比較器と、
    前記ダミー光回路素子を駆動する１組の比較用駆動回路と、
    前記比較器に供給されるタイミング信号と、前記比較用駆動回路の一方に供給される基準信号と、前記比較用駆動回路の他方に供給され前記基準信号から所定時間遅延されたシフト信号を生成する信号生成回路と、
    を有することを特徴とする請求項７に記載の光送信モジュール。
  9. 前記制御回路は、前記比較器の出力が連続する２つの比較タイミングで異なる結果を示す場合に、前記周波数特性調整回路から前記光回路素子に供給される電流値を調整することを特徴とする請求項８に記載の光送信モジュール。
  10. 前記制御回路は、前記比較器の出力が連続する２つの比較タイミングで同じ結果を示す場合に、前記比較器の入力オフセット電圧を調整することを特徴とする請求項８に記載の光送信モジュール。
  11. 前記モニタ回路は、
    前記光回路素子と同等の性能を有する第１〜第４のダミー光回路素子と、
    前記第１〜第４のダミー光回路素子を駆動する第１〜第４の比較用駆動回路と、
    第１のダミー光回路素子に入力される電圧波形と第２のダミー光回路素子に入力される電圧波形を差動増幅する第１の差動増幅器と、
    第３のダミー光回路素子に入力される電圧波形と第４のダミー光回路素子に入力される電圧波形を差動増幅する第２の差動増幅器と
    を有し、
    前記信号生成回路は、前記基準信号を反転した反転基準信号と、前記シフト信号を反転した反転シフト信号をさらに生成し、
    前記基準信号による駆動波形が前記第１のダミー光回路素子に入力され、前記シフト信号による駆動波形が前記第２のダミー光回路素子に入力され、前記反転基準信号による駆動波形が前記第３のダミー光回路素子に入力され、前記反転シフト信号による駆動波形が前記第４のダミー光回路素子に入力され、
    前記比較器は、前記第１の差動増幅器の出力と、前記第２の差動増幅器の出力の比較結果を出力することを特徴とする請求項８に記載の光送信モジュール。
  12. 駆動回路と前記駆動回路の出力に接続されるキャパシタの組を複数有し、
    複数の組の少なくとも一部において、前記駆動回路の出力がアクティブと高インピーダンスの間で選択可能であることを特徴とする請求項５〜１１のいずれか１項に記載の光送信モジュール。
JP2017030312A 2016-08-19 2017-02-21 周波数特性調整回路、これを用いた光送信モジュール、及び光トランシーバ Active JP6972575B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/649,689 US10720996B2 (en) 2016-08-19 2017-07-14 Frequency characteristic adjustment circuit, optical transmission module using the same, and optical transceiver

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016161501 2016-08-19
JP2016161501 2016-08-19
JP2016223938 2016-11-17
JP2016223938 2016-11-17

Publications (2)

Publication Number Publication Date
JP2018085708A JP2018085708A (ja) 2018-05-31
JP6972575B2 true JP6972575B2 (ja) 2021-11-24

Family

ID=62237366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017030312A Active JP6972575B2 (ja) 2016-08-19 2017-02-21 周波数特性調整回路、これを用いた光送信モジュール、及び光トランシーバ

Country Status (1)

Country Link
JP (1) JP6972575B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6904291B2 (ja) * 2018-03-20 2021-07-14 日本電信電話株式会社 Ｄｍｌドライバ
TWI678068B (zh) * 2018-10-22 2019-11-21 立積電子股份有限公司 射頻訊號放大裝置和射頻前端模組
CN114095106B (zh) * 2021-11-19 2023-05-16 北京邮电大学 一种针对pam4互连系统信道环境损伤影响的检测方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739593A (en) * 1980-08-22 1982-03-04 Nec Corp Driving circuit of semiconductor light emitting element
JPH03201633A (ja) * 1989-12-27 1991-09-03 Sumitomo Electric Ind Ltd 半導体レーザの変調回路
JP4506640B2 (ja) * 2005-10-19 2010-07-21 住友電気工業株式会社 半導体レーザ駆動回路
JP5509662B2 (ja) * 2009-04-13 2014-06-04 ソニー株式会社 レーザ駆動装置
CN101752786B (zh) * 2010-01-08 2011-09-07 江苏奥雷光电有限公司 一种激光器的激光驱动方法
JP2013084839A (ja) * 2011-10-12 2013-05-09 Sony Corp 半導体レーザー駆動回路及び半導体レーザー装置
US9153936B2 (en) * 2013-06-20 2015-10-06 Fujitsu Limited Power-efficient high-speed driver for a vertical-cavity surface-emitting laser
JP6295778B2 (ja) * 2014-03-28 2018-03-20 富士通株式会社 光半導体装置及び駆動回路の制御方法
US9991965B2 (en) * 2014-10-28 2018-06-05 Mellanox Technologies Denmark Aps Driver circuit for an electro-absorption or micro-ring modulator and optical transmitter comprising such driver circuit

Also Published As

Publication number Publication date
JP2018085708A (ja) 2018-05-31

Similar Documents

Publication Publication Date Title
US10720996B2 (en) Frequency characteristic adjustment circuit, optical transmission module using the same, and optical transceiver
CN108322263B (zh) 光发射器、光调制器模块和光传输系统
JP6972575B2 (ja) 周波数特性調整回路、これを用いた光送信モジュール、及び光トランシーバ
US8718488B2 (en) Driver and optical transmission apparatus
JP4324119B2 (ja) 光複２進信号を処理するための方法および装置
EP1955451B1 (en) Method and apparatus for generating optical duo binary signals with frequency chirp
JPH07183852A (ja) 光ファイバ伝送装置
US7474858B2 (en) Duobinary optical transmission device using at least one semiconductor optical amplifier
JP5762943B2 (ja) 光送受信回路装置及び受信回路
US7450861B2 (en) Return-to-zero alternative-mark-inversion optical transmitter and method for generating return-to-zero alternative-mark-inversion optical signal using the same
US20180196328A1 (en) Optical transmission apparatus, semiconductor integrated driving device
US20180356654A1 (en) Drive circuit
US8665921B2 (en) Method and apparatus of automatic power control for burst mode laser transmitter
JP2005341590A (ja) Ｒｚ−ｄｐｓｋ光信号を生成するための方法および装置
JP5293556B2 (ja) レーザダイオード駆動回路及び光送信器
JP2018180255A (ja) 光送信機
EP2797231B1 (en) Mismatched differential circuit
US7734190B2 (en) System and method for generating optical return-to-zero signals with differential bi-phase shift
US20050068209A1 (en) Precoder and optical duo-binary transmission apparatus using the same
US20240014905A1 (en) Optical transmitter that includes optical modulator
US7792433B2 (en) System and method for generating optical return-to-zero signals with differential bi-phase shift and frequency chirp
KR101138630B1 (ko) 듀오바이너리 수신기
JP3940117B2 (ja) デュオバイナリ光伝送装置
Adachi et al. 53-Gbaud PAM4 differential drive of a conventional EA/DFB toward driver-amplifier-less optical transceivers
KR100520623B1 (ko) 제로복귀 광 전송장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211018

R150 Certificate of patent or registration of utility model

Ref document number: 6972575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150