JP3341702B2 - 分周回路 - Google Patents
分周回路Info
- Publication number
- JP3341702B2 JP3341702B2 JP6579499A JP6579499A JP3341702B2 JP 3341702 B2 JP3341702 B2 JP 3341702B2 JP 6579499 A JP6579499 A JP 6579499A JP 6579499 A JP6579499 A JP 6579499A JP 3341702 B2 JP3341702 B2 JP 3341702B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- collector
- differential
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は分周回路に係わり、
詳細には差動増幅回路を備えた分周回路に関する。
詳細には差動増幅回路を備えた分周回路に関する。
【０００２】
【従来の技術】従来、この種の分周回路は複数の差動増
幅回路によって構成されたマスタスレーブ方式のフリッ
プフロップから成り、マイクロ波無線通信装置の局部発
振器における周波数分周回路などの高周波信号の分周回
路に適用されている。差動増幅回路は、特性の揃った２
個のｎｐｎ型トランジスタ（Transistor：以下、Ｔｒと
略す。）のエミッタ端子同士を結合することによって構
成された差動Ｔｒであって、このエミッタ端子に定電流
源が接続される。そして、両Ｔｒのベース端子からの２
つの入力信号の差に対応して、両Ｔｒのコレクタ端子間
から出力信号が得られる。一方、このような差動増幅回
路は、出力電圧が定電流と差動入力電圧との積で表わす
ことができるという点で、乗算回路としても用いられ
る。双差動増幅回路は、このような差動増幅回路におけ
る両Ｔｒのコレクタ端子に更に差動Ｔｒを接続すること
で、正負の極での乗算を可能にしたり、入力信号の小さ
い振幅に対しても動作するようにし、耐雑音性を向上さ
せている。
幅回路によって構成されたマスタスレーブ方式のフリッ
プフロップから成り、マイクロ波無線通信装置の局部発
振器における周波数分周回路などの高周波信号の分周回
路に適用されている。差動増幅回路は、特性の揃った２
個のｎｐｎ型トランジスタ（Transistor：以下、Ｔｒと
略す。）のエミッタ端子同士を結合することによって構
成された差動Ｔｒであって、このエミッタ端子に定電流
源が接続される。そして、両Ｔｒのベース端子からの２
つの入力信号の差に対応して、両Ｔｒのコレクタ端子間
から出力信号が得られる。一方、このような差動増幅回
路は、出力電圧が定電流と差動入力電圧との積で表わす
ことができるという点で、乗算回路としても用いられ
る。双差動増幅回路は、このような差動増幅回路におけ
る両Ｔｒのコレクタ端子に更に差動Ｔｒを接続すること
で、正負の極での乗算を可能にしたり、入力信号の小さ
い振幅に対しても動作するようにし、耐雑音性を向上さ
せている。
【０００３】図６は一般的な双差動増幅回路の構成の概
要を表わしたものである。双差動増幅回路は、差動入力
端子Ｖ1+、Ｖ1-およびＶ2+、Ｖ2-から２組の入力信号が
差動入力され、差動出力端子ＶO+、ＶO-から１組の出力
信号が差動出力される。この双差動増幅回路は、特性の
揃った２個のトランジスタを１組として計３組のＴｒ１
０1〜１０6からなる差動Ｔｒを備えている。Ｔｒ１０1
とＴｒ１０2は互いに特性が揃っており、両Ｔｒのエミ
ッタ端子は結合され、Ｔｒ１０5のコレクタ端子に接続
されている。Ｔｒ１０3とＴｒ１０4は互いに特性が揃っ
ており、両Ｔｒのエミッタ端子は結合され、Ｔｒ１０6
のコレクタ端子に接続されている。Ｔｒ１０5とＴｒ１
０6は互いに特性が揃っており、両Ｔｒのエミッタ端子
はそれぞれ同一抵抗値で同一特性の抵抗素子１１1、１
１2を介して接続されている。抵抗素子１１1、１１2の
接続点は定電流源１２の一端に接続され、定電流源１２
の他端は接地されている。Ｔｒ１０1およびＴｒ１０4の
コレクタ端子は、それぞれ同一抵抗値で同一特性の抵抗
素子１３1、１３2の一端と接続され、これら抵抗素子１
３ 1、１３2の他端同士は結合され、電源電圧Ｖｃｃの電
源に接続されている。差動入力端子Ｖ1+、Ｖ1-は、Ｔｒ
１０1 、Ｔｒ１０4それぞれのベース端子に接続されてい
る。差動入力端子Ｖ2+、Ｖ2-は、Ｔｒ１０5、Ｔｒ１０6
それぞれのベース端子に接続されている。差動出力端子
ＶO+は、Ｔｒ１０1およびＴｒ１０3のコレクタ端子に接
続されている。差動出力端子ＶO-は、Ｔｒ１０2および
Ｔｒ１０4のコレクタ端子に接続されている。
要を表わしたものである。双差動増幅回路は、差動入力
端子Ｖ1+、Ｖ1-およびＶ2+、Ｖ2-から２組の入力信号が
差動入力され、差動出力端子ＶO+、ＶO-から１組の出力
信号が差動出力される。この双差動増幅回路は、特性の
揃った２個のトランジスタを１組として計３組のＴｒ１
０1〜１０6からなる差動Ｔｒを備えている。Ｔｒ１０1
とＴｒ１０2は互いに特性が揃っており、両Ｔｒのエミ
ッタ端子は結合され、Ｔｒ１０5のコレクタ端子に接続
されている。Ｔｒ１０3とＴｒ１０4は互いに特性が揃っ
ており、両Ｔｒのエミッタ端子は結合され、Ｔｒ１０6
のコレクタ端子に接続されている。Ｔｒ１０5とＴｒ１
０6は互いに特性が揃っており、両Ｔｒのエミッタ端子
はそれぞれ同一抵抗値で同一特性の抵抗素子１１1、１
１2を介して接続されている。抵抗素子１１1、１１2の
接続点は定電流源１２の一端に接続され、定電流源１２
の他端は接地されている。Ｔｒ１０1およびＴｒ１０4の
コレクタ端子は、それぞれ同一抵抗値で同一特性の抵抗
素子１３1、１３2の一端と接続され、これら抵抗素子１
３ 1、１３2の他端同士は結合され、電源電圧Ｖｃｃの電
源に接続されている。差動入力端子Ｖ1+、Ｖ1-は、Ｔｒ
１０1 、Ｔｒ１０4それぞれのベース端子に接続されてい
る。差動入力端子Ｖ2+、Ｖ2-は、Ｔｒ１０5、Ｔｒ１０6
それぞれのベース端子に接続されている。差動出力端子
ＶO+は、Ｔｒ１０1およびＴｒ１０3のコレクタ端子に接
続されている。差動出力端子ＶO-は、Ｔｒ１０2および
Ｔｒ１０4のコレクタ端子に接続されている。
【０００４】このような構成の双差動増幅回路は、Ｖ1+
端子およびＶ1-端子間の入力信号をＶ1、Ｖ2+端子およ
びＶ2-端子間の入力信号をＶ2とし、さらに抵抗素子１
３1、１３2それぞれの抵抗値をＲ1、抵抗素子１１1、１
１2それぞれの抵抗値をＲ2とすると、ＶO+端子およびＶ
O-端子間の出力電圧ＶOは、次式で表わされる。なお、
ボルツマン定数をｋ（１．３８×１０-23［Ｊ／
Ｋ］）、ジャンクション温度をＴ（［Ｋ］）、電子の電
荷をｑ（１．６×１０-19［Ｃ］）とする。
端子およびＶ1-端子間の入力信号をＶ1、Ｖ2+端子およ
びＶ2-端子間の入力信号をＶ2とし、さらに抵抗素子１
３1、１３2それぞれの抵抗値をＲ1、抵抗素子１１1、１
１2それぞれの抵抗値をＲ2とすると、ＶO+端子およびＶ
O-端子間の出力電圧ＶOは、次式で表わされる。なお、
ボルツマン定数をｋ（１．３８×１０-23［Ｊ／
Ｋ］）、ジャンクション温度をＴ（［Ｋ］）、電子の電
荷をｑ（１．６×１０-19［Ｃ］）とする。
【０００５】
【数１】
【０００６】すなわち、上述した双差動増幅回路は、差
動入力された入力信号の乗算を行い、出力電圧ＶOは、
入力信号Ｖ1とＶ2の積に比例する。また、（１）式から
出力電圧ＶOは、この双差動増幅回路のコレクタ抵抗Ｒ1
とエミッタ抵抗Ｒ2によってその振幅が変更することが
できることを意味している。このような双差動増幅回路
については、例えば「集積回路工学（２）回路技術編」
（柳井久義、永田嬢著、コロナ社、ｐ．４７〜４９）に
記載されている。
動入力された入力信号の乗算を行い、出力電圧ＶOは、
入力信号Ｖ1とＶ2の積に比例する。また、（１）式から
出力電圧ＶOは、この双差動増幅回路のコレクタ抵抗Ｒ1
とエミッタ抵抗Ｒ2によってその振幅が変更することが
できることを意味している。このような双差動増幅回路
については、例えば「集積回路工学（２）回路技術編」
（柳井久義、永田嬢著、コロナ社、ｐ．４７〜４９）に
記載されている。
【０００７】ところで上述したような高周波の分周回路
は、このような双差動増幅回路を２つ用いてマスタスレ
ーブ方式に接続することによって、フリップフロップを
構成することができる。このような双差動増幅回路によ
って高周波の分周回路を構成する技術については、例え
ば特開平１０−１０７６１７号公報「周波数分周器回
路」に開示されている。
は、このような双差動増幅回路を２つ用いてマスタスレ
ーブ方式に接続することによって、フリップフロップを
構成することができる。このような双差動増幅回路によ
って高周波の分周回路を構成する技術については、例え
ば特開平１０−１０７６１７号公報「周波数分周器回
路」に開示されている。
【０００８】マイクロ波無線通信装置の局部発振器にお
ける周波数分周回路などの高周波信号の回路は、高周波
になればなるほど、後段の回路に入力される信号の振幅
を大きくすることができなくなるため、高い周波数で動
作させるためには、この入力信号の振幅を補償する必要
がある。一方、分周回路には内部の構成部品や配線の寄
生抵抗および浮遊容量に伴う発振周波数が存在し、その
周波数近傍で特性劣化が生じるため、適用する装置の動
作周波数に対応して内部の動作条件を変更する必要があ
る。
ける周波数分周回路などの高周波信号の回路は、高周波
になればなるほど、後段の回路に入力される信号の振幅
を大きくすることができなくなるため、高い周波数で動
作させるためには、この入力信号の振幅を補償する必要
がある。一方、分周回路には内部の構成部品や配線の寄
生抵抗および浮遊容量に伴う発振周波数が存在し、その
周波数近傍で特性劣化が生じるため、適用する装置の動
作周波数に対応して内部の動作条件を変更する必要があ
る。
【０００９】図７は図６に示した双差動増幅回路によっ
て構成した分周回路の特性の概要を表わしたものであ
る。横軸には単位をギガヘルツ（［ＧＨｚ］）とした動
作周波数、縦軸には単位をデシベル（［ｄＢｍ］）とし
た入力信号レベルによって表わされる入力感度特性を示
している。中域周波数付近で入力レベルの上限が落ち込
んでおり、これにより動作範囲が狭くなっている。この
ように、動作周波数に依存して、感度の悪くなる部分が
存在して動作範囲が変化してしまう。
て構成した分周回路の特性の概要を表わしたものであ
る。横軸には単位をギガヘルツ（［ＧＨｚ］）とした動
作周波数、縦軸には単位をデシベル（［ｄＢｍ］）とし
た入力信号レベルによって表わされる入力感度特性を示
している。中域周波数付近で入力レベルの上限が落ち込
んでおり、これにより動作範囲が狭くなっている。この
ように、動作周波数に依存して、感度の悪くなる部分が
存在して動作範囲が変化してしまう。
【００１０】そこで、このように動作周波数に応じて入
力信号レベルを補償したり、分周回路の動作条件を変更
する技術について種々提案されている。
力信号レベルを補償したり、分周回路の動作条件を変更
する技術について種々提案されている。
【００１１】例えば特開平１０−１０７６１７号公報
「周波数分周器回路」には、上述したような双差動増幅
回路を２つ用いてマスタスレーブ方式に接続することに
よって分周回路を構成した分周回路の入力部に、出力制
限増幅器を設けることで、入力信号レベルが変動したと
きの動作範囲を広くする技術が開示されている。
「周波数分周器回路」には、上述したような双差動増幅
回路を２つ用いてマスタスレーブ方式に接続することに
よって分周回路を構成した分周回路の入力部に、出力制
限増幅器を設けることで、入力信号レベルが変動したと
きの動作範囲を広くする技術が開示されている。
【００１２】また特開平３−２５５７０７号公報「プリ
スケーラＩＣ」には、定電流源の電流量および差動増幅
回路の増幅度を変更することによって、広帯域化および
広ダイナミックレンジ化を図るようにした技術が開示さ
れている。
スケーラＩＣ」には、定電流源の電流量および差動増幅
回路の増幅度を変更することによって、広帯域化および
広ダイナミックレンジ化を図るようにした技術が開示さ
れている。
【００１３】さらに特開平４−１７２７１６号公報「半
導体集積回路装置」には、入力信号の周波数帯域により
分周回路を選択できるようにすることによって、広帯域
にわたる分周動作を実現するようにした技術が開示され
ている。
導体集積回路装置」には、入力信号の周波数帯域により
分周回路を選択できるようにすることによって、広帯域
にわたる分周動作を実現するようにした技術が開示され
ている。
【００１４】
【発明が解決しようとする課題】従来提案されている分
周回路では、上述したような双差動増幅回路を複数備え
た分周回路を設計する際には、分周回路の動作周波数で
あるトグル周波数が所望の特性になるようにコレクタ抵
抗Ｒ1とエミッタ抵抗Ｒ2それぞれの抵抗値の組み合わせ
により各双差動増幅回路の出力電圧を最適な振幅に設定
するようにしていた。
周回路では、上述したような双差動増幅回路を複数備え
た分周回路を設計する際には、分周回路の動作周波数で
あるトグル周波数が所望の特性になるようにコレクタ抵
抗Ｒ1とエミッタ抵抗Ｒ2それぞれの抵抗値の組み合わせ
により各双差動増幅回路の出力電圧を最適な振幅に設定
するようにしていた。
【００１５】しかしながら従来提案されていた分周回路
であって、特に高周波で用いられる分周回路で用いられ
る双差動増幅回路は、各差動トランジスタの特性が最大
に引き出せるようにするため、トグル周波数が最高にな
る点を最適点としたとき、この最適点で動作するように
電圧振幅を設計する。この場合、上述したコレクタ抵抗
Ｒ1の論理振幅が小さくなってしまう。すなわち、動作
周波数を高くすればするほど入力信号レベルのダイナミ
ックレンジが減少してしまうという問題がある。また、
このような分周回路では図７に示したように中域周波数
付近で入力レベルの上限が落ち込んでおり、これにより
動作範囲が狭くなっている。このように、動作周波数に
依存して、感度の悪くなる帯域が存在して動作範囲が変
化してしまうという問題がある。
であって、特に高周波で用いられる分周回路で用いられ
る双差動増幅回路は、各差動トランジスタの特性が最大
に引き出せるようにするため、トグル周波数が最高にな
る点を最適点としたとき、この最適点で動作するように
電圧振幅を設計する。この場合、上述したコレクタ抵抗
Ｒ1の論理振幅が小さくなってしまう。すなわち、動作
周波数を高くすればするほど入力信号レベルのダイナミ
ックレンジが減少してしまうという問題がある。また、
このような分周回路では図７に示したように中域周波数
付近で入力レベルの上限が落ち込んでおり、これにより
動作範囲が狭くなっている。このように、動作周波数に
依存して、感度の悪くなる帯域が存在して動作範囲が変
化してしまうという問題がある。
【００１６】特開平１０−１０７６１４７号公報に開示
されている技術では、分周回路の入力部に複雑な増幅器
を付加装置として新たに設ける必要があるため回路の大
型化とともに、増幅器の持つ周波数特性劣化によってト
グル周波数が下がってしまうことが避けられないという
問題がある。
されている技術では、分周回路の入力部に複雑な増幅器
を付加装置として新たに設ける必要があるため回路の大
型化とともに、増幅器の持つ周波数特性劣化によってト
グル周波数が下がってしまうことが避けられないという
問題がある。
【００１７】また特開平３−２５５７０７号公報に開示
されている技術では、動作周波数ごとに制御電圧を決定
する必要があるため、適用することが煩雑なものとな
る。さらに、例えばトランジスタを５段積みする必要が
あるなど、高周波信号の分周回路を構成する場合には、
トランジスタのベース・エミッタ間電圧と論理振幅値を
考慮すると、電源電圧が６ボルト（［Ｖ］）以上とな
り、消費電力が増加してしまうという問題がある。
されている技術では、動作周波数ごとに制御電圧を決定
する必要があるため、適用することが煩雑なものとな
る。さらに、例えばトランジスタを５段積みする必要が
あるなど、高周波信号の分周回路を構成する場合には、
トランジスタのベース・エミッタ間電圧と論理振幅値を
考慮すると、電源電圧が６ボルト（［Ｖ］）以上とな
り、消費電力が増加してしまうという問題がある。
【００１８】さらに特開平４−１７２７１６号公報に開
示されている技術では、回路内に動作周波数の範囲に応
じて例えば高周波用、中周波用、低周波用の回路を設け
る必要があるため、回路の大型化を招くという問題があ
る。
示されている技術では、回路内に動作周波数の範囲に応
じて例えば高周波用、中周波用、低周波用の回路を設け
る必要があるため、回路の大型化を招くという問題があ
る。
【００１９】そこで本発明の目的は、簡素な構成で動作
周波数に応じて十分なダイナミックレンジを確保する分
周回路を提供することにある。
周波数に応じて十分なダイナミックレンジを確保する分
周回路を提供することにある。
【００２０】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）第１および第２の入力端子と、（ロ）それぞ
れコレクタ端子に接続されたコレクタ抵抗の抵抗値およ
びエミッタ端子に接続されたエミッタ抵抗の抵抗値に応
じて動作電圧の振幅が決定される複数の双差動増幅回路
がマスタスレーブ接続されたフリップフロップであって
この第１の入力端子からの入力信号を分周する分周手段
と、（ハ）第２の入力端子からの入力信号に基づいて双
差動増幅回路のコレクタ端子に接続されたコレクタ抵抗
の抵抗値を変更する抵抗値変更手段とを分周回路に具備
させる。
は、（イ）第１および第２の入力端子と、（ロ）それぞ
れコレクタ端子に接続されたコレクタ抵抗の抵抗値およ
びエミッタ端子に接続されたエミッタ抵抗の抵抗値に応
じて動作電圧の振幅が決定される複数の双差動増幅回路
がマスタスレーブ接続されたフリップフロップであって
この第１の入力端子からの入力信号を分周する分周手段
と、（ハ）第２の入力端子からの入力信号に基づいて双
差動増幅回路のコレクタ端子に接続されたコレクタ抵抗
の抵抗値を変更する抵抗値変更手段とを分周回路に具備
させる。
【００２１】すなわち請求項１記載の発明では、それぞ
れコレクタ端子に接続されたコレクタ抵抗の抵抗値およ
びエミッタ端子に接続されたエミッタ抵抗の抵抗値に応
じて動作電圧振幅が決定される複数の双差動増幅回路を
マスタスレーブ接続することによってフリップフロップ
を構成し、第１の入力端子から入力された信号を分周さ
せるようにする。さらに、これら双差動増幅回路のコレ
クタ端子にはコレクタ抵抗値を変更できる抵抗値変更手
段を設け、第２の入力端子から入力される入力信号に基
づいてこれらコレクタ抵抗値を変更できるようにするこ
とで、双差動増幅回路の電圧振幅を変更するようにして
いる。
れコレクタ端子に接続されたコレクタ抵抗の抵抗値およ
びエミッタ端子に接続されたエミッタ抵抗の抵抗値に応
じて動作電圧振幅が決定される複数の双差動増幅回路を
マスタスレーブ接続することによってフリップフロップ
を構成し、第１の入力端子から入力された信号を分周さ
せるようにする。さらに、これら双差動増幅回路のコレ
クタ端子にはコレクタ抵抗値を変更できる抵抗値変更手
段を設け、第２の入力端子から入力される入力信号に基
づいてこれらコレクタ抵抗値を変更できるようにするこ
とで、双差動増幅回路の電圧振幅を変更するようにして
いる。
【００２２】請求項２記載の発明では、（イ）互いにエ
ミッタ端子が接続された第１および第２のトランジスタ
からなる第１および第２の差動トランジスタと、（ロ）
この第１の差動トランジスタの第２のトランジスタのベ
ース端子および第２の差動トランジスタの第１のトラン
ジスタのベース端子とに接続され互いに接続された第１
の差動トランジスタの第１のトランジスタのベース端子
および第２の差動トランジスタの第２のトランジスタの
ベース端子との間に入力信号を供給するための第１の入
力端子と、（ハ）これら第１および第２の差動トランジ
スタを構成する第１および第２のトランジスタのエミッ
タ端子と接続された第１および第２の定電流源と、
（ニ）互いにコレクタ端子が接続された第３および第４
のトランジスタからなりそれぞれのエミッタ端子が第１
の差動トランジスタを構成する第２および第１のトラン
ジスタのコレクタ端子と接続されている第３の差動トラ
ンジスタと、（ホ）互いにコレクタ端子が接続された第
５および第６のトランジスタからなりそれぞれのエミッ
タ端子が第１の差動トランジスタを構成する第１および
第２のトランジスタのコレクタ端子と接続され第５のト
ランジスタのベース端子は第３および第４のトランジス
タのコレクタ端子と接続され第５および第６のトランジ
スタのコレクタ端子は第２のトランジスタのベース端子
に接続されている第４の差動トランジスタと、（ヘ）互
いにコレクタ端子が接続された第７および第８のトラン
ジスタからなりそれぞれのエミッタ端子が第２の差動ト
ランジスタを構成する第２および第１のトランジスタの
コレクタ端子と接続され第７のトランジスタのベース端
子は第１のトランジスタのエミッタ端子と接続されてい
る第５の差動トランジスタと、（ト）互いにコレクタ端
子が接続された第９および第１０のトランジスタからな
りそれぞれのエミッタ端子が第２の差動トランジスタを
構成する第１および第２のトランジスタのコレクタ端子
と接続され第９のトランジスタのベース端子は第７およ
び第８のトランジスタのコレクタ端子と接続され第９お
よび第１０のトランジスタのコレクタ端子は第８のトラ
ンジスタのベース端子に接続され第１０のトランジスタ
のベース端子は第５のトランジスタのベース端子に接続
されている第６の差動トランジスタと、（チ）第３ない
し第６の差動トランジスタのコレクタ抵抗値を変更する
ための制御信号が入力される第２の入力端子と、（リ）
第３ないし第６の差動トランジスタを構成する各トラン
ジスタ同士で接続されたコレクタ端子と電源との間に接
続され制御信号に基づいて抵抗値を変更する抵抗値変更
手段と、（ヌ）少なくとも第５の差動トランジスタを構
成する第７および第８のトランジスタのコレクタ端子か
あるいは第６の差動トランジスタを構成する第９および
第１０のトランジスタのコレクタ端子に接続された出力
端子とを分周回路に具備させる。
ミッタ端子が接続された第１および第２のトランジスタ
からなる第１および第２の差動トランジスタと、（ロ）
この第１の差動トランジスタの第２のトランジスタのベ
ース端子および第２の差動トランジスタの第１のトラン
ジスタのベース端子とに接続され互いに接続された第１
の差動トランジスタの第１のトランジスタのベース端子
および第２の差動トランジスタの第２のトランジスタの
ベース端子との間に入力信号を供給するための第１の入
力端子と、（ハ）これら第１および第２の差動トランジ
スタを構成する第１および第２のトランジスタのエミッ
タ端子と接続された第１および第２の定電流源と、
（ニ）互いにコレクタ端子が接続された第３および第４
のトランジスタからなりそれぞれのエミッタ端子が第１
の差動トランジスタを構成する第２および第１のトラン
ジスタのコレクタ端子と接続されている第３の差動トラ
ンジスタと、（ホ）互いにコレクタ端子が接続された第
５および第６のトランジスタからなりそれぞれのエミッ
タ端子が第１の差動トランジスタを構成する第１および
第２のトランジスタのコレクタ端子と接続され第５のト
ランジスタのベース端子は第３および第４のトランジス
タのコレクタ端子と接続され第５および第６のトランジ
スタのコレクタ端子は第２のトランジスタのベース端子
に接続されている第４の差動トランジスタと、（ヘ）互
いにコレクタ端子が接続された第７および第８のトラン
ジスタからなりそれぞれのエミッタ端子が第２の差動ト
ランジスタを構成する第２および第１のトランジスタの
コレクタ端子と接続され第７のトランジスタのベース端
子は第１のトランジスタのエミッタ端子と接続されてい
る第５の差動トランジスタと、（ト）互いにコレクタ端
子が接続された第９および第１０のトランジスタからな
りそれぞれのエミッタ端子が第２の差動トランジスタを
構成する第１および第２のトランジスタのコレクタ端子
と接続され第９のトランジスタのベース端子は第７およ
び第８のトランジスタのコレクタ端子と接続され第９お
よび第１０のトランジスタのコレクタ端子は第８のトラ
ンジスタのベース端子に接続され第１０のトランジスタ
のベース端子は第５のトランジスタのベース端子に接続
されている第６の差動トランジスタと、（チ）第３ない
し第６の差動トランジスタのコレクタ抵抗値を変更する
ための制御信号が入力される第２の入力端子と、（リ）
第３ないし第６の差動トランジスタを構成する各トラン
ジスタ同士で接続されたコレクタ端子と電源との間に接
続され制御信号に基づいて抵抗値を変更する抵抗値変更
手段と、（ヌ）少なくとも第５の差動トランジスタを構
成する第７および第８のトランジスタのコレクタ端子か
あるいは第６の差動トランジスタを構成する第９および
第１０のトランジスタのコレクタ端子に接続された出力
端子とを分周回路に具備させる。
【００２３】すなわち請求項２記載の発明では、２つの
トランジスタからなる第１ないし第６の差動トランジス
タを組み合わせて図３に示すように２つの双差動増幅回
路の一方を他方に帰還させるようにしてフリップフロッ
プを構成するようにした。そして、第３ないし第６の差
動トランジスタを構成する各トランジスタ同士で接続さ
れたコレクタ端子と電源との間に接続された抵抗値を変
更する抵抗値変更手段と、第３ないし第６の差動トラン
ジスタのコレクタ抵抗値を変更するための制御信号が入
力される第２の入力端子とを設けるようにした。そし
て、この第２の入力端子から入力される制御信号に基づ
いて抵抗値変更手段によりその抵抗値を変更させること
で、これらの差動トランジスタのコレクタ抵抗値を変更
して、双差動増幅回路としての電圧振幅を変更するよう
にしている。このように制御信号によって適宜双差動増
幅回路としての動作電圧振幅の変更によって分周された
信号は、少なくとも第５の差動トランジスタを構成する
第７および第８のトランジスタのコレクタ端子かあるい
は第６の差動トランジスタを構成する第９および第１０
のトランジスタのコレクタ端子に接続された出力端子か
ら出力させることによって得られるようにしている。
トランジスタからなる第１ないし第６の差動トランジス
タを組み合わせて図３に示すように２つの双差動増幅回
路の一方を他方に帰還させるようにしてフリップフロッ
プを構成するようにした。そして、第３ないし第６の差
動トランジスタを構成する各トランジスタ同士で接続さ
れたコレクタ端子と電源との間に接続された抵抗値を変
更する抵抗値変更手段と、第３ないし第６の差動トラン
ジスタのコレクタ抵抗値を変更するための制御信号が入
力される第２の入力端子とを設けるようにした。そし
て、この第２の入力端子から入力される制御信号に基づ
いて抵抗値変更手段によりその抵抗値を変更させること
で、これらの差動トランジスタのコレクタ抵抗値を変更
して、双差動増幅回路としての電圧振幅を変更するよう
にしている。このように制御信号によって適宜双差動増
幅回路としての動作電圧振幅の変更によって分周された
信号は、少なくとも第５の差動トランジスタを構成する
第７および第８のトランジスタのコレクタ端子かあるい
は第６の差動トランジスタを構成する第９および第１０
のトランジスタのコレクタ端子に接続された出力端子か
ら出力させることによって得られるようにしている。
【００２４】請求項３記載の発明では、請求項１または
請求項２記載の分周回路で、抵抗値変更手段は電源と第
３ないし第６の差動トランジスタを構成する各トランジ
スタ同士で接続されたコレクタ端子のうちのいずれか１
つとの間の電位を分圧する分圧抵抗と、一端がこの分圧
抵抗の分圧点に接続され他端が第２の入力端子と接続さ
れている抵抗素子とを備えることを特徴としている。
請求項２記載の分周回路で、抵抗値変更手段は電源と第
３ないし第６の差動トランジスタを構成する各トランジ
スタ同士で接続されたコレクタ端子のうちのいずれか１
つとの間の電位を分圧する分圧抵抗と、一端がこの分圧
抵抗の分圧点に接続され他端が第２の入力端子と接続さ
れている抵抗素子とを備えることを特徴としている。
【００２５】すなわち請求項３記載の発明では、電源と
双差動増幅回路のコレクタ端子との間に分圧抵抗を接続
し、さらにその一端がその分圧点に接続され他端が第２
の入力端子に接続された抵抗素子を設けるようにするこ
とによって、第２の入力端子を例えば電源と接続するか
否かで、容易に双差動増幅回路のコレクタ抵抗値を変更
することができる。さらに、出力端子側から見た寄生容
量について従来の分周回路と変わらないため、簡易な構
成で高周波動作に影響がなく、かつ動作周波数に対応し
てダイナミックレンジが広い分周回路を提供することが
できるようになる。
双差動増幅回路のコレクタ端子との間に分圧抵抗を接続
し、さらにその一端がその分圧点に接続され他端が第２
の入力端子に接続された抵抗素子を設けるようにするこ
とによって、第２の入力端子を例えば電源と接続するか
否かで、容易に双差動増幅回路のコレクタ抵抗値を変更
することができる。さらに、出力端子側から見た寄生容
量について従来の分周回路と変わらないため、簡易な構
成で高周波動作に影響がなく、かつ動作周波数に対応し
てダイナミックレンジが広い分周回路を提供することが
できるようになる。
【００２６】請求項４記載の発明では、請求項１または
請求項２記載の分周回路で、第２の入力端子には予め電
源電圧レベルが供給されていることを特徴としている。
請求項２記載の分周回路で、第２の入力端子には予め電
源電圧レベルが供給されていることを特徴としている。
【００２７】すなわち請求項４記載の発明では、予め動
作周波数が固定であるときには、例えば抵抗値変更手段
の抵抗値のみを変更すれば良いようにその他の主要部に
ついては汎用的な分周回路を構成でき、入力感度に優
れ、かつ動作周波数に依存しない分周回路を提供するこ
とができるようになる。
作周波数が固定であるときには、例えば抵抗値変更手段
の抵抗値のみを変更すれば良いようにその他の主要部に
ついては汎用的な分周回路を構成でき、入力感度に優
れ、かつ動作周波数に依存しない分周回路を提供するこ
とができるようになる。
【００２８】請求項５記載の発明では、請求項１または
請求項２記載の分周回路で、第２の入力端子に供給する
信号レベルを分周動作中に動的に電源電圧レベルが供給
される状態かオープン状態かのいずれかに変化させるこ
とを特徴としている。
請求項２記載の分周回路で、第２の入力端子に供給する
信号レベルを分周動作中に動的に電源電圧レベルが供給
される状態かオープン状態かのいずれかに変化させるこ
とを特徴としている。
【００２９】すなわち請求項５記載の発明では、動作周
波数に応じて、第２の入力端子から制御信号を入力させ
ることで、非常に簡素な構成で、動作周波数が高く、広
ダイナミックレンジの分周回路を構成することができ
る。
波数に応じて、第２の入力端子から制御信号を入力させ
ることで、非常に簡素な構成で、動作周波数が高く、広
ダイナミックレンジの分周回路を構成することができ
る。
【００３０】
【００３１】
【実施例】以下実施例につき本発明を詳細に説明する。
【００３２】図１は本発明の一実施例における分周回路
を構成する双差動増幅回路の構成の概要を表わしたもの
である。本実施例における双差動増幅回路は、差動入力
端子Ｖ1+、Ｖ1-およびＶ2+、Ｖ2-から２組の入力信号が
入力され、差動出力端子ＶO+、ＶO-から１組の差動出力
信号が出力される。この双差動増幅回路は、特性の揃っ
た２個のトランジスタを１組として計３組の差動Ｔｒと
してのＴｒ２０1〜２０6を備えている。Ｔｒ２０1とＴ
ｒ２０2は互いに特性が揃っており、両Ｔｒのエミッタ
端子は結合され、この結合されたエミッタ端子はＴｒ２
０5のコレクタ端子に接続されている。Ｔｒ２０3とＴｒ
２０4は互いに特性が揃っており、両Ｔｒのエミッタ端
子は結合され、この結合されたエミッタ端子はＴｒ２０
6のコレクタ端子に接続されている。Ｔｒ２０5とＴｒ２
０6は互いに特性が揃っており、両Ｔｒのエミッタ端子
はそれぞれ同一抵抗値で同一特性の抵抗素子２１1、２
１2を介して接続されている。抵抗素子１２1、１２2の
接続点は定電流源２２の一端に接続され、定電流源２２
の他端は接地されている。Ｔｒ２０1およびＴｒ２０4の
コレクタ端子は、第１および第２のコレクタ抵抗切替手
段２３1、２３2を介して電源電圧Ｖｃｃの電源に接続さ
れている。第１および第２のコレクタ抵抗切替手段２３
1、２３2は、それぞれＶＲ1端子およびＶＲ2端子と接続
されており、これらＶＲ1端子およびＶＲ2端子から入力
される切替制御信号により、第１および第２のコレクタ
抵抗切替手段２３1、２３2は互いに同一抵抗値で同一特
性の抵抗機能を有することができるようになっている。
差動入力端子Ｖ1+、Ｖ1-は、Ｔｒ２０1 、Ｔｒ２０4それ
ぞれのベース端子に接続されている。差動入力端子
Ｖ2+、Ｖ2-は、Ｔｒ２０5、Ｔｒ２０6それぞれのベース
端子に接続されている。差動出力端子ＶO+は、Ｔｒ２０
1およびＴｒ２０3のコレクタ端子に接続されている。差
動出力端子ＶO-は、Ｔｒ２０2およびＴｒ２０4のコレク
タ端子に接続されている。
を構成する双差動増幅回路の構成の概要を表わしたもの
である。本実施例における双差動増幅回路は、差動入力
端子Ｖ1+、Ｖ1-およびＶ2+、Ｖ2-から２組の入力信号が
入力され、差動出力端子ＶO+、ＶO-から１組の差動出力
信号が出力される。この双差動増幅回路は、特性の揃っ
た２個のトランジスタを１組として計３組の差動Ｔｒと
してのＴｒ２０1〜２０6を備えている。Ｔｒ２０1とＴ
ｒ２０2は互いに特性が揃っており、両Ｔｒのエミッタ
端子は結合され、この結合されたエミッタ端子はＴｒ２
０5のコレクタ端子に接続されている。Ｔｒ２０3とＴｒ
２０4は互いに特性が揃っており、両Ｔｒのエミッタ端
子は結合され、この結合されたエミッタ端子はＴｒ２０
6のコレクタ端子に接続されている。Ｔｒ２０5とＴｒ２
０6は互いに特性が揃っており、両Ｔｒのエミッタ端子
はそれぞれ同一抵抗値で同一特性の抵抗素子２１1、２
１2を介して接続されている。抵抗素子１２1、１２2の
接続点は定電流源２２の一端に接続され、定電流源２２
の他端は接地されている。Ｔｒ２０1およびＴｒ２０4の
コレクタ端子は、第１および第２のコレクタ抵抗切替手
段２３1、２３2を介して電源電圧Ｖｃｃの電源に接続さ
れている。第１および第２のコレクタ抵抗切替手段２３
1、２３2は、それぞれＶＲ1端子およびＶＲ2端子と接続
されており、これらＶＲ1端子およびＶＲ2端子から入力
される切替制御信号により、第１および第２のコレクタ
抵抗切替手段２３1、２３2は互いに同一抵抗値で同一特
性の抵抗機能を有することができるようになっている。
差動入力端子Ｖ1+、Ｖ1-は、Ｔｒ２０1 、Ｔｒ２０4それ
ぞれのベース端子に接続されている。差動入力端子
Ｖ2+、Ｖ2-は、Ｔｒ２０5、Ｔｒ２０6それぞれのベース
端子に接続されている。差動出力端子ＶO+は、Ｔｒ２０
1およびＴｒ２０3のコレクタ端子に接続されている。差
動出力端子ＶO-は、Ｔｒ２０2およびＴｒ２０4のコレク
タ端子に接続されている。
【００３３】このような構成の双差動増幅回路で、Ｖ1+
端子およびＶ1-端子間の入力信号をＶ1、Ｖ2+端子およ
びＶ2-端子間の入力信号をＶ2とし、さらに第１および
第２のコレクタ抵抗切替手段２３1、２３2がそれぞれＶ
Ｒ1端子およびＶＲ2端子から入力される切替制御信号に
よって切り替えられた同一の抵抗値および特性を有する
抵抗機能の抵抗値をＲ1、抵抗素子２１1、２１2の抵抗
値をＲ2とする。ＶO+端子およびＶO-端子間の出力電圧
ＶOは、上述したように（１）式で表わされる。一方、
ＶＲ1端子およびＶＲ2端子から動作周波数に対応した切
替制御信号を入力させることによって、双差動増幅回路
のコレクタ抵抗値を変更することができるようになって
おり、最適なコレクタ抵抗値を得て、動作周波数の向上
と広ダイナミックレンジとの両立を実現している。
端子およびＶ1-端子間の入力信号をＶ1、Ｖ2+端子およ
びＶ2-端子間の入力信号をＶ2とし、さらに第１および
第２のコレクタ抵抗切替手段２３1、２３2がそれぞれＶ
Ｒ1端子およびＶＲ2端子から入力される切替制御信号に
よって切り替えられた同一の抵抗値および特性を有する
抵抗機能の抵抗値をＲ1、抵抗素子２１1、２１2の抵抗
値をＲ2とする。ＶO+端子およびＶO-端子間の出力電圧
ＶOは、上述したように（１）式で表わされる。一方、
ＶＲ1端子およびＶＲ2端子から動作周波数に対応した切
替制御信号を入力させることによって、双差動増幅回路
のコレクタ抵抗値を変更することができるようになって
おり、最適なコレクタ抵抗値を得て、動作周波数の向上
と広ダイナミックレンジとの両立を実現している。
【００３４】図２は図１に示した双差動増幅回路の構成
要部を具体的に表わしたものである。ただし、図１に示
した双差動増幅回路と同一部分には、同一符号を付して
いる。また、第１および第２のコレクタ抵抗切替手段２
３1、２３2には、同一のＶＲ端子から同一の切替制御信
号が入力されており、互いに同一構成となっている。第
１のコレクタ抵抗切替手段２３1は、一端がＶＲ端子に
接続された抵抗素子２４1と、一端が電源Ｖｃｃに接続
された抵抗素子２５1と、一端がＴｒ２０1のコレクタ端
子と接続された抵抗素子２６1とを備えている。抵抗素
子２４1の他端と、抵抗素子２５1の他端とは接続されて
おり、この接続点は抵抗素子２６1の他端に接続されて
いる。第２のコレクタ抵抗切替手段２３2も、同様に一
端がＶＲ端子に接続された抵抗素子２４2と、一端が電
源Ｖｃｃに接続された抵抗素子２５2と、一端がＴｒ２
０4のコレクタ端子と接続された抵抗素子２６2とを備え
ている。抵抗素子２４2の他端と、抵抗素子２５2の他端
とは接続されており、この接続点は抵抗素子２６2の他
端に接続されている。
要部を具体的に表わしたものである。ただし、図１に示
した双差動増幅回路と同一部分には、同一符号を付して
いる。また、第１および第２のコレクタ抵抗切替手段２
３1、２３2には、同一のＶＲ端子から同一の切替制御信
号が入力されており、互いに同一構成となっている。第
１のコレクタ抵抗切替手段２３1は、一端がＶＲ端子に
接続された抵抗素子２４1と、一端が電源Ｖｃｃに接続
された抵抗素子２５1と、一端がＴｒ２０1のコレクタ端
子と接続された抵抗素子２６1とを備えている。抵抗素
子２４1の他端と、抵抗素子２５1の他端とは接続されて
おり、この接続点は抵抗素子２６1の他端に接続されて
いる。第２のコレクタ抵抗切替手段２３2も、同様に一
端がＶＲ端子に接続された抵抗素子２４2と、一端が電
源Ｖｃｃに接続された抵抗素子２５2と、一端がＴｒ２
０4のコレクタ端子と接続された抵抗素子２６2とを備え
ている。抵抗素子２４2の他端と、抵抗素子２５2の他端
とは接続されており、この接続点は抵抗素子２６2の他
端に接続されている。
【００３５】このような構成の双差動増幅回路は、ＶＲ
端子をオープン状態にすることでコレクタ抵抗値を抵抗
素子２５1、２６1および抵抗素子２５2、２６2からなる
直列抵抗値にする一方、ＶＲ端子を電源Ｖｃｃと等電位
にすることでコレクタ抵抗値を抵抗素子２４1および抵
抗素子２５1からなる並列抵抗と抵抗素子２６1との直列
抵抗値、そして抵抗素子２４2および抵抗素子２５2から
R>なる並列抵抗と抵抗素子２６2との直列抵抗値とな
る。すなわち、ＶＲ端子をオープン状態にすることによ
ってコレクタ抵抗値を大きくして電圧振幅を大きくする
ことができ、ＶＲ端子を電源Ｖｃｃと等電位にすること
でコレクタ抵抗値を小さくすることができる。
端子をオープン状態にすることでコレクタ抵抗値を抵抗
素子２５1、２６1および抵抗素子２５2、２６2からなる
直列抵抗値にする一方、ＶＲ端子を電源Ｖｃｃと等電位
にすることでコレクタ抵抗値を抵抗素子２４1および抵
抗素子２５1からなる並列抵抗と抵抗素子２６1との直列
抵抗値、そして抵抗素子２４2および抵抗素子２５2から
R>なる並列抵抗と抵抗素子２６2との直列抵抗値とな
る。すなわち、ＶＲ端子をオープン状態にすることによ
ってコレクタ抵抗値を大きくして電圧振幅を大きくする
ことができ、ＶＲ端子を電源Ｖｃｃと等電位にすること
でコレクタ抵抗値を小さくすることができる。
【００３６】本実施例における高周波信号の分周回路
は、このような双差動増幅回路を基本構成とし、２つの
双差動増幅回路それぞれの差動Ｔｒ同士の接続を変更す
ることによって、マスタスレーブ方式のフリップフロッ
プとしている。
は、このような双差動増幅回路を基本構成とし、２つの
双差動増幅回路それぞれの差動Ｔｒ同士の接続を変更す
ることによって、マスタスレーブ方式のフリップフロッ
プとしている。
【００３７】図３は図２に示した双差動増幅回路を基本
構成とする本実施例における分周回路の構成を表わした
ものである。この分周回路は、差動ＴｒとしてのＴｒ３
０1〜３０6を備えている。Ｔｒ３０1とＴｒ３０2は互い
に同一特性であり、コレクタ端子同士は結合され、これ
らコレクタ端子はコレクタ抵抗３１1を介して電源Ｖｃ
ｃおよびＶＲ端子に接続されている。Ｔｒ３０3とＴｒ
３０4は互いに同一特性であり、コレクタ端子同士は結
合され、これらコレクタ端子はコレクタ抵抗３１2を介
して電源ＶｃｃおよびＶＲ端子に接続されている。Ｔｒ
３０2とＴｒ３０ 3のエミッタ端子同士は結合され、これ
らエミッタ端子はＴｒ３０5のコレクタ端子に接続され
ている。Ｔｒ３０1とＴｒ３０4のエミッタ端子同士は結
合され、これらエミッタ端子はＴｒ３０6のコレクタ端
子に接続されている。
構成とする本実施例における分周回路の構成を表わした
ものである。この分周回路は、差動ＴｒとしてのＴｒ３
０1〜３０6を備えている。Ｔｒ３０1とＴｒ３０2は互い
に同一特性であり、コレクタ端子同士は結合され、これ
らコレクタ端子はコレクタ抵抗３１1を介して電源Ｖｃ
ｃおよびＶＲ端子に接続されている。Ｔｒ３０3とＴｒ
３０4は互いに同一特性であり、コレクタ端子同士は結
合され、これらコレクタ端子はコレクタ抵抗３１2を介
して電源ＶｃｃおよびＶＲ端子に接続されている。Ｔｒ
３０2とＴｒ３０ 3のエミッタ端子同士は結合され、これ
らエミッタ端子はＴｒ３０5のコレクタ端子に接続され
ている。Ｔｒ３０1とＴｒ３０4のエミッタ端子同士は結
合され、これらエミッタ端子はＴｒ３０6のコレクタ端
子に接続されている。
【００３８】Ｔｒ３０1とＴｒ３０2のコレクタ端子は、
出力バッファ用としての２段のエミッタフォロワ回路が
接続されている。すなわち、これらのコレクタ端子に、
そのコレクタ端子が電源Ｖｃｃに接続されエミッタ端子
が抵抗素子３１3を介して接地されているＴｒ３０7のベ
ース端子が接続されている。Ｔｒ３０7のエミッタ端子
には、そのコレクタ端子が電源Ｖｃｃに接続されエミッ
タ端子が抵抗素子３１ 4を介して接地されているＴｒ３
０8のベース端子が接続されている。Ｔｒ３０3とＴｒ３
０4のコレクタ端子も同様に、そのコレクタ端子が電源
Ｖｃｃに接続されエミッタ端子が抵抗素子３１5を介し
て接地されているＴｒ３０9のベース端子が接続されて
いる。Ｔｒ３０9のエミッタ端子には、そのコレクタ端
子が電源Ｖｃｃに接続されエミッタ端子が抵抗素子３１
6を介して接地されているＴｒ３０1 0のベース端子が接
続されている。これら２段のエミッタフォロワ回路の出
力端子であるＴｒ３０8およびＴｒ３０10のエミッタ端
子は、それぞれＴｒ３０3およびＴｒ３０2のベース端子
に接続されている。
出力バッファ用としての２段のエミッタフォロワ回路が
接続されている。すなわち、これらのコレクタ端子に、
そのコレクタ端子が電源Ｖｃｃに接続されエミッタ端子
が抵抗素子３１3を介して接地されているＴｒ３０7のベ
ース端子が接続されている。Ｔｒ３０7のエミッタ端子
には、そのコレクタ端子が電源Ｖｃｃに接続されエミッ
タ端子が抵抗素子３１ 4を介して接地されているＴｒ３
０8のベース端子が接続されている。Ｔｒ３０3とＴｒ３
０4のコレクタ端子も同様に、そのコレクタ端子が電源
Ｖｃｃに接続されエミッタ端子が抵抗素子３１5を介し
て接地されているＴｒ３０9のベース端子が接続されて
いる。Ｔｒ３０9のエミッタ端子には、そのコレクタ端
子が電源Ｖｃｃに接続されエミッタ端子が抵抗素子３１
6を介して接地されているＴｒ３０1 0のベース端子が接
続されている。これら２段のエミッタフォロワ回路の出
力端子であるＴｒ３０8およびＴｒ３０10のエミッタ端
子は、それぞれＴｒ３０3およびＴｒ３０2のベース端子
に接続されている。
【００３９】Ｔｒ３０5のベース端子は、高周波成分カ
ット用のコンデンサ３２を介して接地されており、Ｔｒ
３０6のベース端子は、この分周回路の入力端子３３が
接続されている。
ット用のコンデンサ３２を介して接地されており、Ｔｒ
３０6のベース端子は、この分周回路の入力端子３３が
接続されている。
【００４０】Ｔｒ３０5およびＴｒ３０6のエミッタ端子
は結合されており、Ｔｒ３０11およびＴｒ３０12から成
るカレントミラー回路に接続されている。すなわち、電
源Ｖｃｃと抵抗素子３４、３５を介してＴｒ３０11のコ
レクタ端子とベース端子は接続され、そのエミッタ端子
は抵抗素子３６1を介して接地されている。Ｔｒ３０1 2
は、そのコレクタ端子がＴｒ３０5、３０6のエミッタ端
子と接続され、そのベース端子はＴｒ３０11のベース端
子と接続され、エミッタ端子は抵抗素子３６2を介して
接地されている。抵抗素子３４と抵抗素子３５の接続点
は、高周波成分カット用のコンデンサ３２を介して接地
されている。
は結合されており、Ｔｒ３０11およびＴｒ３０12から成
るカレントミラー回路に接続されている。すなわち、電
源Ｖｃｃと抵抗素子３４、３５を介してＴｒ３０11のコ
レクタ端子とベース端子は接続され、そのエミッタ端子
は抵抗素子３６1を介して接地されている。Ｔｒ３０1 2
は、そのコレクタ端子がＴｒ３０5、３０6のエミッタ端
子と接続され、そのベース端子はＴｒ３０11のベース端
子と接続され、エミッタ端子は抵抗素子３６2を介して
接地されている。抵抗素子３４と抵抗素子３５の接続点
は、高周波成分カット用のコンデンサ３２を介して接地
されている。
【００４１】コレクタ抵抗３１1は、図２に示した第１
のコレクタ抵抗変更手段２３1に相当し、ＶＲ端子から
入力される振幅制御信号でその抵抗値を変更できるよう
になっている。すなわち、一端がＶＲ端子に接続された
抵抗素子３７1と、一端が電源Ｖｃｃに接続された抵抗
素子３８1と、一端がＴｒ３０1、３０2のコレクタ端子
と接続された抵抗素子３９1とを備えている。抵抗素子
３７1の他端と、抵抗素子３８1の他端とは接続されてお
り、この接続点は抵抗素子３９1の他端に接続されてい
る。コレクタ抵抗３１2も同様に、図２に示した第２の
コレクタ抵抗変更手段２３2に相当し、ＶＲ端子から入
力される振幅制御信号でその抵抗値を変更できるように
なっている。すなわち、一端がＶＲ端子に接続された抵
抗素子３７2と、一端が電源Ｖｃｃに接続された抵抗素
子３８2と、一端がＴｒ３０3、３０4のコレクタ端子と
接続された抵抗素子３９2とを備えている。抵抗素子３
７2の他端と、抵抗素子３８2の他端とは接続されてお
り、この接続点は抵抗素子３９2の他端に接続されてい
る。
のコレクタ抵抗変更手段２３1に相当し、ＶＲ端子から
入力される振幅制御信号でその抵抗値を変更できるよう
になっている。すなわち、一端がＶＲ端子に接続された
抵抗素子３７1と、一端が電源Ｖｃｃに接続された抵抗
素子３８1と、一端がＴｒ３０1、３０2のコレクタ端子
と接続された抵抗素子３９1とを備えている。抵抗素子
３７1の他端と、抵抗素子３８1の他端とは接続されてお
り、この接続点は抵抗素子３９1の他端に接続されてい
る。コレクタ抵抗３１2も同様に、図２に示した第２の
コレクタ抵抗変更手段２３2に相当し、ＶＲ端子から入
力される振幅制御信号でその抵抗値を変更できるように
なっている。すなわち、一端がＶＲ端子に接続された抵
抗素子３７2と、一端が電源Ｖｃｃに接続された抵抗素
子３８2と、一端がＴｒ３０3、３０4のコレクタ端子と
接続された抵抗素子３９2とを備えている。抵抗素子３
７2の他端と、抵抗素子３８2の他端とは接続されてお
り、この接続点は抵抗素子３９2の他端に接続されてい
る。
【００４２】さらに本実施例における分周回路は、差動
ＴｒとしてのＴｒ４０1〜４０6を備えている。Ｔｒ４０
1とＴｒ４０2は互いに同一特性であり、コレクタ端子同
士は結合され、これらコレクタ端子はコレクタ抵抗４１
1を介して電源ＶｃｃおよびＶＲ端子に接続されてい
る。Ｔｒ４０3とＴｒ４０4は互いに同一特性であり、コ
レクタ端子同士は結合され、これらコレクタ端子はコレ
クタ抵抗４１2を介して電源ＶｃｃおよびＶＲ端子に接
続されている。Ｔｒ４０2とＴｒ４０3のエミッタ端子同
士は結合され、これらエミッタ端子はＴｒ４０5のコレ
クタ端子に接続されている。Ｔｒ４０1とＴｒ４０4のエ
ミッタ端子同士は結合され、これらエミッタ端子はＴｒ
４０6のコレクタ端子に接続されている。
ＴｒとしてのＴｒ４０1〜４０6を備えている。Ｔｒ４０
1とＴｒ４０2は互いに同一特性であり、コレクタ端子同
士は結合され、これらコレクタ端子はコレクタ抵抗４１
1を介して電源ＶｃｃおよびＶＲ端子に接続されてい
る。Ｔｒ４０3とＴｒ４０4は互いに同一特性であり、コ
レクタ端子同士は結合され、これらコレクタ端子はコレ
クタ抵抗４１2を介して電源ＶｃｃおよびＶＲ端子に接
続されている。Ｔｒ４０2とＴｒ４０3のエミッタ端子同
士は結合され、これらエミッタ端子はＴｒ４０5のコレ
クタ端子に接続されている。Ｔｒ４０1とＴｒ４０4のエ
ミッタ端子同士は結合され、これらエミッタ端子はＴｒ
４０6のコレクタ端子に接続されている。
【００４３】Ｔｒ４０1とＴｒ４０2のコレクタ端子は、
出力バッファ用としての２段のエミッタフォロワ回路が
接続されている。すなわち、これらのコレクタ端子に、
そのコレクタ端子が電源Ｖｃｃに接続されエミッタ端子
が抵抗素子４１3を介して接地されているＴｒ４０7のベ
ース端子が接続されている。Ｔｒ４０7のエミッタ端子
には、そのコレクタ端子が電源Ｖｃｃに接続されエミッ
タ端子が抵抗素子４１ 4を介して接地されているＴｒ４
０8のベース端子が接続されている。Ｔｒ４０3とＴｒ４
０4のコレクタ端子も同様に、そのコレクタ端子が電源
Ｖｃｃに接続されエミッタ端子が抵抗素子４１5を介し
て接地されているＴｒ４０9のベース端子が接続されて
いる。Ｔｒ４０9のエミッタ端子には、そのコレクタ端
子が電源Ｖｃｃに接続されエミッタ端子が抵抗素子４１
6を介して接地されているＴｒ４０1 0のベース端子が接
続されている。これら２段のエミッタフォロワ回路の出
力端子であるＴｒ４０8およびＴｒ４０10のエミッタ端
子は、Ｔｒ４０3およびＴｒ４０2のベース端子がそれぞ
れ接続されている。Ｔｒ４０5のベース端子は、Ｔｒ３
０6のベース端子および入力端子３３に接続されてい
る。
出力バッファ用としての２段のエミッタフォロワ回路が
接続されている。すなわち、これらのコレクタ端子に、
そのコレクタ端子が電源Ｖｃｃに接続されエミッタ端子
が抵抗素子４１3を介して接地されているＴｒ４０7のベ
ース端子が接続されている。Ｔｒ４０7のエミッタ端子
には、そのコレクタ端子が電源Ｖｃｃに接続されエミッ
タ端子が抵抗素子４１ 4を介して接地されているＴｒ４
０8のベース端子が接続されている。Ｔｒ４０3とＴｒ４
０4のコレクタ端子も同様に、そのコレクタ端子が電源
Ｖｃｃに接続されエミッタ端子が抵抗素子４１5を介し
て接地されているＴｒ４０9のベース端子が接続されて
いる。Ｔｒ４０9のエミッタ端子には、そのコレクタ端
子が電源Ｖｃｃに接続されエミッタ端子が抵抗素子４１
6を介して接地されているＴｒ４０1 0のベース端子が接
続されている。これら２段のエミッタフォロワ回路の出
力端子であるＴｒ４０8およびＴｒ４０10のエミッタ端
子は、Ｔｒ４０3およびＴｒ４０2のベース端子がそれぞ
れ接続されている。Ｔｒ４０5のベース端子は、Ｔｒ３
０6のベース端子および入力端子３３に接続されてい
る。
【００４４】Ｔｒ４０6のベース端子は、Ｔｒ３０5のベ
ース端子に接続されており、高周波成分カット用のコン
デンサ３２を介して接地されている。
ース端子に接続されており、高周波成分カット用のコン
デンサ３２を介して接地されている。
【００４５】Ｔｒ４０5およびＴｒ４０6のエミッタ端子
は結合されており、Ｔｒ３０11およびＴｒ３０13から成
るカレントミラー回路に接続されている。すなわち、Ｔ
ｒ３０13は、そのコレクタ端子がＴｒ４０5、４０6のエ
ミッタ端子と接続され、そのベース端子はＴｒ３０11の
ベース端子と接続され、エミッタ端子は抵抗素子３６ 3
を介して接地されている。
は結合されており、Ｔｒ３０11およびＴｒ３０13から成
るカレントミラー回路に接続されている。すなわち、Ｔ
ｒ３０13は、そのコレクタ端子がＴｒ４０5、４０6のエ
ミッタ端子と接続され、そのベース端子はＴｒ３０11の
ベース端子と接続され、エミッタ端子は抵抗素子３６ 3
を介して接地されている。
【００４６】コレクタ抵抗４１1は、図２に示した第１
のコレクタ抵抗変更手段２３1に相当し、ＶＲ端子から
入力される振幅制御信号でその抵抗値を変更できるよう
になっている。すなわち、一端がＶＲ端子に接続された
抵抗素子４７1と、一端が電源Ｖｃｃに接続された抵抗
素子４８1と、一端がＴｒ４０1、４０2のコレクタ端子
と接続された抵抗素子４９1とを備えている。抵抗素子
４７1の他端と、抵抗素子４８1の他端とは接続されてお
り、この接続点は抵抗素子４９1の他端に接続されてい
る。コレクタ抵抗４１2も同様に、図２に示した第２の
コレクタ抵抗変更手段２３2に相当し、ＶＲ端子から入
力される振幅制御信号でその抵抗値を変更できるように
なっている。すなわち、一端がＶＲ端子に接続された抵
抗素子４７2と、一端が電源Ｖｃｃに接続された抵抗素
子４８2と、一端がＴｒ４０3、４０4のコレクタ端子と
接続された抵抗素子４９2とを備えている。抵抗素子４
７2の他端と、抵抗素子４８2の他端とは接続されてお
り、この接続点は抵抗素子４９2の他端に接続されてい
る。
のコレクタ抵抗変更手段２３1に相当し、ＶＲ端子から
入力される振幅制御信号でその抵抗値を変更できるよう
になっている。すなわち、一端がＶＲ端子に接続された
抵抗素子４７1と、一端が電源Ｖｃｃに接続された抵抗
素子４８1と、一端がＴｒ４０1、４０2のコレクタ端子
と接続された抵抗素子４９1とを備えている。抵抗素子
４７1の他端と、抵抗素子４８1の他端とは接続されてお
り、この接続点は抵抗素子４９1の他端に接続されてい
る。コレクタ抵抗４１2も同様に、図２に示した第２の
コレクタ抵抗変更手段２３2に相当し、ＶＲ端子から入
力される振幅制御信号でその抵抗値を変更できるように
なっている。すなわち、一端がＶＲ端子に接続された抵
抗素子４７2と、一端が電源Ｖｃｃに接続された抵抗素
子４８2と、一端がＴｒ４０3、４０4のコレクタ端子と
接続された抵抗素子４９2とを備えている。抵抗素子４
７2の他端と、抵抗素子４８2の他端とは接続されてお
り、この接続点は抵抗素子４９2の他端に接続されてい
る。
【００４７】Ｔｒ３０2のベース端子とＴｒ４０1のベー
ス端子は接続されている。Ｔｒ３０ 3のベース端子とＴ
ｒ４０4のベース端子は接続されている。Ｔｒ３０4のベ
ース端子とＴｒ４０2のベース端子は接続され、出力端
子５０が接続されている。Ｔｒ３０1のベース端子とＴ
ｒ４０3のベース端子は接続され、反転出力端子５１が
接続されている。
ス端子は接続されている。Ｔｒ３０ 3のベース端子とＴ
ｒ４０4のベース端子は接続されている。Ｔｒ３０4のベ
ース端子とＴｒ４０2のベース端子は接続され、出力端
子５０が接続されている。Ｔｒ３０1のベース端子とＴ
ｒ４０3のベース端子は接続され、反転出力端子５１が
接続されている。
【００４８】このように本実施例における分周回路は、
２つの双差動増幅回路について一方から他方に帰還をか
けている。図２で示した基本構成の双差動増幅回路にお
けるＴｒ２０1、２０2の差動Ｔｒは、図３に示した分周
回路ではＴｒ３０2、３０3とＴｒ４０2、４０3の差動Ｔ
ｒに相当する。同様に図２のＴｒ２０3、２０4は、図３
のＴｒ３０4、３０1と、Ｔｒ４０4、４０1の差動Ｔｒに
相当する。また、図２のＴｒ２０5は、図３のＴｒ３
０5、４０5に相当し、図２のＴｒ２０6は図３のＴｒ３
０6、４０6に相当する。また、図２におけるエミッタ抵
抗である抵抗素子２１1、２１2は、それぞれＴｒ３
０5、３０6と、Ｔｒ４０5、４０6のエミッタ寄生抵抗の
みで構成するようにしている。Ｔｒ３０1〜３０4、４０
1〜４０4は、全て特性が揃っている必要がある。Ｔｒ３
０5、３０6も特性を揃える必要があり、Ｔｒ４０5、４
０6も特性を揃える必要がある。またカレントミラー回
路を構成するＴｒ３０12、３０13も特性を揃える必要が
ある。
２つの双差動増幅回路について一方から他方に帰還をか
けている。図２で示した基本構成の双差動増幅回路にお
けるＴｒ２０1、２０2の差動Ｔｒは、図３に示した分周
回路ではＴｒ３０2、３０3とＴｒ４０2、４０3の差動Ｔ
ｒに相当する。同様に図２のＴｒ２０3、２０4は、図３
のＴｒ３０4、３０1と、Ｔｒ４０4、４０1の差動Ｔｒに
相当する。また、図２のＴｒ２０5は、図３のＴｒ３
０5、４０5に相当し、図２のＴｒ２０6は図３のＴｒ３
０6、４０6に相当する。また、図２におけるエミッタ抵
抗である抵抗素子２１1、２１2は、それぞれＴｒ３
０5、３０6と、Ｔｒ４０5、４０6のエミッタ寄生抵抗の
みで構成するようにしている。Ｔｒ３０1〜３０4、４０
1〜４０4は、全て特性が揃っている必要がある。Ｔｒ３
０5、３０6も特性を揃える必要があり、Ｔｒ４０5、４
０6も特性を揃える必要がある。またカレントミラー回
路を構成するＴｒ３０12、３０13も特性を揃える必要が
ある。
【００４９】次に本実施例における分周回路の論理的動
作について説明する。まず、分周回路において動作観測
点をノードＡ〜Ｆとして設けている。ノードＡは、Ｔｒ
３０ 6およびＴｒ４０5のベース端子であり、入力端子３
３からの入力波形を示す。ノードＢは、Ｔｒ３０5およ
びＴｒ４０6のベース端子である。ノードＣは、Ｔｒ３
０1およびＴｒ３０2のコレクタ端子である。ノードＤ
は、Ｔｒ３０3およびＴｒ３０4のコレクタ端子である。
ノードＥは、Ｔｒ４０1およびＴｒ４０2のコレクタ端子
である。ノードＦは、Ｔｒ４０3およびＴｒ４０4のコレ
クタ端子である。本実施例における分周回路の論理的動
作については、ＶＲ端子が電源Ｖｃｃに接続されていて
も、オープン状態であっても同様である。
作について説明する。まず、分周回路において動作観測
点をノードＡ〜Ｆとして設けている。ノードＡは、Ｔｒ
３０ 6およびＴｒ４０5のベース端子であり、入力端子３
３からの入力波形を示す。ノードＢは、Ｔｒ３０5およ
びＴｒ４０6のベース端子である。ノードＣは、Ｔｒ３
０1およびＴｒ３０2のコレクタ端子である。ノードＤ
は、Ｔｒ３０3およびＴｒ３０4のコレクタ端子である。
ノードＥは、Ｔｒ４０1およびＴｒ４０2のコレクタ端子
である。ノードＦは、Ｔｒ４０3およびＴｒ４０4のコレ
クタ端子である。本実施例における分周回路の論理的動
作については、ＶＲ端子が電源Ｖｃｃに接続されていて
も、オープン状態であっても同様である。
【００５０】図４は図３に示した本実施例における分周
回路の論理的動作を表わしたものである。図４（ａ）は
ノードＡの論理波形、同図（ｂ）はノードＢの論理波
形、同図（ｃ）はノードＣの論理波形、同図（ｄ）はノ
ードＤの論理波形、同図（ｅ）はノードＥの論理波形、
同図（ｆ）はノードＦの論理波形をそれぞれ示してい
る。同図（ａ）に示すように入力端子３３から論理レベ
ル“Ｈ”、“Ｌ”、“Ｈ”、“Ｌ”、・・・と信号が入
力されているものとする（波形６０）。差動入力である
Ｔｒ３０5およびＴｒ４０6のベース端子は、コンデンサ
３２を介して接地されているため、同図（ｂ）に示すよ
うに論理レベル“Ｌ”、“Ｈ”、“Ｌ”、“Ｈ”、・・
・という電位となる（波形６１）。
回路の論理的動作を表わしたものである。図４（ａ）は
ノードＡの論理波形、同図（ｂ）はノードＢの論理波
形、同図（ｃ）はノードＣの論理波形、同図（ｄ）はノ
ードＤの論理波形、同図（ｅ）はノードＥの論理波形、
同図（ｆ）はノードＦの論理波形をそれぞれ示してい
る。同図（ａ）に示すように入力端子３３から論理レベ
ル“Ｈ”、“Ｌ”、“Ｈ”、“Ｌ”、・・・と信号が入
力されているものとする（波形６０）。差動入力である
Ｔｒ３０5およびＴｒ４０6のベース端子は、コンデンサ
３２を介して接地されているため、同図（ｂ）に示すよ
うに論理レベル“Ｌ”、“Ｈ”、“Ｌ”、“Ｈ”、・・
・という電位となる（波形６１）。
【００５１】いま、ある状態のとき、例えばノードＡが
論理レベル“Ｈ”で、ノードＢが論理レベル“Ｌ”の状
態のとき、ノードＣが論理レベル“Ｈ”で、ノードＤが
論理レベル“Ｌ”の状態であったものとする。ノードＣ
の論理レベルが“Ｈ”のため、コレクタ抵抗３１1には
電流が流れない。Ｔｒ３０2は、ノードＤの論理レベル
が“Ｌ”のため、“オフ”となっている。コレクタ抵抗
３１1に電流が流れず、しかもＴｒ３０6は“オン”とな
るため、Ｔｒ３０1は“オフ”とならなければならな
い。したがって、このＴｒ３０1のベース端子に接続さ
れているエミッタフォロワ回路の入力側であるノードＥ
は論理レベル“Ｌ”となる。
論理レベル“Ｈ”で、ノードＢが論理レベル“Ｌ”の状
態のとき、ノードＣが論理レベル“Ｈ”で、ノードＤが
論理レベル“Ｌ”の状態であったものとする。ノードＣ
の論理レベルが“Ｈ”のため、コレクタ抵抗３１1には
電流が流れない。Ｔｒ３０2は、ノードＤの論理レベル
が“Ｌ”のため、“オフ”となっている。コレクタ抵抗
３１1に電流が流れず、しかもＴｒ３０6は“オン”とな
るため、Ｔｒ３０1は“オフ”とならなければならな
い。したがって、このＴｒ３０1のベース端子に接続さ
れているエミッタフォロワ回路の入力側であるノードＥ
は論理レベル“Ｌ”となる。
【００５２】また、ノードＤが論理レベル“Ｌ”である
ため、コレクタ抵抗３１2に電流が流れていなければな
らない。ここでＴｒ３０3は、ノードＣの論理レベルが
“Ｈ”であるため“オン”となるが、ノードＢの論理レ
ベルが“Ｌ”のためＴｒ３０ 5が“オフ”となることか
ら、Ｔｒ３０3は電流が流れない。したがってＴｒ３０ 4
が“オン”となっていなければならない。これにより、
Ｔｒ３０4のベース端子に接続されているエミッタフォ
ロワ回路の入力側であるノードＦは論理レベル“Ｈ”で
ある。
ため、コレクタ抵抗３１2に電流が流れていなければな
らない。ここでＴｒ３０3は、ノードＣの論理レベルが
“Ｈ”であるため“オン”となるが、ノードＢの論理レ
ベルが“Ｌ”のためＴｒ３０ 5が“オフ”となることか
ら、Ｔｒ３０3は電流が流れない。したがってＴｒ３０ 4
が“オン”となっていなければならない。これにより、
Ｔｒ３０4のベース端子に接続されているエミッタフォ
ロワ回路の入力側であるノードＦは論理レベル“Ｈ”で
ある。
【００５３】次に入力端子３３から入力される入力信号
の論理レベルが“Ｌ”となったときは、ノードＡの論理
レベルが“Ｌ”、ノードＢの論理レベルが“Ｈ”とな
る。これにより、Ｔｒ３０6が“オフ”となるため、Ｔ
ｒ３０4が“オン”でも電流が流れなくなるが、実際に
はＴｒ３０5が“オン”となるため、Ｔｒ３０3に電流が
流れる。すなわち、ノードＤは引き続き論理レベルの
“Ｌ”状態が維持される。
の論理レベルが“Ｌ”となったときは、ノードＡの論理
レベルが“Ｌ”、ノードＢの論理レベルが“Ｈ”とな
る。これにより、Ｔｒ３０6が“オフ”となるため、Ｔ
ｒ３０4が“オン”でも電流が流れなくなるが、実際に
はＴｒ３０5が“オン”となるため、Ｔｒ３０3に電流が
流れる。すなわち、ノードＤは引き続き論理レベルの
“Ｌ”状態が維持される。
【００５４】これにより、ノードＤをエミッタフォロワ
回路を介してベース端子に入力しているＴｒ３０2は、
引き続き“オフ”となる。Ｔｒ３０1が“オン”であろ
うと“オフ”であろうと、Ｔｒ３０6はベース端子が論
理レベル“Ｌ”であるため、Ｔｒ３０6の“オフ”は維
持される。したがってＴｒ３０1には電流が流れず、ノ
ードＣの論理レベル“Ｈ”も維持される。
回路を介してベース端子に入力しているＴｒ３０2は、
引き続き“オフ”となる。Ｔｒ３０1が“オン”であろ
うと“オフ”であろうと、Ｔｒ３０6はベース端子が論
理レベル“Ｌ”であるため、Ｔｒ３０6の“オフ”は維
持される。したがってＴｒ３０1には電流が流れず、ノ
ードＣの論理レベル“Ｈ”も維持される。
【００５５】この状態で、Ｔｒ４０4、４０6は“オン”
となるため、ノードＦの論理状態は“Ｌ”となる。
となるため、ノードＦの論理状態は“Ｌ”となる。
【００５６】ノードＤおよびノードＦが論理レベル
“Ｌ”であるため、Ｔｒ４０1、４０2はともに“オフ”
となる。したがって、ノードＥには電流が流れないこと
となるため、ノードＥは論理レベルは“Ｈ”となる。
“Ｌ”であるため、Ｔｒ４０1、４０2はともに“オフ”
となる。したがって、ノードＥには電流が流れないこと
となるため、ノードＥは論理レベルは“Ｈ”となる。
【００５７】次に再び入力端子３３から入力される入力
信号の論理レベルが“Ｈ”となったときは、Ｔｒ３０6
が“オン”となり、ノードＥの論理レベル“Ｈ”により
Ｔｒ３０1も“オン”となっているため、ノードＣに電
流が流れ、ノードＣは論理レベル“Ｌ”となる。
信号の論理レベルが“Ｈ”となったときは、Ｔｒ３０6
が“オン”となり、ノードＥの論理レベル“Ｈ”により
Ｔｒ３０1も“オン”となっているため、ノードＣに電
流が流れ、ノードＣは論理レベル“Ｌ”となる。
【００５８】同様にＴｒ４０5が“オン”となり、ノー
ドＥの論理レベル“Ｈ”によりＴｒ４０3も“オン”と
なっているため、ノードＦに電流が流れ、ノードＦは論
理レベル“Ｌ”となる。
ドＥの論理レベル“Ｈ”によりＴｒ４０3も“オン”と
なっているため、ノードＦに電流が流れ、ノードＦは論
理レベル“Ｌ”となる。
【００５９】Ｔｒ３０5が“オフ”による電流が流れな
いためＴｒ３０3は“オフ”、ノードＦの論理レベルが
“Ｌ”のためＴｒ３０4が“オフ”となるため、ノード
Ｄには電流が流れず、ノードＤは論理レベル“Ｈ”とな
る。
いためＴｒ３０3は“オフ”、ノードＦの論理レベルが
“Ｌ”のためＴｒ３０4が“オフ”となるため、ノード
Ｄには電流が流れず、ノードＤは論理レベル“Ｈ”とな
る。
【００６０】ノードＦの論理レベルが“Ｌ”のためＴｒ
４０2が“オフ”、Ｔｒ４０1は“オン”であるがＴｒ４
０6が“オフ”のため、ノードＥに電流は流れず、ノー
ドＥは論理レベル“Ｈ”となる。
４０2が“オフ”、Ｔｒ４０1は“オン”であるがＴｒ４
０6が“オフ”のため、ノードＥに電流は流れず、ノー
ドＥは論理レベル“Ｈ”となる。
【００６１】さらに再び入力端子３３から入力される入
力信号の論理レベルが“Ｌ”となったときは、ノードＢ
が論理レベル“Ｈ”となる。したがって、Ｔｒ３０5が
“オン”となり、ノードＤの論理レベル“Ｈ”によりＴ
ｒ３０2も“オン”となっているため、ノードＣに電流
が流れ、ノードＣは論理レベル“Ｌ”となる。
力信号の論理レベルが“Ｌ”となったときは、ノードＢ
が論理レベル“Ｈ”となる。したがって、Ｔｒ３０5が
“オン”となり、ノードＤの論理レベル“Ｈ”によりＴ
ｒ３０2も“オン”となっているため、ノードＣに電流
が流れ、ノードＣは論理レベル“Ｌ”となる。
【００６２】一方、Ｔｒ３０6が“オフ”、ノードＣの
論理レベル“Ｌ”によるＴｒ３０3の“オフ”により、
Ｔｒ３０3、３０4に電流が流れず、ノードＤは論理レベ
ルが“Ｈ”となる。
論理レベル“Ｌ”によるＴｒ３０3の“オフ”により、
Ｔｒ３０3、３０4に電流が流れず、ノードＤは論理レベ
ルが“Ｈ”となる。
【００６３】Ｔｒ４０6は“オン”、ノードＤの論理レ
ベル“Ｈ”によるＴｒ４０1の“オン”により、ノード
Ｅに電流が流れ、ノードＥは論理レベル“Ｌ”となる。
ベル“Ｈ”によるＴｒ４０1の“オン”により、ノード
Ｅに電流が流れ、ノードＥは論理レベル“Ｌ”となる。
【００６４】ノードＡの論理レベル“Ｌ”によるＴｒ４
０3に電流が流れないためＴｒ４０3は“オフ”となれな
ければならず、またノードＣの論理レベル“Ｌ”による
Ｔｒ４０4の“オフ”となるので、ノードＦに電流が流
れず、論理レベル“Ｈ”となる。
０3に電流が流れないためＴｒ４０3は“オフ”となれな
ければならず、またノードＣの論理レベル“Ｌ”による
Ｔｒ４０4の“オフ”となるので、ノードＦに電流が流
れず、論理レベル“Ｈ”となる。
【００６５】以上の論理動作についてまとめると、ノー
ドＡが論理レベル“Ｈ”、“Ｌ”、“Ｈ”、“Ｌ”と変
化すると、ノードＢが論理レベル“Ｌ”、“Ｈ”、
“Ｌ”、“Ｈ”と変化する。ノードＣ、ノードＤ、ノー
ドＥ、ノードＦはそれぞれ、 ノードＣ：論理レベル“Ｈ”、“Ｈ”、“Ｌ”、“Ｌ”
（波形６２） ノードＤ：論理レベル“Ｌ”、“Ｌ”、“Ｈ”、“Ｈ”
（波形６３） ノードＥ：論理レベル“Ｌ”、“Ｈ”、“Ｈ”、“Ｌ”
（波形６４） ノードＦ：論理レベル“Ｈ”、“Ｌ”、“Ｌ”、“Ｈ”
（波形６５） と変化する。
ドＡが論理レベル“Ｈ”、“Ｌ”、“Ｈ”、“Ｌ”と変
化すると、ノードＢが論理レベル“Ｌ”、“Ｈ”、
“Ｌ”、“Ｈ”と変化する。ノードＣ、ノードＤ、ノー
ドＥ、ノードＦはそれぞれ、 ノードＣ：論理レベル“Ｈ”、“Ｈ”、“Ｌ”、“Ｌ”
（波形６２） ノードＤ：論理レベル“Ｌ”、“Ｌ”、“Ｈ”、“Ｈ”
（波形６３） ノードＥ：論理レベル“Ｌ”、“Ｈ”、“Ｈ”、“Ｌ”
（波形６４） ノードＦ：論理レベル“Ｈ”、“Ｌ”、“Ｌ”、“Ｈ”
（波形６５） と変化する。
【００６６】このように入力信号の周波数の２分の１の
周波数がノードＣ、ノードＤ、ノードＥ、ノードＦにあ
らわれる。本実施例における分周回路は、ノードＦ、ノ
ードＥの信号を、それぞれ出力バッファ用であるエミッ
タフォロワ回路を介してそれぞれ出力信号と反転出力信
号として出力端子５０と反転出力端子５１から出力して
いる。
周波数がノードＣ、ノードＤ、ノードＥ、ノードＦにあ
らわれる。本実施例における分周回路は、ノードＦ、ノ
ードＥの信号を、それぞれ出力バッファ用であるエミッ
タフォロワ回路を介してそれぞれ出力信号と反転出力信
号として出力端子５０と反転出力端子５１から出力して
いる。
【００６７】ところで、ＶＲ端子が電源Ｖｃｃに接続さ
れている場合、その論理動作について上述した動作と同
じである。そこでこの場合における本実施例における双
差動増幅回路の出力電圧は、次式のように表わすことが
できる。ただし、Ｖ1+端子およびＶ1-端子間の入力信号
をＶ1、Ｖ2+端子およびＶ2-端子間の入力信号をＶ2と
し、さらに第１および第２のコレクタ抵抗切替手段２３
1、２３2の合成抵抗値をＲｃ、エミッタ抵抗である抵抗
素子２１1、２１2の抵抗値をＲ2、ボルツマン定数をｋ
（１．３８×１０-23［Ｊ／Ｋ］）、ジャンクション温
度をＴ（［Ｋ］）、電子の電荷をｑ（１．６×１０-19
［Ｃ］）とする。また、第１および第２のコレクタ抵抗
切替手段２３1、２３2を同一構成とし、抵抗素子２４1
〜２４2それぞれの抵抗値をＲV1、抵抗素子２５1〜２５
2それぞれの抵抗値をＲV2、抵抗素子２６1〜２６2それ
ぞれの抵抗値をＲ1とする。ＶO+端子およびＶO-端子間
の出力電圧ＶOは、上述した文献「集積回路工学（２）
回路技術編」より、次式で表わすことができる。
れている場合、その論理動作について上述した動作と同
じである。そこでこの場合における本実施例における双
差動増幅回路の出力電圧は、次式のように表わすことが
できる。ただし、Ｖ1+端子およびＶ1-端子間の入力信号
をＶ1、Ｖ2+端子およびＶ2-端子間の入力信号をＶ2と
し、さらに第１および第２のコレクタ抵抗切替手段２３
1、２３2の合成抵抗値をＲｃ、エミッタ抵抗である抵抗
素子２１1、２１2の抵抗値をＲ2、ボルツマン定数をｋ
（１．３８×１０-23［Ｊ／Ｋ］）、ジャンクション温
度をＴ（［Ｋ］）、電子の電荷をｑ（１．６×１０-19
［Ｃ］）とする。また、第１および第２のコレクタ抵抗
切替手段２３1、２３2を同一構成とし、抵抗素子２４1
〜２４2それぞれの抵抗値をＲV1、抵抗素子２５1〜２５
2それぞれの抵抗値をＲV2、抵抗素子２６1〜２６2それ
ぞれの抵抗値をＲ1とする。ＶO+端子およびＶO-端子間
の出力電圧ＶOは、上述した文献「集積回路工学（２）
回路技術編」より、次式で表わすことができる。
【００６８】
【数２】 ただし、 Ｒｃ＝Ｒ1＋（ＲV1／／ＲV2） ・・・（３） ｋＴ／ｑ＝２６［ｍＶ］ （Ｔ＝３００Ｋ） ・・・（４） である。
【００６９】このように差動入力された入力信号の乗算
を行い、出力電圧ＶOは、入力信号Ｖ1とＶ2の積に比例
する。また、（２）式からは、出力電圧ＶOは、この双
差動増幅回路のコレクタ抵抗Ｒｃとエミッタ抵抗Ｒ2に
よってその振幅が変更することができることを意味して
いる。これにより、動作周波数に対応してＶＲ1端子お
よびＶＲ2端子から切替制御信号を入力させることで双
差動増幅回路のコレクタ抵抗値を変更でき、最適なコレ
クタ抵抗値を得て、動作周波数の向上と広ダイナミック
レンジとの両立を実現している。
を行い、出力電圧ＶOは、入力信号Ｖ1とＶ2の積に比例
する。また、（２）式からは、出力電圧ＶOは、この双
差動増幅回路のコレクタ抵抗Ｒｃとエミッタ抵抗Ｒ2に
よってその振幅が変更することができることを意味して
いる。これにより、動作周波数に対応してＶＲ1端子お
よびＶＲ2端子から切替制御信号を入力させることで双
差動増幅回路のコレクタ抵抗値を変更でき、最適なコレ
クタ抵抗値を得て、動作周波数の向上と広ダイナミック
レンジとの両立を実現している。
【００７０】図５は図３に示した本実施例における分周
回路の特性の概要を表わしたものである。横軸には単位
をギガヘルツ（［ＧＨｚ］）とした動作周波数、縦軸に
は単位をデシベル（［ｄＢｍ］）とした入力信号レベル
で、入力感度特性を示している。ＶＲ端子を電源Ｖｃｃ
に接続した状態の入力感度特性を実線波形７０、ＶＲ端
子をオープンにした状態の入力感度特性を破線波形７１
でそれぞれ示している。また、コレクタ抵抗値について
は、ＶＲ端子をオープン状態のときの合成抵抗値が、Ｖ
Ｒ端子を電源Ｖｃｃに接続したときの合成抵抗値の１．
５倍になるように第１および第２のコレクタ抵抗切替手
段３１1、３１2、４１1、４１2における各抵抗素子の抵
抗値を調整している。
回路の特性の概要を表わしたものである。横軸には単位
をギガヘルツ（［ＧＨｚ］）とした動作周波数、縦軸に
は単位をデシベル（［ｄＢｍ］）とした入力信号レベル
で、入力感度特性を示している。ＶＲ端子を電源Ｖｃｃ
に接続した状態の入力感度特性を実線波形７０、ＶＲ端
子をオープンにした状態の入力感度特性を破線波形７１
でそれぞれ示している。また、コレクタ抵抗値について
は、ＶＲ端子をオープン状態のときの合成抵抗値が、Ｖ
Ｒ端子を電源Ｖｃｃに接続したときの合成抵抗値の１．
５倍になるように第１および第２のコレクタ抵抗切替手
段３１1、３１2、４１1、４１2における各抵抗素子の抵
抗値を調整している。
【００７１】実線波形７０で示すように、ＶＲ端子を電
源Ｖｃｃに接続することによってトグル周波数が最適に
なるように設定しているため、ＶＲ端子をオープン状態
とする場合に比べて動作周波数が高いが、中域周波数１
０ＧＨｚあたりで入力感度が劣化し、動作範囲が著しく
狭くなっている。一方、破線波形７１で示すように、Ｖ
Ｒ端子をオープン状態にすることによって双差動増幅回
路のコレクタ抵抗値が大きくなり、電圧振幅を大きくす
ることができるので、破線波形７１で示すＶＲ端子を電
源Ｖｃｃと接続してコレクタ抵抗値を抑えた場合に比べ
て、入力感度が向上して動作範囲が４．５ｄＢ程度広が
っている。しかし、トグル周波数が１．５ＧＨｚ程度落
ちている。
源Ｖｃｃに接続することによってトグル周波数が最適に
なるように設定しているため、ＶＲ端子をオープン状態
とする場合に比べて動作周波数が高いが、中域周波数１
０ＧＨｚあたりで入力感度が劣化し、動作範囲が著しく
狭くなっている。一方、破線波形７１で示すように、Ｖ
Ｒ端子をオープン状態にすることによって双差動増幅回
路のコレクタ抵抗値が大きくなり、電圧振幅を大きくす
ることができるので、破線波形７１で示すＶＲ端子を電
源Ｖｃｃと接続してコレクタ抵抗値を抑えた場合に比べ
て、入力感度が向上して動作範囲が４．５ｄＢ程度広が
っている。しかし、トグル周波数が１．５ＧＨｚ程度落
ちている。
【００７２】したがって、ダイナミックレンジが広がら
ない動作周波数帯では電圧振幅を大きくさせ、ダイナミ
ックレンジが広い動作周波数帯ではコレクタ抵抗値を小
さくして電圧振幅を小さくさせるようにＶＲ端子から振
幅制御信号を入力させることで、非常に簡素な構成で、
動作周波数が高く、広ダイナミックレンジの分周回路を
構成することができる。
ない動作周波数帯では電圧振幅を大きくさせ、ダイナミ
ックレンジが広い動作周波数帯ではコレクタ抵抗値を小
さくして電圧振幅を小さくさせるようにＶＲ端子から振
幅制御信号を入力させることで、非常に簡素な構成で、
動作周波数が高く、広ダイナミックレンジの分周回路を
構成することができる。
【００７３】また、高周波信号を扱う分周回路等では、
配線や抵抗素子等の寄生容量を無視することができない
が、本実施例における分周回路ではＶＲ端子およびコレ
クタ抵抗変更用の素子を設けているものの、出力端子側
から見た寄生容量について従来の分周回路とほとんど変
わらないことも特徴としている。
配線や抵抗素子等の寄生容量を無視することができない
が、本実施例における分周回路ではＶＲ端子およびコレ
クタ抵抗変更用の素子を設けているものの、出力端子側
から見た寄生容量について従来の分周回路とほとんど変
わらないことも特徴としている。
【００７４】
【発明の効果】以上説明したように請求項１または請求
項２記載の発明によれば、動作周波数に対応した第２の
入力端子から入力される入力信号によって双差動増幅回
路のコレクタ抵抗値を変更するように切替制御信号を入
力させることで、最適なコレクタ抵抗値を得るように
し、動作周波数の向上と広ダイナミックレンジとの両立
を実現している。
項２記載の発明によれば、動作周波数に対応した第２の
入力端子から入力される入力信号によって双差動増幅回
路のコレクタ抵抗値を変更するように切替制御信号を入
力させることで、最適なコレクタ抵抗値を得るように
し、動作周波数の向上と広ダイナミックレンジとの両立
を実現している。
【００７５】さらに請求項３記載の発明によれば、電源
と双差動増幅回路のコレクタ端子との間に分圧抵抗を接
続し、さらにその一端がその分圧点に接続され他端が第
２の入力端子に接続された抵抗素子を設けるようにした
ので、簡易な構成で抵抗値変更手段を実現でき、第２の
入力端子を例えば電源と接続するか否かで、容易に双差
動増幅回路のコレクタ抵抗値を変更することができる。
さらに、出力端子側から見た寄生容量について従来の分
周回路と変わらないため、簡易な構成で高周波動作に影
響がなく、かつ動作周波数に対応してダイナミックレン
ジが広い分周回路を提供することができるようになる。
と双差動増幅回路のコレクタ端子との間に分圧抵抗を接
続し、さらにその一端がその分圧点に接続され他端が第
２の入力端子に接続された抵抗素子を設けるようにした
ので、簡易な構成で抵抗値変更手段を実現でき、第２の
入力端子を例えば電源と接続するか否かで、容易に双差
動増幅回路のコレクタ抵抗値を変更することができる。
さらに、出力端子側から見た寄生容量について従来の分
周回路と変わらないため、簡易な構成で高周波動作に影
響がなく、かつ動作周波数に対応してダイナミックレン
ジが広い分周回路を提供することができるようになる。
【００７６】さらにまた請求項４記載の発明によれば、
予め動作周波数が固定であるときには、例えば抵抗値変
更手段の抵抗値のみを変更すれば良いようにその他の主
要部については汎用的な分周回路を構成でき、入力感度
に優れ、かつ動作周波数に依存しない分周回路を提供す
ることができるようになる。
予め動作周波数が固定であるときには、例えば抵抗値変
更手段の抵抗値のみを変更すれば良いようにその他の主
要部については汎用的な分周回路を構成でき、入力感度
に優れ、かつ動作周波数に依存しない分周回路を提供す
ることができるようになる。
【００７７】さらに請求項５記載の発明によれば、ダイ
ナミックレンジが広がらない動作周波数帯では電圧振幅
を大きくさせ、ダイナミックレンジが広い動作周波数帯
ではコレクタ抵抗値を小さくして電圧振幅を小さくさせ
るように第２の入力端子から制御信号を入力させること
で、非常に簡素な構成で、動作周波数が高く、広ダイナ
ミックレンジの分周回路を構成することができる。
ナミックレンジが広がらない動作周波数帯では電圧振幅
を大きくさせ、ダイナミックレンジが広い動作周波数帯
ではコレクタ抵抗値を小さくして電圧振幅を小さくさせ
るように第２の入力端子から制御信号を入力させること
で、非常に簡素な構成で、動作周波数が高く、広ダイナ
ミックレンジの分周回路を構成することができる。
【図１】本実施例における分周回路を構成する双差動増
幅回路の構成の概要を示す構成図である。
幅回路の構成の概要を示す構成図である。
【図２】本実施例における分周回路を構成する双差動増
幅回路の構成要部を具体的に示す構成図である。
幅回路の構成要部を具体的に示す構成図である。
【図３】本実施例における分周回路の構成の概要を示す
構成図である。
構成図である。
【図４】本実施例における分周回路の論理的動作の概要
を示す波形図である。
を示す波形図である。
【図５】本実施例における分周回路の入力感度と動作周
波数との関係の概要を示す説明図である。
波数との関係の概要を示す説明図である。
【図６】一般的な双差動増幅回路の構成の概要を示す図
である。
である。
【図７】従来の分周回路の入力感度特性と動作周波数と
の関係の概要を示す説明図である。
の関係の概要を示す説明図である。
１０1〜１０6、２０1〜２０6、３０1〜３０13、４０1〜
４０10 Ｔｒ １１1〜１１2、１３1〜１３2、２１1〜２１2、２４1〜
２４2、２５1〜２５2、２６1〜２６2、３４、３５、３
６1〜３６3、３７1〜３７2、３８1〜３８2、３９ 1 〜３９2、４７1〜４７2、４８1〜４８2、４９1〜４９2
抵抗素子 １２、２２ 定電流源 ２３1、３１1、４１1 第１のコレクタ抵抗切替手段 ２３2、３１2、４１2 第２のコレクタ抵抗切替手段 ３２ コンデンサ ３３ 入力端子 ５０ 出力端子 ５１ 反転出力端子
４０10 Ｔｒ １１1〜１１2、１３1〜１３2、２１1〜２１2、２４1〜
２４2、２５1〜２５2、２６1〜２６2、３４、３５、３
６1〜３６3、３７1〜３７2、３８1〜３８2、３９ 1 〜３９2、４７1〜４７2、４８1〜４８2、４９1〜４９2
抵抗素子 １２、２２ 定電流源 ２３1、３１1、４１1 第１のコレクタ抵抗切替手段 ２３2、３１2、４１2 第２のコレクタ抵抗切替手段 ３２ コンデンサ ３３ 入力端子 ５０ 出力端子 ５１ 反転出力端子
フロントページの続き (56)参考文献 特開 平４−307808（ＪＰ，Ａ) 特開 昭63−42521（ＪＰ，Ａ) 特開 平９−246957（ＪＰ，Ａ) 特開 平７−222028（ＪＰ，Ａ) 特開 平５−291944（ＪＰ，Ａ) 特開 平５−110389（ＪＰ，Ａ) 特開 平５−102843（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 21/00 H03F 3/45
Claims (5)
- 【請求項１】 第１および第２の入力端子と、 それぞれコレクタ端子に接続されたコレクタ抵抗の抵抗
値およびエミッタ端子に接続されたエミッタ抵抗の抵抗
値に応じて動作電圧の振幅が決定される複数の双差動増
幅回路がマスタスレーブ接続されたフリップフロップで
あってこの第１の入力端子からの入力信号を分周する分
周手段と、 前記第２の入力端子からの入力信号に基づいて前記双差
動増幅回路のコレクタ端子に接続されたコレクタ抵抗の
抵抗値を変更する抵抗値変更手段とを具備すること特徴
とする分周回路。 - 【請求項２】 互いにエミッタ端子が接続された第１お
よび第２のトランジスタからなる第１および第２の差動
トランジスタと、 この第１の差動トランジスタの第２のトランジスタのベ
ース端子および第２の差動トランジスタの第１のトラン
ジスタのベース端子とに接続され互いに接続された第１
の差動トランジスタの第１のトランジスタのベース端子
および第２の差動トランジスタの第２のトランジスタの
ベース端子との間に入力信号を供給するための第１の入
力端子と、 これら第１および第２の差動トランジスタを構成する前
記第１および第２のトランジスタのエミッタ端子と接続
された第１および第２の定電流源と、 互いにコレクタ端子が接続された第３および第４のトラ
ンジスタからなりそれぞれのエミッタ端子が前記第１の
差動トランジスタを構成する第２および第１のトランジ
スタのコレクタ端子と接続されている第３の差動トラン
ジスタと、 互いにコレクタ端子が接続された第５および第６のトラ
ンジスタからなりそれぞれのエミッタ端子が前記第１の
差動トランジスタを構成する第１および第２のトランジ
スタのコレクタ端子と接続され第５のトランジスタのベ
ース端子は前記第３および第４のトランジスタのコレク
タ端子と接続され第５および第６のトランジスタのコレ
クタ端子は前記第２のトランジスタのベース端子に接続
されている第４の差動トランジスタと、 互いにコレクタ端子が接続された第７および第８のトラ
ンジスタからなりそれぞれのエミッタ端子が前記第２の
差動トランジスタを構成する第２および第１のトランジ
スタのコレクタ端子と接続され第７のトランジスタのベ
ース端子は前記第１のトランジスタのエミッタ端子と接
続されている第５の差動トランジスタと、 互いにコレクタ端子が接続された第９および第１０のト
ランジスタからなりそれぞれのエミッタ端子が前記第２
の差動トランジスタを構成する第１および第２のトラン
ジスタのコレクタ端子と接続され第９のトランジスタの
ベース端子は前記第７および第８のトランジスタのコレ
クタ端子と接続され第９および第１０のトランジスタの
コレクタ端子は前記第８のトランジスタのベース端子に
接続され第１０のトランジスタのベース端子は前記第５
のトランジスタのベース端子に接続されている第６の差
動トランジスタと、 前記第３ないし第６の差動トランジスタのコレクタ抵抗
値を変更するための制御信号が入力される第２の入力端
子と、 前記第３ないし第６の差動トランジスタを構成する各ト
ランジスタ同士で接続されたコレクタ端子と電源との間
に接続され前記制御信号に基づいて抵抗値を変更する抵
抗値変更手段と、 少なくとも前記第５の差動トランジスタを構成する第７
および第８のトランジスタのコレクタ端子かあるいは前
記第６の差動トランジスタを構成する第９および第１０
のトランジスタのコレクタ端子に接続された出力端子と
を具備することを特徴とする分周回路。 - 【請求項３】 前記抵抗値変更手段は電源と前記第３な
いし第６の差動トランジスタを構成する各トランジスタ
同士で接続されたコレクタ端子のうちのいずれか１つと
の間の電位を分圧する分圧抵抗と、一端がこの分圧抵抗
の分圧点に接続され他端が前記第２の入力端子と接続さ
れている抵抗素子とを備えることを特徴とする請求項１
または請求項２記載の分周回路。 - 【請求項４】 前記第２の入力端子には予め電源電圧レ
ベルが供給されていることを特徴とする請求項１または
請求項２記載の分周回路。 - 【請求項５】 前記第２の入力端子に供給する信号レベ
ルを分周動作中に動的に電源電圧レベルが供給される状
態かオープン状態かのいずれかに変化させることを特徴
とする請求項１または請求項２記載の分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6579499A JP3341702B2 (ja) | 1999-03-12 | 1999-03-12 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6579499A JP3341702B2 (ja) | 1999-03-12 | 1999-03-12 | 分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000261311A JP2000261311A (ja) | 2000-09-22 |
| JP3341702B2 true JP3341702B2 (ja) | 2002-11-05 |
Family
ID=13297305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6579499A Expired - Fee Related JP3341702B2 (ja) | 1999-03-12 | 1999-03-12 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3341702B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100803368B1 (ko) | 2006-12-07 | 2008-02-13 | 주식회사 하이닉스반도체 | 주파수 분주기 회로 |
| JP2008206038A (ja) | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | 分周回路 |
-
1999
- 1999-03-12 JP JP6579499A patent/JP3341702B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000261311A (ja) | 2000-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906871A (en) | Level shift circuit for converting a signal in an ecl level into a signal in a cmos logic level | |
| CA2003401C (en) | Amplifier circuit using feedback load | |
| EP0257345A2 (en) | Compensated current mirror | |
| US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JP4067664B2 (ja) | 集積回路構成のための広い周波数レンジ及び低ノイズの電圧制御オシレータ | |
| US6392452B2 (en) | Input buffer circuit for RF phase-locked loops | |
| JP3341702B2 (ja) | 分周回路 | |
| JPH09130218A (ja) | 演算増幅器およびディジタル信号伝達回路 | |
| US5177449A (en) | Radio frequency amplifier circuit | |
| US20030107426A1 (en) | Voltage level shifting circuit | |
| US5023568A (en) | Combined current differencing and operational amplifier circuit | |
| EP0388890A2 (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| US6133763A (en) | High impedance circuit | |
| JPH02223209A (ja) | 帰還形負荷を用いた増幅回路 | |
| JP2000307365A (ja) | Ｒｆバッファ回路および動作方法 | |
| JP2002503434A (ja) | ジャイレータ | |
| EP0518673A1 (en) | Fast buffer | |
| JP3075914B2 (ja) | フィルタの調整回路 | |
| JP4416396B2 (ja) | 分周回路 | |
| JP2755219B2 (ja) | 発振回路 | |
| JP2944261B2 (ja) | 電流増幅回路 | |
| JP4128283B2 (ja) | 差動増幅回路 | |
| JP3305746B2 (ja) | 電流源発生装置 | |
| JPH0542846B2 (ja) | ||
| JP3085203B2 (ja) | プリアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |