TW200834739A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor device Download PDFInfo
- Publication number
- TW200834739A TW200834739A TW096137126A TW96137126A TW200834739A TW 200834739 A TW200834739 A TW 200834739A TW 096137126 A TW096137126 A TW 096137126A TW 96137126 A TW96137126 A TW 96137126A TW 200834739 A TW200834739 A TW 200834739A
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- region
- reflectance
- annealing
- light
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 177
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000000137 annealing Methods 0.000 claims description 95
- 239000012535 impurity Substances 0.000 claims description 83
- 238000005468 ion implantation Methods 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 230000007423 decrease Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 2
- 239000010408 film Substances 0.000 description 215
- 239000010410 layer Substances 0.000 description 50
- 238000000034 method Methods 0.000 description 45
- 238000009792 diffusion process Methods 0.000 description 40
- 238000010521 absorption reaction Methods 0.000 description 36
- 238000005224 laser annealing Methods 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 25
- 238000010438 heat treatment Methods 0.000 description 25
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 23
- 230000001681 protective effect Effects 0.000 description 19
- 230000004913 activation Effects 0.000 description 18
- 239000007789 gas Substances 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003574 free electron Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 229910005883 NiSi Inorganic materials 0.000 description 4
- 229910020286 SiOxNy Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000000103 photoluminescence spectrum Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- NZIHMSYSZRFUQJ-UHFFFAOYSA-N 6-chloro-1h-benzimidazole-2-carboxylic acid Chemical compound C1=C(Cl)C=C2NC(C(=O)O)=NC2=C1 NZIHMSYSZRFUQJ-UHFFFAOYSA-N 0.000 description 1
- 208000011380 COVID-19–associated multisystem inflammatory syndrome in children Diseases 0.000 description 1
- 241000219112 Cucumis Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 108010068370 Glutens Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 201000009310 astigmatism Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- -1 erbium ions Chemical class 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- GPMBECJIPQBCKI-UHFFFAOYSA-N germanium telluride Chemical compound [Te]=[Ge]=[Te] GPMBECJIPQBCKI-UHFFFAOYSA-N 0.000 description 1
- 235000021312 gluten Nutrition 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- RSNHXDVSISOZOB-UHFFFAOYSA-N lithium nickel Chemical compound [Li].[Ni] RSNHXDVSISOZOB-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 235000015170 shellfish Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
200834739 九、發明說明: 【發明所屬之技術領域】 本發明係關於半導體裝置之製造方法,特別係關於可有 效適用於含退火處理步驟之半導體製造技術之技術。 【先前技術】 作為半導體基板,現在最廣泛使用的是si(矽)。在該si 基板,例如可形成MISFET (Metal Insulator Semic〇nduct〇r
Field Effect Transistor ;金屬絕緣體半導體場效電晶體) 等。MISFET之製造方法概略言之,係在&基板形成井, 在該井上形成閘極絕緣膜、以及閑極電極,在閉極電極兩 側之井藉離子注入導入與井相反導電型之雜質而形成作為 源極、汲極之雜質擴散層。此際,在施行離子注入後,為 了使注入之雜質活性化,需施行退火處理。 在曰本特開平10_261792號公報(專利文獻丨)中,曾記載 下列技術;由垂直入射向閘極電極侧傾斜3〇。而注入離 子,藉以形成匹配於閘極電極之淺的源極、汲極擴散層, 施行95(TC、5秒之短時間退火(RTA ; Rapid 丁⑹瓜^ Annealing) ’形成閘極側牆空間後,藉離子之注入,而形 成匹配於閘極側牆空間之深的源極、汲極,再施行 950°C、5秒之短時間退火(RTA)之技術。 在曰本特開2000-77541號公報(專利文獻2)中,記載在離 子注入後,在含氮環境氣體中,施行1〇〇(rc、1〇秒程度之 RTA處理之技術。 在曰本特開平1〇_1 1674號公報(專利文獻3)中,記載藉氧 125243.doc 200834739 化矽膜之膜厚控制準分子雷射光能之吸收之技術 利文獻4)中,記載在 控制準分子雷射光能 在曰本特開200 1-168341號公報(專 SiOxNy膜中藉〇χ與^之比率及其膜厚 之吸收之技術。
在曰本特開2005-U4352號公報(專利文獻5)中,記載下 列技術:形成源極、汲極之擴散區後,在閘極電極之側壁 上形成側壁絕緣膜後,施行離子注入而形成源極、汲極, 為使導入之雜質活性化,施行作為自由電子吸收之光吸收 之波長範圍,即波長3 μιη以上之長波長雷射退火之技術。 另一方面,在Si基板中,作為因物性之極限而不能實現 之新一代半導體裝置用之半導體基板,sic(碳化矽)基板備 受注目。Sic基板因難以施行電氣爐等之退火,故作為其 替代方法,也有人做過利用雷射退火進行離子注入層(半 導體區域)之結晶性之復原及雜質活性化之探討。 在曰本特開2000-277448(專利文獻6)及曰本特開2002-2895 50(專利文獻7)中,記載著在離子注入2Sic,照射不 蒸發表面元素之程度之照射功率密度之KrF及XeCl準分子 雷射之技術。 [專利文獻1]曰本特開平10-261 792號公報 [專利文獻2]日本特開2000-77541號公報 [專利文獻3]日本特開平10-1 1674號公報 [專利文獻4]曰本特開2001-168341號公報 [專利文獻5]日本特開2005-1 14352號公報 [專利文獻6]日本特開2000-277448號公報 125243.doc 200834739 [專利文獻7]日本特開2002-289550號公報 【發明内容】 (發明所欲解決之問題) 為了使LSI (Large Scale Integration;大型積體電路)高 積體化,要求使misfet之源極、汲極及其擴散區低電阻 且薄化(極淺接合)。例如,在閘極長度65 nm以下之電晶 體中要求接合,朱度為20 nm程度,電阻值為300〜400 Ω/sq程度。 例如利用如上述專利文獻i、2所載之燈退火(RTA)進行 形成源極、汲極用之離子注入後之退火處理之情形,在退 火中,‘入之雜質會擴散。雜質擴散時,所形成之雜質擴 政層(半導體區域)之接合深度會變深。此對半導體裝置(半 導體積體電路裝置)之小型化及高積體化相當不利。因 此,考慮雜質之擴散時,為了使所形成之雜質擴散層(源 極、汲極及其擴散區)之接合深度變淺,有必要減少離子 注入時之劑量,此有可能使所形成之雜質擴散層之電阻上 升’降低半導體裝置之性能。 又’使用對Si之吸收不良(吸收係數低)之波長之燈加熱 之h形’將半導體基板升溫至特定之退火溫度需要時間, 而延長退火時間(燈光照射時間)。 又’縱使使用對Si之吸收良好(吸收係數高)之波長之散 光燈退火’燈加熱方式之情形,發出燈光之際之燈起動也 而要時間’例如與如上述專利文獻5所載之雷射方式相 比’退火時間(燈光照射時間)更長。 125243.doc 200834739 又,燈光之短時間照射之控制並不容易,縮短燈光之照 射時間時,退火溫度之誤差有增大之可能性。又,燈加熱 方式之情形與雷射方式相比,燈光之波長較有幅度,在半 導體晶圓之面内,退火溫度上有發生不均(不均勻之溫度 分佈)之可能性。且可升溫之退火溫度也有極限。 k 另外,退火時間拉長時,導入之雜質會在退火中進一步 — 擴散。雜質擴散時,所形成之雜質擴散層之接合深度會變 深。此對半導體裝置(半導體積體電路裝置)之高積體化相 • 當不利。因此,考慮雜質之擴散時,為了使所形成之雜質 擴散層(源極、汲極及其擴散區)之接合深度變淺,有必要 減少離子注入時之劑量,此有可能使所形成之雜質擴散層 之電阻上升,例如變成如2000〜3000 Ω/sq之高薄層電阻 值。即,有可能降低LSI(半導體裝置)之性能。 如此,隨著LSI之高積體化,MISFET之閘極長度變小, 雜質擴散層(源極、汲極及其擴散區)之接合深度進一步變 ^ 淺時,形成η通道型MISFET、p通道型MISFET之雜質,例 如砷(As)與硼(B)之離子注入後之活性化處理時之擴散長度 之差異便不能加以忽視。因此,可能引起阻礙正確控制 , LSI(半導體裝置)之性能之情形,例如某種熱處理可能最適 - 合於η通道型MISFET,但對p通道型MISFET而言,並非最 適合。因此,在η通道型MISFET、p通道型MISFET等之晶 片内之區域,也有必要將熱處理加以區分。 又,使用於低電阻之源極、汲極及其擴散區之接觸部之 形成之矽化鎳膜,基於電路設計側之電阻值之要求,在η 125243.doc 200834739 通道型MISFET、p通道型MISFET等之晶片内之區域,其 膜厚也有必要區分形成。此矽化鎳膜主要係在濺射法中施 以燈退火等短時間退火(RTA)所形成,在晶片内之區域, 有必要將熱處理加以區分。 但’例如 CMIS (Complementary Metal Insulator Semiconductor ;互補型金屬絕緣體半導體)之此離子注入 * 後之活性化退火處理,只要是採取如此種燈退火之全面一 併加熱方式,便不可能在η通道型MISFET、p通道型 ⑩ MISFET4之晶片内之區域加以區分。 而’在以CMIS構成電路之邏輯元件及記憶體元件、或 以CMIS與雙極性電晶體構成電路之BiCMlS元件等高附加 價值混裝元件中,CMIS邏輯部一般係比雙極性部及記憶 體部更先形成。因此,欲不變動CMIS特性而形成其後之 雙極性部及記憶體部時,雙極性部及記憶體部之熱負荷 (熱處理溫度、熱處理時間)會受到限制,故難以使用最適 φ 合於各元件之熱步驟。又,例如縱使減少雙極性部及記憶 體部之熱負荷,CMIS特性之變動也不能避免。 為解決此等問題’需要選擇地將半導體晶片内之特定部 伤(CMIS邏輯部、雙極性部、記憶體部)退火之技術。面對 - 此種要求,例如可考慮如上述專利文獻3、4所載之使用準 分子雷射之雷射退火。 但,準分子雷射光對Si之吸收效率過高。由於對氧化矽 膜及SiOxNy膜之膜厚之準分子雷射光之反射率之變動最大 也小到只有20%等理由,幾乎無處理容限及重線性,在此 125243.doc 200834739 等技術中,欲僅對晶片内之特定部份選擇地施加熱負荷而 施行退火在現實上相當困難。 本發明之目的在於提供可選擇地將半導體基板内之特定 區域退火之技術。 近年來’使用電力特性(高耐壓、大容許電流)及高頻特 性、耐壞境性優異之Sic之半導體裝置備受住目。但,在 SiC基板中,為施行雜質之活性化,需要丨5〇〇。〇以上之非 巾⑥溫之熱退火處理。-般雖採用利用電氣爐等之退火, 但為達到南、溫需要非常長時間,不僅生產性差,而且有高 溫處理後之大的結晶缺陷之殘留、高溫處理導致表面以元 素之蒸發、以及離子注入之雜質之再分佈等之問題,難以 獲得良好之特性。 對此,例如如上述專利文獻6、7所載,在sic基板中, 因難以施行電氣爐等之退火,故作為其替代方法,也有人 做過利用雷射退火進行離子注入層之結晶性之復原及雜質 0 活性化之探討。 但’在此等以往方法中,在ΑΓ離子中以5〇 keV,在N+ 離子中以30 keV,均係以非常低之能量施行離子注入,離 ’ 子注入層之深度在雙方均比較淺,為50 nm程度。此具有 ‘ 下列之問題:由於KrF及XeCl準分子雷射之波長之光對Sic 基板之反射率本身較大,故對SiC基板之進入長度非常淺 只有數十nm,其吸收本身並不充分。 本發明之另一目的提供可對SiC基板利用雷射退火有效 施行雜質之活性化之技術。 125243.doc -10- 200834739 本發明之前述及其他目的與新賴特徵 及附圖當可明瞭。 β曰之屺述 (解決問題之技術手段) 簡單說明本案所揭示之發 知/3甲具有代表性者之概要如 下· >
一::明之半導體裝置之製造方法首先’在半導體基板施 二離子注入而形成-部份位於間極電極下部之低濃度半導 體區域(源極、沒極之延伸區)。接著,在閘極電極之㈣ 上形成側壁絕緣膜後,施行離子注入而形成高濃度半導體 區域(源極、沒極)。接著,在基板之全面形成具有膜厚被 控制之反射率調整膜,以便在第1區域上使退火光之反射 率,為極小且在第2區域上使退火光之反射率成為極大。 接為使導入之雜質活性化,施行波長3叫以上之長波 長雷射退火。在此,作為反射率調整膜,使用具有在使用 之光之波長之複數折射率n+ik中之複數成分⑷以上之值 之膜。 (發明之效果) 簡單說明本案所揭示之發明中由具有代表性者所得到之 效果如下: 依據本發明之半導體裝置之製造技術,可選擇地使半導 體基板内之特定區域退火。 又,依據本發明之半導體裝置之製造技術,也可對 基板利用雷射退火有效施行雜質之活性化。 【實施方式】 125243.doc 200834739 以下,依據圖式詳細說明本發明之實施形態。又,在用 於說明實施形態之全圖中,對於同一構件,原則上附以同 一符號,而省略其重複說明。 (實施型態1) 參照圖式說明本實施型態!之半導體裝置之製造步驟。 圖1〜圖8係本發明之一實施型態之半導體裝置,例如CMIS 之製造步驟中之要部剖面圖。 首先,如圖1所示,例如準備具有丨〜⑺Ω〇ιη程度之比電 阻之ρ型單晶矽等構成之半導體基板丨。此半導體基板1具 有形成Ρ通道型MISFET(以下稱「pMIS」)之區域Αρ及形成 η通道型MISFET(以下稱「nMIS」)之區域Αηβ即,在此半 導體基板1之主面,形成構成CMIS2pMIS&nMIS。 接著,在半導體基板丨之主面形成元件分離區域2。元件 分離區域2係由氧化矽等所構成,由習知之S11 (shaU〇w
TrenCh IS〇lati〇n :淺溝隔離)法或 L0C0S (Local Oxidization of Silie〇n ;石夕局部氧化)法等所形成。 接著,利用光微影技術及離子注入技術,在形成半導體 基板knMIS之區域An形成p型井Η型井3例如係利用離 子注入硼(B)等之ρ型雜質等而形成。其後,必要時,在ρ 型井3之表層部,施行後來形成之碰^之臨限值電壓調整 用之離子注人及導人之雜質之活性化用熱處理,形成臨限 值電壓調整層4。 接著,利用光微影技術及離子注人技術,在形成半導體 基板1之_之區域AP形成㈣井5。η型井5例如係利用離 125243.doc •12· 200834739 子注入磷(P)等之η型雜質等而形成。其後,必要時,在n 型井5之表層部,施行後來形成之pMIS之臨限值電壓調整 用之離子注入及導入之雜質之活性化用熱處理,形成臨限 值電壓調整層6。
接著’在半導體基板1之主面形成閘極絕緣膜7。閘極絕 緣膜7例如係由薄的氧化矽膜等所構成,例如可利用熱氧 化法等形成。又,也可利用NO氣體等使熱氧化膜之表面 虱化,糟氧化矽膜及其上之氮化矽膜之疊層膜形成閘極絕 緣膜7又’也可藉氧氮化夕膜形成閘極絕緣膜7。 接著,如圖2所示,在閘極絕緣膜7上形成閘極電極8、 9。例如,在半導體基板1上,利用CVD (Chemical VapQr
DeP〇Siti°n;化學氣相沉積)法依序形成多晶韻與保護膜 所=彳如氧化矽膜),利用光微影技術及離子注入技術將雜 質導入多_財。其後,可藉光《技術及乾式钱刻將 保護膜U)及導電性之多晶石夕膜圖案化,而形成由導電性之 多晶石夕膜構成之閘極電極8、9。在閘極電極8、9上形成保 護膜1〇’此保護膜1()可發揮作為閘極電極8、9之保護膜之 注入技術形 汲極之擴散 源極、汲極 、接著,如圖3所示,利用光微影技術及離子 成(一對)ιΓ型半導體區域(雜質擴散層、源極、 品)及(對)Ρ型半導體區域(雜質擴散層、 之擴散區)12。 〃 η.型半導體區域U例如係藉由料(As)等η型離 入(離子植入)ρ型井3之開極雷朽s 、離子/主 开之閘極電極8之兩側之區域所形成。離 125243.doc -13- 200834739 子j入之條件可將加速能量例如設定為3 keV程度,將注 入量(劑量)例如設定為lxl〇1W程度…在此源極、 π參之擴政區之離子注入步驟中,閘極電極8及保護膜⑺ 可執行作為/主人阻止遮罩之功能,故η·型半導體區域^可 對閘^屯極8自我匹配地形成。因此,可以接觸於ηΜΐ§之 通道區域方式將n ·型半導體區域11形成於閘極電極8之兩 側。 又,P型半導體區域12也與n-型半導體區域u同樣地被 離子注入硼(B)等之p型雜質所形成。 接著如圖4所示,在閘極電極8、9之側壁上,形成例 如由氧化矽或氮化矽或該等之疊層膜等之絶緣膜構成之側 牆(側壁空間、側壁絕緣膜)13。側牆13例如可將絕緣膜(氧 化矽膜或氮化矽膜或該等之疊層膜)沈積於半導體基板1 上’藉各向異性钱刻此絕緣膜而形成。 接著,如圖5所示,利用光微影技術及離子注入技術形 成(一對)n+型半導體區域(雜質擴散層、源極、汲極)14、 及(一對)p型半導體區域(雜質擴散層、源極、沒極)丨5。 n+型半導體區域14例如係藉由將砷(As)等n型雜質離子注 入(離子植入)ρ型井3之閘極電極8及側牆13之兩側之區域所 形成。此離子注入亦如圖5之模式所示,可由垂直於半導 體基板1之主面之方向將雜質離子注入ρ型井3之閘極電極8 及側牆13之兩側之區域。此離子注入之條件可將加速能量 例如設定為10 keV程度’將注入量(劑量)例如設定為 5xl015/cm2 程度。 125243.doc -14- 200834739 因此,型半導體區域14之雜質濃度高-型半導體區 域11。又,η+型半導體區域14之接合深度(垂直於半導體 基板1之主面之方向之深度或厚度)深(厚)於η-型半導體區 域Π之接合深度(垂直於半導體基板丨之主面之方向之深度 或厚度)。即’ n型半導體區域丨丨與^型半導體區域14相 比,雜貝》辰度較低且形成較淺。例如,使rf型半導體區域 11之離子注入之加速能量低於n+型半導體區域14之離子注 入之加速能量時,即可使n-型半導體區域丨丨之接合深度淺 於n+型半導體區域14之接合深度。 又,在此源極、汲極之離子注入步驟中,閘極電極8及 側牆13可執行作為注入阻止遮罩之功能,故n+型半導體區 域14可對側牆13自我匹配地形成。因此,可以使n+型半導 體區域14之端部離開閘極電極8之側壁下部,經由n•型半 導體區域11而離開nMIS之通道區域方式,將連結於n•型半 ¥體區域11之η型半導體區域14形成於閘極電極8之兩 侧。 又’ Ρ+型半導體區域15也與η+型半導體區域14同樣地 被離子注入硼(Β)等之ρ型雜質所形成。 接著,如圖6所示,在具有形成nMIS之區域An及形成 pMIS之區域Ap之半導體基板1上沈積表面保護膜16後,在 表面保護膜16上部沈積反射率調整膜17。 表面保護膜16係基於防止反射率調整膜丨7與底層之半導 體基板1起反應之目的所形成,使用化學性及熱性穩定之 材料。表面保護膜16例如係使用以CVD法沈積之膜厚j 〇 125243.doc -15- 200834739 ⑽程度之氧切膜,但也可制氧㈣⑷办)膜、氮化 矽膜或該等與氧化矽膜之疊層膜等。 反射率調整膜17係對光源之光之照射,反射率會隨著膜 厚之變薄而變小之膜。例如使用放射特定波長之光之光源 之雷射之情形,反射率調整膜17可使用如金屬般在所使用 之雷射光之波長中可獲得充分高之反射率之材料。在此, 例如係使用以濺射法沈積之膜厚1〇〇 nm2 w膜,但也可使 用其他之金屬膜。不限定於金屬冑,只要在所使用之雷射 光之波長中,屬於複數折射率n+ik中之複數成分让為丨以上 之值之臈即可。 接著如圖7所示,利用以光抗钱膜為遮罩之姓刻(乾式 蝕刻或濕式蝕刻)局部除去反射率調整膜17,即僅除去 nMIS形成區域人11上,僅將此等之膜殘留在不希望在後面 之退火步驟中加熱之區域之pMIS形成區域八1)上。 接著,將特定波長之光(雷射光2〇)照射在半導體基板 1,對nMIS形成區域An施行退火。又,在圖7中,除了雷 射光20以外,也顯示作為入射光之雷射光2〇被反射率調整 膜17反射之反射光20a。 此退火處理例如為了使藉離子注入而被導入n-型半導體 區域11及n+型半導體區域14之雜質活性化,故以135〇c>c、 800 ps之條件施行長波長雷射退火處理。長波長雷射退火 處理係使用長波長雷射之退火處理(熱處理),所使用之雷 射(Ιέ射光20)之波長以3 μπι以上較佳,5 μπι以上更佳, 8μηι以上最佳。例如,可利用c〇2氣體雷射(波長1〇6 125243.doc -16- 200834739 施行退火處理。 又,退火溫度較好為l000°c 最好為1200°C以上。又,退火時間較好為i〇〇 msec(i〇〇毫 秒)以下’更好為10 msec(10毫秒)以下,最好為!膽…毫 秒)以下°又’此退火處理例如可在含氮(n2)環境氣體中進 行,但也可使用其他氣體種類(例如惰氣)。 此nMIS形成區域An之退火處理後,藉習知之濕式蝕刻
等除去反射率調整膜17及表面保護膜16,回到圖5之狀 態,進行圖6之步驟以及圖7之步驟。其時,此次僅使反射 率调整膜17局部地殘置於不想加熱之區域之^^訄^形成區域
An上,為使導入p-型半導體區域12及〆型半導體區域^之 雜質活性化,以125CTC、800 w之條件進行長波長雷射退 火處理。 藉此’在半導體基板1之區域An形成nMIS,在區域Ap形 成pMIS。n+型半導體區域14&n•型半導體區域^可執行作 為nMIS之源極或汲極之功能。又,p +型半導體區域15及〆 型半導體區域12可執行作為pMIS之源極或汲極之功能。 又’ η、p型半導體區域11、12可執行作為源極或汲極之 擴散區之功能。 如此’在半導體基板1之主面(之特定區域)照射長波長 雷射時,可將退火對象區域加熱至期望之退火溫度。在本 實施型態1中,在雜質之活性化之退火處理中使用長波長 雷射退火時,與如燈退火之rTA相比,可藉更高溫度在短 時間升降溫,可施行高溫·短時間之退火。藉此,可達成 125243.doc -17- 200834739 被活性化後之雜質擴散層(η·、p-型半導體區域η、Η及 η、ρ型半導體區域丨4、ls)之低電阻化,且可抑制導入之 雜質之擴散,可形成較淺之雜質擴散層(n·、p-型半導體區 域11、12及n+、P+型半導體區域M、ls,尤其是^、ρ·型 半導體區域11、12)之接合深度,即,可形成淺的接合(極 淺接合)。因此,有利於半導體裝置之小型化及高積體 ' 化。 ⑩ 又’在本實施型態1之圖7中,雖列舉各nMIS、pMIS之 選擇性為例,但也可利用同樣之方法僅將源極、汲極,或 僅將多閘極選擇地退火。 接著,如圖8所示,藉習知之製造方法形成對閘極電極 8、9、及源極、汲極(n+型半導體區域14、p+型半導體區 域、15)上之選擇性的矽化鎳膜沁以膜。接著,施行布線層 間絕緣膜18之沈積與平坦化研磨。接著,施行對形成插塞 1 9之期望區域之開孔、對開孔部之布線金屬之埋入與平坦 φ 化處理。接著,實施含源極電極及汲極電極之布線步驟 等,而製造半導體裝置。 而,異於本實施型態i,也可考慮在退火處理中使用準 分子雷射(例如波長308 nm)之類之短波長雷射。準分子雷 - 射之情形’準分子雷射之波長光對氧化膜具有穿透性,故 有可能發生(1)會溶解元件分離區域下之矽區域、(2)也會 /谷解多晶石夕等半導體材料所構成之閘極電極、(3)發生圖案 (例如閘極電極之圖案)之疏密差、及對底層材料(例如以基 板、氧化石夕膜)之依存性等之問題。由於有此等問題,故 125243.doc -18 - 200834739 為了形成源極、沒極,欲利用準分早带益+ 卞田射之類之短波長雷 射使導入半導體基板之雜質活性化並不容易。
基於避免此等問題之㈣,在日本特開平ι〇·ιΐ674號公 報(專利文獻3)中,記載藉氧化矽膜之膜厚控制準分子雷射 光能之吸收之技術。又在日本特開2〇〇M6834i號公報\專 利文獻4)中,記載在SiOxNy膜中藉〇5{與乂之比率及其膜厚 控制準分子雷射光能之吸收之技術。但,對“之吸收效^ 原本過高,由於對膜厚之反射率之變動最大也小到只有2〇 %等理由,幾乎無處理容限及重線性,在此等技術中,欲 僅對半導體基板内之特定部份選擇地施加熱負荷而施行退 火在現實上相當困難。 圖9係表示在使用C〇2氣體雷射作為長波長雷射之情形之 沈積於Si基板上膜構造之該膜厚與反射率之關係。在此係 表示將所沈積之膜之複數折射率n+ik中之η設定為1 ·46之情 形之k依存性。 又’考慮(在與空氣之界面之反射光)+(在與基板之界面 之反射光穿透與空氣之界面之光)+(在基板之反射光被與 空氣之界面所反射,在基板反射並穿透與空氣之界面之 光)+ · · · ·,在如圖1 〇所示設定薄膜疊層化與多重反射 所產生之反射率反射電場Er之中,反射率反射電場Er、反 射率r如以下所示:
Er=Eo{ro+r]exp(i2 φ)}/{ l+riroexp(i2 φ)} r=Er/Eo={ro+r1exp(i2 φ)}/{ l+riroexp(i2 φ)} 在此,φ為通過薄膜中時之光相位變化 125243.doc -19- 200834739 φ=2π(η+Π〇ά/λ。
由圖9可以知悉:因反射率調整膜之膜厚,在k=l之情 形,反射率會在10%程度至30%程度變動,在k=3之情形, 反射率會在10%程度至70%程度變動。如此,在雷射光之 波長中,使用具有在複數成分k為1以上之值之膜時,依膜 厚最大差為70%。與對SiOxNy膜之利用準分子雷射之已申 請案(最大20%之變動)相比,反射率大幅變動。利用此反 射率之變動,例如在具有第1區域與第2區域之半導體基板 上’分別形成反射率極小與極大之膜厚之反射率調整膜, 在半導體基板照射雷射光而施行退火處理之情形,與反射 率極大之第2區域相比,在反射率極小之第i區域中,較能 有效施行退火。即,使用對雷射光之照射,反射率會隨著 膜厚之變薄而變小之反射率調整膜以在丨以上)時,可知比 通常之Si〇2膜(k在0_1以下)等更能有效發揮退火之選擇 性0 ,、要在品要加熱之區域上 思取徑小反射率< 方式控制反射率調整膜之膜厚時,即可增大光穿透率,使 此區域之加熱溫度上升。另-方面’在實質上不需要加熱 之區域上’以達成極大反射率之方式控制反射率調整膜之 膜厚時,即可減少光穿透率,使此區域之加熱溫度降低。 在圖9之條件下,只要將反射盘 、 f夂射车調整膜之膜厚在需要加熱 之S域上δ又疋為50 nm,在實曾卜了 — 隹只貝上不需要加熱之區域上設 定為0 nm(無)即可。 如此,反射率調整膜係對 丁符疋波長之光之照射,反射率 125243.doc -20. 200834739 會隨著膜厚之變薄而變小之膜。 而使用3 ym以上之波長作為長波長雷射之波長之情形, 對於在今日半導體業界中廣泛被使用之Al、W、Ti、Ni等 習知之金屬膜,複數折射率η+ik中之複數成分k成為3以上 之值,在50 nm以上之膜厚中,其反射率接近於1〇〇%。 即,此等膜是最簡單之反射率調整膜。 圖11係在半導體基板1之離子注入層(石夕、5 keV、 2xl015cm 2)上疊層膜厚1〇 nm程度之Si〇2膜作為表面保護 膜16,疊層鎢(W)作為反射率調整膜17之情形下,以縱軸 為離子注入層之薄層電阻(活性化率)、橫軸為反射率調整 膜17之厚度而表示對半導體基板丨照射長波長雷射光2〇引 起之W膜厚依存性。在此,作為長波長雷射,使用叫氣 體雷射、13 0 0 °C、8 0 0 //s之雷射條件。 如圖11所示,隨著反射率調整膜17之膜厚之增厚,薄層 電阻逐漸升高’將膜厚疊層至50 nm以上時,薄層電阻之 高電阻在4kn/sq程度呈現飽和狀態。,可知離子注入層 不會被加熱,不會被退火。相對於長波長雷射光2〇,反射 率調整膜變厚時’反射率會變大,薄層電阻呈現飽和, 故若將反射率調整膜17疊層至5〇 nm以上,即可使反射率 大致成為戰。換言之,可以說對長波長雷射光之照 射’反射率會隨著反射率調整膜17之膜厚之變薄而變小。 圖u係在圖u之半導體基板丨之離子注入層(硼、5 ㈣、2x1GlW)上無反射率調整膜17之情形(膜厚為〇 ⑽)下,以縱轴為退火溫度、橫軸為離子注人層之薄層電 125243.doc -21 · 200834739 阻(活性化率)而表示對半導體基板i照射長波長雷射光2 〇引 起之薄層電阻之溫度依存性。在此,作為長波長雷射,使 用C〇2氣體雷射、8〇〇 ^之雷射條件。 如圖12所示,隨著退火溫度之降低,薄層電阻會變低。 • 即,可知由於無反射率調整膜17,故長波長雷射光2〇會到 達離子注入層,薄層電阻會因退火溫度而變化。 因此,由圖11及圖12可知:將反射率調整膜17之膜厚疊 層至50 nm以上時,薄層電阻會在4 kQ/sq程度不再變化, 即,可被反射率調整膜17大致1〇〇%反射,故長波長雷射 光20之穿透光不會到達離子注入層。 在本實施型態1中,雖說明施行分別因nMIS、pMIS而異 之退火條件之例,但也可施行如以下之退火處理。例如, 如圖7所示,在將nMIS形成區域八11之反射率調整膜”設定 為〇 nm之狀態而將pMIS形成區域八?之反射率調整膜。設 定為薄至20 nm程度,在nMIS形成區域An中施行1350°C、 φ 800邶之長波長雷射退火處理。此時,pMIS形成區域ap上 之反射率調整膜17中,雷射光會減少,此區域ap之實效的 加熱飢度降低至1250°C、800 //s。如此,不必重複施行表 面保護膜16及反射率調整膜17之成膜及除去,即可在半導 , 體基板内改變實效的退火條件。 又’在本案發明中,也可使雷射光由基板法線方向傾斜 地入射。但,複數折射率n+ik中之η及k小之情形,此方法 並非有效。作為一例,在圖13中,表示在si構成之半導體 基板1上之Si02膜(η=ι·46、k為0.1以下)照射C02氣體雷射 125243.doc -22- 200834739 作為長波長雷射之情形之其膜厚與反射率之關係。如此, 由基板法線方向入射之情形反射率最大,容易顯現膜厚引 起之週期性,也就是說,可使本發明之效果變得最大。 異於本實施型態1,也可考慮在離子注入後之退火處理 中使用燈加熱(燈退火)。燈退火中通f使用之鎢_素燈之 波長之光會被現狀可形成於半導體之區域所吸收,故難以 僅在如本申請案般之晶片内之特定部份選擇地施加熱負荷 而加以退火。 對此,在本實施型態丨中,在離子注入後之退火處理中 使用長波長雷射退火處理。雷射方式之退火處理之雷射退 火可藉照射雷射光而局部地使溫度上升,由於係利用雷射 光之聚焦性’故可瞬間地使受限之區域升溫。因此,雷射 退火與燈加熱方式等相比,可縮短退火時間(加熱時間、 雷射光照射時間)。由於可縮短退火時間,故可抑制或防 止導入之雜質在退火中擴散。因此,可淺化所形成之雜質 擴散層之接合深度。又,因屬於雷射方式,要控制雷射光 之短時間之照射較為容易,即使縮短雷射光之照射時間, 也可將退火溫度之誤差控制於較小值。 圖14係表示Si之吸收係數之波長依存性之曲線圖。又, 圖15係内因性吸收(intrinsic abs〇rpti〇n)之說明圖,圖16係 自由電子吸收(Free carrier absorption)之說明圖。圖14之 曲線之橫軸對應於入射光之波長,圖14之曲線之縱軸對應 於Si之吸收係數(Absorption coefficients)。又,在圖14之 曲線中’表示在變更Si中之雜質濃度之情形下,在此係表 125243.doc -23- 200834739 示在雜質濃度P為l〇”/cm3、1〇18/()1113及1〇19/cm3之3種情形 下,導入雜質後之以之吸收係數之入射光波長依存性。 由圖14之曲線也可知悉:在入射光之波長較短之區域, 會發生如圖15之内因性吸收,具有入射光之波長較短之一 方之吸收係數會升高而使Si容易被加熱,入射光變長時, 吸收係數會降低而使Si難以被加熱之傾向。另一方面,在 入射光之波長較長之區域,會發生如圖之自由電子吸
收,具有入射光之波長較短之一方之吸收係數會降低而使
Si難以被加熱,入射光變長時,吸收係數會升高而使以容 易被加熱之傾向。又,由圖14之曲線也可知悉:内因性吸 收之吸收係數(相當於入射光之波長較短之區域之吸收係 數)並不依存於Si中之雜質濃度,但自由電子吸收之吸收係 數(相當於入射光之波長較長之區域之吸收係數)則依存於
Si中之雜貝展度’具有雜質濃度愈高日夺,吸收係數變得愈 大之傾向。 在本實施型態1中,在離子注入後之退火處理中使用自 由電子吸收之吸收係數較莴夕F Μ 罕乂回之區域之波長,即長波長之雷 射。所使用之雷射之波長較好為3鮮以上,更好為^續 最好為8 //m以上。例如可利用c〇2氣體雷射(波長is
Am)施行退火處理。使用 ,反長之缉射特,可消除使用如 準分子雷射之類之短波長带▲ 收我田射之情形所發生之缺失。又, 將雷射光之波長設定較好表1 θ 好為3 以上’更好為5淨以上, 攻好為8 //m以上時,容荔欲a ^^ …… 谷易發生自由電子吸收而可使吸收係 數仔較咼,可縮短退火眸 守間(由射光射時間)。又,也 125243.doc -24- 200834739 可提高退火溫度。 如此,在離子注入後之 士 地中使用長波長雷射退火 %•,與燈加熱方式等相比, θ 溫。由於可縮短退火時間,故二 度在短時間升降 退火中"。因士 s "抑制或防止導入之雜質在 =擴放因此,可淺化所形成之雜質擴散層之接合深 度:有利於半導體裝置之小型化及高積體化。長波長雷射 退火之退火時間較好為100 msec以下Φ ^ ^ msec以下,更好為10 msec以 下’最好為1 msec以下。雜此,π击士&
卜糟此,可更確實地抑制或防止導 入之雜質在退火中擴散。又, ^ w』從π退火溫度,故可提 兩導入S!中之雜質之固溶度(固溶限),降低退火處理(雜質 之活性化)後之雜質擴散層之電阻(電阻率)。長波長雷射退 火之退火溫度較好為1〇〇〇t:以上,更好為11〇代以上,最 好為1200 C以上。藉此’可更確實地降低退火處理(雜質 之活性化)後之雜質擴散層之電阻(電阻率)。 (實施型態2) 在刖述只施型恶1中,說明在閘極絕緣膜7適用氧化石夕膜 月/彳在本κ施型態2中,則說明在閘極絕緣膜7適用 high k膜之丨月形。在形成閘極絕緣膜7之製造步驟為止之部 伤與岫述實靶型態丨相同,故在此省略其說明,而說明有 關其後之製造步驟。 如圖1所不,在p型井3及n型井5之表面,藉濺射法或 CVD去等方法,將疊層閘極絕緣膜Hfsi〇2/ Hf〇2膜(high_k 膜)刀別成膜成為〇·5 nm/3 nm程度之厚度,以作為閘極絕 緣膜7 HfSi〇2膜之組成比例如為至π原子 125243.doc -25- 200834739 〇/〇。 接著,如圖2所示,#濺射法或CVD法等方法,成膜 AI' W、Ti或此等之氮化物等構成之金屬膜作為閘極電極 8、9。其膜厚例如為聰細_。接著,將此金屬間極材 :層圖案化成為特定之間極電極形狀。又,在前述實施型 蟪1',閘極電極8、9係由導電性之多晶矽膜所構成。 接著,如圖3所示,與前述實施型態!同樣地,藉由將砂
㈤等㈣雜質離子注入(離子植入)p型井3之閉極電極8之 兩側之區域而形成(―對)n_型半導體區域(雜f擴散層、源 極、沒極之擴散區)η。又,與η·型半導體區域_樣地, 藉由將蝴⑻等ρ型雜質離子注人而形成卜對)ρ_型半導體 區域12。 接著,如圖4所示,與前述實施型態〗同樣地,在閘極電 極8、9之側壁±,形成例如由氧化矽《氮化矽或該等之疊 層膜等之絶緣膜構成之側牆(側壁空間、側壁絕緣膜口3。 接著,如圖5所示,與前述實施型態丨同樣地,藉由將砷 (As)等η型雜質離子注入(離子植入型井3之閘極電極8及 側牆13之兩側之區域而形成(一對之)n+型半導體區域14(源 極、汲極)。又,與n+型半導體區域14同樣地,藉由將硼 (B)等p型雜質離子注入而形成(一對之)p+型半導體區域 15 〇 如此利用^知之光微影技術,可在所有離子注入步驟 中’將η型與p型之導電型反轉而形成p通道型MISFEt,以 形成CMIS。 125243.doc -26 - 200834739 為了使藉離子注入而被導入η·、p-型半導體區域丨丨、i2 及n+、p+型半導體區域I4、I5之雜質活性化,故以 1350°C、800 "s之條件施行長波長雷射退火處理。長波長 雷射退火處理係使用長波長雷射(laser)之退火處理(熱處 理),所使用之雷射(雷射光)之波長以3 以上較佳,5 以上更佳,8 /mi以上最佳。例如,可利用c〇2氣體雷射 • (波長10.6 //m)施行退火處理。 在此,雖使用A卜W、Ti或此等之氮化物等構成之金屬 9 閘極電極,但在本實施型態2中,此等具有作為反射率調 整膜之功能。可不加熱閘極電極8、9而僅自我匹配地將反 射率η·、Ρ·型半導體區域U、12及〆、p+型半導體區域 14、1 5退火,故可使導入該區域之雜質活性化。 如眾所周知,閘極絕緣膜7之high_k膜之耐熱性不佳,故 形成利用燈退火等之先前技術之極淺接合、且低電阻之源 極、汲極用之高溫退火之其溫度被限制於1〇〇(rc以下。在 φ 本只施型態2中,由於不加熱閘極電極8、9,故形成於其 下之high-k膜構成之閘極絕緣膜7也不會被直接加熱,即使 以起過以往之溫度使源極、汲極活性化,也可形成由穩定 之high_k膜構成之閘極絕緣膜7。 另外,與上述實施型態丨同樣地施行以後之步驟,但在 此省略其說明。 (實施型態3) 在前述實施型態丨中,說明有關在使雜質活性化之步驟 中適用本發明之退火處理之情形,但在本發明之實施型態 125243.doc •27· 200834739 3中,說明有關適用於矽化物步驟之情形。 圖17及圖18係本實施型態3之半導體裝置之製造步驟中 之要部剖面圖。在圖7以前之製造步驟與前述實施型態"目 同,故在此省略其說明,而說明其後之製造步驟。 如圖17所不,利用習知之濺射法等在具有nMIS形成區 域An及pMIS形成區域Ap之半導體基板丨上,將鎳^丨)膜21 成膜至30至40 nm程度。在此,在本實施型態3中,此鎳膜 21具有作為反射率調整膜之功能。 接著,利用以光抗蝕膜為遮罩之乾式蝕刻或濕式蝕刻除 去nMIS形成區域An之鎳膜21之一部分,僅將鎳膜21殘留 在nMIS形成區域An上。藉此,鎳膜21之膜厚因nMIS形成 區域An、pMIS形成區域Ap而異。在圖17中,僅薄化11]^18 形成區域An之鎳膜21,膜厚在11%18形成區域八11上,為1〇 至20 nm程度,在pMISB成區域~上,為儿至糾打瓜程 度。 接著,作為耐氧化膜,以濺射形成10 nm程度之TiN膜 後,為使其矽化物反應,以l00(rc、8〇〇 Μ之條件施行長 波長雷射退火處理。又,在圖17中,除了雷射光2〇以外, 也顯示作為入射光之雷射光20被反射率調整膜17反射之反 射光 20b、20c。 長波長雷射退火處理係使用長波長雷射作為光源之退火 處理(熱處理),所使用之雷射(雷射光)之波長以3 以上 較佳,5 以上更佳,8 //m以上最佳。例如,可利用c〇2 氣體雷射(波長10.6 /mi)施行退火處理。此後利用習知之濕 125243.doc -28- 200834739 式钕刻除去未反應之鎳膜21、TiN膜,如圖18所示,形成 NiSi膜 22、23。 在此種退火處理中,在鎳膜21較厚之pMIS形成區域Ap 上’雷射光之穿透率會減少,此區域Ap之實效的加熱溫度 會降低至800。(:、800 。因此,會發生犯反應量之差異, 如圖1 8所示’可在nMIS、pMIS改變被石夕化物化之膜, 即’ NiSi膜22、23之膜厚。nMIS之NiSi膜22之膜厚為20至 30 nm程度,但PMIS之NiSi膜23之膜厚為1〇至20 nm程度。 又’不僅膜厚,也可藉退火時間之最適化,在nMIS、 pMIS改變鎳石夕化物之相,例如單石夕化物(Να!)、二石夕化物 (NiSi2) 〇 另外,與上述實施型態1同樣地,施行布線層間絕緣膜 之沈積以後之步驟,但在此省略其說明。 (實施型態4) 在前述實施型態1中,說明有關在CMIS之半導體區域 (雜質擴散層)適用本發明之退火處理之情形,但在本實施 型態4中’說明有關適用於半導體晶片之特定區域之情 形。 如圖19所示,以半導體晶圓丨w之狀態經過種種步驟後 被切開之半導體晶片(半導體基板)lc具有主要形成SRAM 之區域A1、主要形成快閃記憶體、電阻之區域A2、主要 形成週邊電路之區域A3、及主要形成雙極性電晶體、 DRAM之區域A4。 首先,在區域A2〜A4中,以習知之製造步驟形成快閃記 125243.doc -29- 200834739 憶體、電阻、週邊電路、雙極性電晶體、DRAM等。 接著,施行在區域A1中形成構成SRAM之高速CMIS之源 極、汲極用之離子植入步驟以前之步驟。例如,施行在前 述實施型態1中參照圖5所說明之步驟以前之步驟。 接著,在具有區域A1〜區域A4之半導體晶片1C全面形成 表面保護膜、反射率調整膜,利用光微影技術及蝕刻技 術,將表面保護膜、反射率調整膜殘置於排除形成 SRAM(高速CMIS)之區域A1,利用長波長雷射退火對區域 A1施行退火處理。 接著,全面除去表面保護膜、反射率調整膜,施行後續 之步驟,在半導體晶片1C形成SRAM、快閃記憶體、電 阻、週邊電路、雙極性電晶體、DRAM等而形成LSI(半導 體裝置)。 也可將本發明之退火處理適用於在1個半導體晶片1C上 混裝有MISFET記憶體(SRAM、DRAM、快閃記憶體)、週 邊I/O電路、雙極性電路等之LSI。也可適用本發明之退火 處理。此情形,僅在期望形成極淺接合且低電阻之擴散區 層之區域選擇性地除去前述之表面保護膜、反射率調整膜 而施行雷射退火時,即可不劣化形成於其他區域之元件之 特性,而形成具有極淺接合且低電阻之擴散區層之 MISFET ° 以往,在混裝有CMIS電路與雙極性電路之所謂Bi-CMISLSI中,為了防止形成CMIS之源極、汲極之際之熱負 荷造成雙極性電晶體之劣化,需在形成CMIS之後再形成 125243.doc -30- 200834739 雙極性電晶體。但,適用本發明時,可降低形成CMIS之 源極、汲極之際之熱負荷,故也可在形成雙極性電晶體之 後再形成CMIS,故可提高製程設計之自由度。 又,混裝DRAM之記憶胞與CMIS邏輯電路之情形,為了 防止形成CMIS之源極、汲極之際之熱負荷造成DRAM之記 憶胞之劣化,也需在形成CMIS之後再形成DRAM之記憶 胞。此情形,由於DRAM之記憶胞之步驟數多,故有先形 成之CMIS之特性因DRAM之製造製程所含之多數熱處理而 逐漸劣化之問題。但,適用本發明時,可在形成Dram之 A k胞之後再形成CMIS,故可防止CMIS之特性劣化。又 因可降低形成CMIS之源極、汲極之際之熱負荷,故即使 在形成DRAM之記憶胞之後再形成CMIS,也可防止DRAM 之記憶胞之劣化。 (實施型態5 ) 在前述實施型態1中,說明有關作為半導體基板,在Si 基板之特定區域適用本發明之退火處理之情形,但在本發 明之實施型態5中,說明有關適用於Sic基板之情形。 為了控制SiC基板之表面污染,以1〇〜2〇 nm程度之遮罩 材料覆蓋,由其上施行對SiC基板控制傳導性之雜質之離 子注入。雜質元素例如為N、P、As、B、A1、Ga、以、 S V 〇 C、si#元素之1種或數種之元素。又,如 cmIS之源極m,需要在某種錢内呈現均勾之 雜質密度分佈之情形,有必要施行利用2階段以上之能源 之多階段離子注入。 125243.doc 31 - 200834739 離子注入係在室溫或100〜100(rc之高溫環境下進行。尤 其’在製作作為半導體元件之電流出 丨丁心电肌出入口之歐姆元件之際 需要離子注人所形成之局部的高濃度雜質層之情形,為^ 極力減少高濃度離子注入引起之殘留缺最好在高溫施 行離子注入。 1 作為遮罩材料,以熱氧化Sic表面之際形成之叫膜、 或以CVD法蒸鍍之Si〇2膜等較佳。此遮罩材料將成為對特
定波長之光之照射,反射率會隨著膜厚之變薄而變小之反 射率調整膜。 施行離子注入後,對SiC基板照射具有波長3 以上之 波^之長波長雷射光。例如可利用GW氣體雷射(波長 10.6^m)施行退火處理,形成離子注入層(半導體區域退 火條件例如為1750°C、2000燜,照射雷射光之際以 1 00 C〜400 C之範圍施行基板加熱。由於此等雷射光與 及XeCl雷射相比,Sic中之雷射光之進入長度較長,故可 施行更深之離子注入層之活性化。 如圖20所示,雷射光由於最外層(例如惰氣環境氣體), 反射率凋整膜與SiC基板間之多重反射與干涉之效應,使 知反射率與以無反射率調整膜(反射率5〇%)照射時相比, 較有變動。因此’可藉反射率調整膜之膜厚之最適化(圖2 中’為50 nm)而降低反射率。即,可更有效地使雷射光被 離子注入層吸收而施行退火。 圖21係施行改變反射率調整膜之膜厚而變更反射率之數 種離子注入之SiC基板退火後,為確認雜質之活性化程度 125243.doc -32- 200834739 J疋光致發光光譜之結果。離子注入條件為A1、1 50 keV一1X1〇16/⑽2,測定係以YAG雷射(波長266證)激發, 在室皿下進行。反射率變小而被Sic基板吸收之光愈多 寸-雜貝元素引起之施體·受體間之再耦合產生之發光強 度愈強。即,可知被活性化之雜質愈多。 利用此方法,不必使半導體基板表面曝露於最外層,即 1施行退火製程’可防止半導體基板之表面構成元素之蒸 毛表面放熱引起之加熱效率之降低、附著物等之表面污 染。 又,也可應用於以共通之遮罩材料施行離子注入及電極 条錢之製程,即所謂自我對準製程。 又,使用此種雜質活性化方法,可作成sic構成之二極 體電晶體及CMIS等各種半導體元件。 以上,已就本發明人所創見之發明,依據實施形態予以 具體說明,但本發明並不僅限定於前述實施形態,在不脫 離其要旨之範圍内,當然可作種種之變更。 例如在前述實施型態1中,說明有關適用於極淺接合之 情形,但也可適用於增大離子注入之加速能量之深的雜質 擴散層之活性化。 又,例如,在前述實施型態i中,說明有關選擇地將 CMIS之nMIS形成區域或pMIS形成區域退火之情形,但也 可在晶片内將CVD、PVD、濺射法等所沈積之成膜區域選 擇地退火,而適用於僅在該部份改變膜質之情形。 又,例如,在前述實施型態丨中,說明有關將退火處理 125243.doc -33- 200834739 之將成為源極、汲極之半導體區域之情 於雙極性電晶體之將成為射極·基極之半 (產業上之可利用性) 本發月可廣泛利用於製造半導體裝置之製造業。 【圖式簡單說明】 之::二本發明之—實施型態之半導體裝置之製造步驟中 之要部剖面圖。 τ
適用於MISFBT 形,但也可適用 導體區域。 β圖2係接績於圖1之半導體裝置之製造步驟中之要部剖面 圖係接續於圖2之半導體裝置之製造步驟中之要部剖面 圖 圖4係接績於圖3之半導體裝置之製 要部剖面 圖5係接續於圖4之半導體裝置之製造步驟中之要部剖面
圖6係接續於圖5之半導體裝置之製造步驟中之 〇 1 〇丨J面 圖7係接續於圖6之半導體裝置之製造步驟中之要部剖面 圖8係接續於圖7之半導體裝置之製造步驟中之要部剖面 圖9係表示在Si基板之長波長雷射反射率變動之反 調整膜之料、反射率依存性之說明_。 ' 125243.doc -34- 200834739 圖10係表示圖9之實驗過程之說明圖。 圖11係表不被長波長雷射退火之離子注入層之薄層電阻 之反射率調整膜之膜厚依存性之說明圖。 圖12係表示藉離子注入及其後之長波長雷射退火所形成 之雜質擴散層之薄層電阻之曲線圖。 圖13係表示反射率變動之反射率調整膜之膜厚、反射率 依存性之說明圖。 圖14係表示矽之吸收係數之波長依存性之曲線圖。 圖1 5係内因性吸收之說明圖。 圖16係自由電子吸收之說明圖。 圖1 7係本發明之另一實施型態之半導體裝置之製造步驟 中之要部剖面圖。 圖18係接續於圖17之半導體裝置之製造步驟中之要部剖 面圖。 圖19係本發明之另一實施型態之半導體裝置之製造步驟 之說明圖。 圖20係表示在sic基板之長波長雷射反射率變動之反射 率調整膜之膜厚依存性之說明圖。 圖21係表不在Sic基板中,藉離子注入及其後之長波長 田射退火所形成之雜質擴散層之光致發光光譜之反射率依 存性之說明圖。 【主要元件符號說明】 半導體基板 125243.doc 35- 200834739 1W 半導體晶圓 2 元件分離區域 3 P型井 4 臨限值電壓調整層 5 η型井 6 臨限值電壓調整層 7 閘極絕緣膜 8、9 閘極電極 10 保護膜 11 IT型半導體區域 12 Ρ·型半導體區域 13 側牆 14 η型半導體區域 15 Ρ+型半導體區域 16 表面保護膜 17 反射率調整膜 18 布線層間絕緣膜 19 插塞 20 雷射光(入射光) 20a、20b、20c 反射光 21 鎳膜 22、23 矽化鎳膜 Ap、An、A1、A2、A3、A4 區域 -36- 125243.doc
Claims (1)
- 200834739 十、申請專利範圍: 1· 一種半導體裝置之製造方法,其特徵在於包含以下步 驟: (a) 在具有第1區域與第2區域之半導體基板上形成對 光源之光之照射,反射率隨著膜厚變薄而變小之反射率 調整膜之步驟; (b) 餘刻如述第1區域上之前述反射率調整膜之步驟丨及 (c) 在A述步驟(b)之後,對前述半導體基板照射前述 光’藉此對前述第1區域施行退火之步驟。 2·如請求項1之半導體裝置之製造方法,其中 别述光源係3 //m以上之長波長雷射; 前述反射率調整膜係金屬膜。 3. 如請求項1之半導體裝置之製造方法,其中前述反射率 凋整膜具有在前述光之波長之複數折射率之複數成分為 1以上之值之膜。 4. 如請求項1之半導體裝置之製造方法,其中藉前述步驟 (c),使被注入成為MISFET之源極、汲極之半導體區域 之雜質活性化。 如明求項1之半導體裝置之製造方法,其中藉前述步驟 (0,使被注入成為雙極性電晶體之射極、基極之半導體 區域之雜質活性化。 6·如請求項1之半導體裝置之製造方法,其中 在W述步驟(a)之前,在前述第2區域形成雙極性電晶 體; 125243.doc 200834739 在4述步驟(b)之後,在前述第1區域形成MISFET。 7·如請求項1之半導體裝置之製造方法,其中 在:述步驟⑷之前,在前述第2區域形成記憶胞; & Θ 驟(b)之後’在前述第1區域形成MISFET。 8. —種半導體裝置之製造方法,其特徵在於包含以下步 驟: ()在半‘體基板之主面上形成high-k膜之步驟; (b)在蝻述high-k膜上形成對光源之光之照射,反射率 隨著膜厚變薄而變小之反射率調整膜之步驟; (0將前述反射率調整膜圖案化,形成包括前述反射 率調整膜之MISFET之閘極電極之步驟; ()以别述閘極電極為遮罩而離子注入雜質,藉此在 W述半導體基板之主面形成成為源極、汲極之半導體區 域之步驟;及 (e)在前述步驟(句之後,對前述半導體基板照射前述 光’精此施行退火之步驟。 9· 一種半導體裝置之製造方法,其特徵在於包含以下步 驟: (a) 在SiC基板上形成對光源之光之照射,反射率隨著 膜厚變薄而變小之反射率調整膜之步驟; (b) 藉離子注入雜質而在前述Sic基板形成半導體區域 之步驟;及 (c) 在前述步驟(a)之後,對前述半導體基板照射前述 光,藉此施行退火之步驟。 125243.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006339994A JP2008153442A (ja) | 2006-12-18 | 2006-12-18 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200834739A true TW200834739A (en) | 2008-08-16 |
Family
ID=39527831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096137126A TW200834739A (en) | 2006-12-18 | 2007-10-03 | Manufacture of semiconductor device |
Country Status (5)
Country | Link |
---|---|
US (1) | US7833866B2 (zh) |
JP (1) | JP2008153442A (zh) |
KR (1) | KR20080056636A (zh) |
CN (1) | CN101207011B (zh) |
TW (1) | TW200834739A (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010070788A (ja) * | 2008-09-17 | 2010-04-02 | Tokyo Electron Ltd | 基板処理方法 |
WO2010035510A1 (ja) * | 2008-09-29 | 2010-04-01 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
JP5321022B2 (ja) * | 2008-12-04 | 2013-10-23 | ソニー株式会社 | 半導体装置の製造方法および半導体装置 |
JP5436231B2 (ja) | 2009-01-16 | 2014-03-05 | 昭和電工株式会社 | 半導体素子の製造方法及び半導体素子、並びに半導体装置 |
JPWO2010113518A1 (ja) * | 2009-04-01 | 2012-10-04 | 国立大学法人北海道大学 | 電界効果トランジスタ |
JP4924690B2 (ja) * | 2009-10-20 | 2012-04-25 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP2011204809A (ja) * | 2010-03-25 | 2011-10-13 | Mitsubishi Electric Corp | 枚葉型熱処理装置 |
JP5730521B2 (ja) * | 2010-09-08 | 2015-06-10 | 株式会社日立ハイテクノロジーズ | 熱処理装置 |
JP2012156390A (ja) * | 2011-01-27 | 2012-08-16 | Sumitomo Heavy Ind Ltd | レーザアニール方法及びレーザアニール装置 |
JP5756692B2 (ja) * | 2011-07-05 | 2015-07-29 | 株式会社日立製作所 | 半導体装置の製造方法 |
KR101964262B1 (ko) * | 2011-11-25 | 2019-04-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
CN102723274A (zh) * | 2012-05-28 | 2012-10-10 | 上海华力微电子有限公司 | 一种改善Ge沟道器件CV回滞性和衬底界面态的集成方法 |
JP5962475B2 (ja) * | 2012-12-06 | 2016-08-03 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 |
JP6091703B2 (ja) * | 2014-04-09 | 2017-03-08 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 |
US9437445B1 (en) * | 2015-02-24 | 2016-09-06 | International Business Machines Corporation | Dual fin integration for electron and hole mobility enhancement |
CN108010881B (zh) | 2016-10-31 | 2021-03-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
US10699961B2 (en) * | 2018-07-09 | 2020-06-30 | Globalfoundries Inc. | Isolation techniques for high-voltage device structures |
CN111599667A (zh) * | 2020-05-29 | 2020-08-28 | 上海华力集成电路制造有限公司 | 离子注入工艺的光刻定义方法 |
CN113345806B (zh) * | 2021-04-23 | 2024-03-05 | 北京华卓精科科技股份有限公司 | 一种SiC基半导体的激光退火方法 |
CN116705860B (zh) * | 2023-08-01 | 2023-10-31 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5354699A (en) * | 1987-05-13 | 1994-10-11 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
JPH0213075A (ja) * | 1988-06-30 | 1990-01-17 | Fujitsu Ltd | 固体撮像装置 |
JPH1011674A (ja) | 1996-06-19 | 1998-01-16 | Nippon Denki Ido Tsushin Kk | 異常通報システム |
JPH10261792A (ja) | 1997-03-18 | 1998-09-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP3164076B2 (ja) | 1998-08-28 | 2001-05-08 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2000277448A (ja) | 1999-03-26 | 2000-10-06 | Ion Kogaku Kenkyusho:Kk | 結晶材料の製造方法および半導体素子 |
US6514840B2 (en) * | 1999-04-13 | 2003-02-04 | International Business Machines Corporation | Micro heating of selective regions |
JP2001168341A (ja) | 1999-12-09 | 2001-06-22 | Sanyo Electric Co Ltd | 半導体装置及び半導体装置の活性化方法 |
EP1139409A3 (en) * | 2000-02-29 | 2003-01-02 | Agere Systems Guardian Corporation | Selective laser anneal on semiconductor material |
US6380044B1 (en) * | 2000-04-12 | 2002-04-30 | Ultratech Stepper, Inc. | High-speed semiconductor transistor and selective absorption process forming same |
JP2001332508A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
JP3820424B2 (ja) | 2001-03-27 | 2006-09-13 | 独立行政法人産業技術総合研究所 | 不純物イオン注入層の活性化法 |
JP2003229568A (ja) * | 2002-02-04 | 2003-08-15 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
JP4506100B2 (ja) * | 2003-05-09 | 2010-07-21 | 三菱電機株式会社 | 炭化珪素ショットキーバリアダイオードの製造方法 |
JP2005101196A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2005302883A (ja) * | 2004-04-08 | 2005-10-27 | Hitachi Ltd | 半導体装置の製造方法 |
JP3940149B2 (ja) | 2005-01-11 | 2007-07-04 | 京セラ株式会社 | 流体加熱装置 |
US7642205B2 (en) * | 2005-04-08 | 2010-01-05 | Mattson Technology, Inc. | Rapid thermal processing using energy transfer layers |
-
2006
- 2006-12-18 JP JP2006339994A patent/JP2008153442A/ja active Pending
-
2007
- 2007-10-03 TW TW096137126A patent/TW200834739A/zh unknown
- 2007-11-21 US US11/943,639 patent/US7833866B2/en not_active Expired - Fee Related
- 2007-11-22 CN CN2007101868276A patent/CN101207011B/zh not_active Expired - Fee Related
- 2007-11-22 KR KR1020070119818A patent/KR20080056636A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
US20080145987A1 (en) | 2008-06-19 |
US7833866B2 (en) | 2010-11-16 |
CN101207011B (zh) | 2011-07-13 |
JP2008153442A (ja) | 2008-07-03 |
KR20080056636A (ko) | 2008-06-23 |
CN101207011A (zh) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200834739A (en) | Manufacture of semiconductor device | |
JP5283827B2 (ja) | 半導体装置の製造方法 | |
US6770519B2 (en) | Semiconductor manufacturing method using two-stage annealing | |
JP3746246B2 (ja) | 半導体装置の製造方法 | |
KR101118330B1 (ko) | 반도체 제조를 위한 게이트 전극 도펀트 활성화 방법 | |
US6365446B1 (en) | Formation of silicided ultra-shallow junctions using implant through metal technology and laser annealing process | |
US7358167B2 (en) | Implantation process in semiconductor fabrication | |
US6927130B2 (en) | Method of manufacturing a trench gate type field effect transistor | |
US6335253B1 (en) | Method to form MOS transistors with shallow junctions using laser annealing | |
US6451679B1 (en) | Ion mixing between two-step titanium deposition process for titanium salicide CMOS technology | |
TW201015624A (en) | Method for fabricating a semiconductor device and semiconductor device therefrom | |
JP2006005373A (ja) | 半導体装置の製造方法 | |
JP2010021525A (ja) | 半導体装置の製造方法 | |
US7615458B2 (en) | Activation of CMOS source/drain extensions by ultra-high temperature anneals | |
JP2009130243A (ja) | 半導体装置の製造方法 | |
US20100013029A1 (en) | Structure and a Method of Manufacture for Low Resistance NiSix | |
KR100540490B1 (ko) | 플러그이온주입을 포함하는 반도체소자의 콘택 형성 방법 | |
US20130049200A1 (en) | Silicidation of device contacts using pre-amorphization implant of semiconductor substrate | |
US20100317200A1 (en) | Method of manufacturing semiconductor device | |
WO2004114413A1 (ja) | 半導体装置及びその製造方法 | |
JP2011517082A (ja) | 半導体デバイスの製造方法および半導体デバイス | |
JP2005302883A (ja) | 半導体装置の製造方法 | |
JP4679830B2 (ja) | 半導体装置の製造方法 | |
US6833292B2 (en) | Reducing dopant losses during annealing processes | |
JP2010192758A (ja) | 半導体装置の製造方法 |