TW200816053A - Semiconductor device - Google Patents

Description

200816053 九、發明說明 【發明所屬之技術領域】 本發明關於利用於稱爲射頻識別（RFID ( Frequency Identification ))的資訊通信技術的資 載體。詳細地說，本發明涉及能夠利用電磁波輸入 資訊且也稱爲1C標籤的半導體裝置。 【先前技術】 正在推展稱爲RFID的資訊通信技術。例如， 出稱爲1C標籤的技術，該技術是將資料儲存到外 爲幾釐米的標籤中並以無線通訊與讀取器進行通信 標籤包括天線和形成有通信電路和記憶體的1C晶片 關於1C標鑛的方式，可以舉出將天線和1C晶 紙張中的1C標籤。例如，舉出如下方式：爲了以 以下的厚度將1C標籤埋入被黏合物如紙張等，在 1C晶片等的區域中將構成佈線圖案或天線的金屬層 比其他區域薄（參照專利文獻1)。另外，公開了 構：爲了將1C標籤嵌入紙基材中，將該1C標籤的 定爲60至70μηι (參照專利文獻2)。 專利文獻1日本專利申請公開 2 0 0 2 - 0 4 9 9 0 1 (第三頁、圖1 ) 專利文獻2日本專利申請公開 2005-350823 (第五頁、圖1 )

Radio 訊記錄 並輸出 可以舉 形尺寸 的。1C 〇 片嵌入 2 0 0 μηι 被安裝 形成爲 如下結 厚度設 號公報 號公報 -4- 200816053 【發明內容】 各種各樣的紙張在市場上流通。例如，A4 厚度爲80至90μιη。爲了將1C標籤嵌入這種普 中而並不感到不適，需要將IC標籤的厚度設定 的二分之一以下。但是，隨著IC標籤減薄，產 尖頭物的推壓或彎曲應力而破壞的問題。 在將1C標籤安裝到紙基材的表面上或內部 ，在其製程中需要注意不破壞1C標籤。再者， 在該紙基材的表面上印字或用筆寫字。例如，當 寫字時的筆壓力爲lOMPa以上。要求安裝在紙 1C標籤能夠耐受該筆壓力。 因此，本發明的目的在於即使1C標籤或起至I 籁相同的作用的半導體裝置被薄型化也保持其強 所需要的功能。 本發明的一特點係使形成有進行資訊收發、 存等的處理的功能電路的積體電路薄型化，並且 積體電路和形成有天線或佈線的結構體的同時， 瓷等構成的第二結構體。 在被薄型化了的積體電路中，包括由絕緣層 至2 00nm厚的半導體層的上層一側及下層一側的 及通過使用形成爲Ιμηι至ΙΟΟμιη厚、較佳地爲 5 Ομιη厚的半導體基底而形成的積體電路。在包 化了的積體電路及天線的半導體裝置中，通過使 等構成的第二結構體，可以耐受來自外部的推壓 複印紙的 通的紙張 爲紙基材 生容易因 的情況下 要求能夠 用圓珠筆 基材上的 U與1C標 度並獲得 計算及儲 在貼合該 安裝由陶 夾住 5 n m 結構、以 1 0 μ m 至 括被薄型 用由陶瓷 或彎曲應 -5- 200816053 力。 該第二結構體也可以形成有將天線和積體電路連接起 來的佈線。另外，也可以形成有電阻器、電容器、線圈等 的被動零件。例如，第二結構體也可以包括通過層疊多個 •介電層而形成的電容器，其中該多個介電層的每一個爲 0.1 至 1 μ m 〇 像這樣，通過將半導體裝置工作所需的電路要素的一 部分形成在第二結構體上，可以將包括在積體電路中的功 能的一部分移動到第二結構體上。 根據本發明，通過使用由陶瓷等構成的結構體，可以 提高半導體裝置的剛度。因此，即使1C標籤或起到與1C 標籤相同的作用的半導體裝置被薄型化，也可以保持其強 度並獲得所需要的功能。例如，即使尖頭物如筆頭等的推 壓被施加，也可以避免因在積體電路中產生應力而不正常 工作。另外，也可以耐受彎曲應力。再者，通過將連接用 佈線形成在由陶瓷等構成的結構體上來連接天線和積體電 路’可以避免當產生彎曲應力時由連接部破壞導致的工作 不良。 【實施方式】 以下參照附圖說明本發明的實施方式及實施例。注意 ，本發明不局限於以下說明，在不脫離本發明宗旨和範圍 的條件下可以對其方式和詳細情況進行各種變更，對本領 域技術人員來說也是容易理解的。因此，本發明並不限定 -6- 200816053 於以下所示的實施方式的記載內容進行解釋。在以下該本 發明的結構中’同一部分有時會在不同的附圖之間共同使 用同一代號。 根據本發明的半導體裝置的一個方式，包括形成有天 線的第一結構體、具有被絕緣層夾住其上層及下層的半導 體層且主動元件由該半導體層構成的積體電路、以及其剛 度比第一結構體高的第二結構體。該第二結構體用來連接 形成有天線的第一結構體和積體電路。在此情況下，第二 結構體較佳地形成有連接天線和積體電路的電極。 圖1表示這種半導體裝置的一實施例。第一結構體 1 〇 1由絕緣材料構成。作爲絕緣材料，可以使用各種材料 如塑膠片、塑膠膜、玻璃環氧樹脂、玻璃板、紙張、無紡 布等。第一結構體的厚度爲1 μιη至1 ΟΟμπι，較佳地爲5 μιη 至 3 0 μιη 〇 在第一結構體101的至少一面上形成有由導電材料構 成的天線1 0 6。天線結構較佳地根據半導體裝置所使用的 通信頻帶而不同。當採用短波段（頻率爲1至30MHz的 電磁波）、超短波段（頻率爲30至300MHz的電磁波） 、極超短波段（頻率爲0 · 3至3 GHz的電磁波）的頻率時 ，只要根據其頻率選擇天線形狀即可。圖1是偶極天線， 該天線適合於超短波段、極超短波段的通信。除了圖1所 示的偶極天線以外，還可以採用單極天線、平板天線、螺 旋天線、環形天線等。 在天線1 0 6中形成有天線端子1 〇 8，以與積體電路 -7 - 200816053 104連接。積體電路104配置爲至少其一部分與 體1 〇 1重疊。使用第二結構體1 02作爲連結體， 結構體1 0 1和積體電路1 04堅固地連接。下面， 1的A-B線截斷的截面結構對這種連接結構的一 行說明。 圖2表不沿圖1的A-B線截斷的半導體裝置 構。第二結構體1 02配置爲與第一結構體1 01的 線端子1 0 8的一面相對。並且，積體電路1 04配 二結構體1 02的另一面相對。在第二結構體1 02 電極1 1 0形成在對應於天線端子1 〇 8的位置上。 110形成爲在第二結構體102的另一面上能夠與 1 04的連接電極1 1 2連接。在形成於第二結構體 貫穿孔中，通過使用金屬箔或金屬膏形成貫穿電; 第二結構體102的厚度爲Ιμηι至50μιη， 5μιη至3 0μιη，並且其硬度較佳地比第一結構體 另外，第二結構體1 02更佳地具有韌性並對一定 力具有彈性。這是因爲如下緣故：在第一結構體 性材料如塑膠膜或非織布等構成的情況下，若第 1 02具有一定的彈性力，則能夠分散彎曲應力。 以避免經由貫穿電極110連接的天線端子108和 1 1 2之間的斷線故障。另外，通過在第二結構體 側形成貫穿電極110，可以使積體電路104小型j 第二結構體1 02可以由例如硬塑膠、玻璃等 形成。但是，較佳地使用陶瓷材料。這是因爲如 第一結構 以使第一* 參照沿圖 實施例進 的截面結 形成有天 置爲與第 中，貫穿 貫穿電極 積體電路 1 0 2中的 靈 1 1 0 〇 較佳地爲 101 高。 的彎曲應 101由柔 二結構體 因此，可 連接電極 1 02的內 匕。 絕緣物質 下緣故： -8- 200816053 陶瓷材料的材料選擇範圍寬並可以組合多種陶瓷 合化’以實現如上該的特性。 關於陶瓷材料的典型實施例，較佳地使用 alumina ) ( Al2〇3 )作爲高絕緣材料。另外，較 欽酸鋇（BaTiCh )作爲高電容材料。當重視機械 較佳地使用氧化鋁（Abo3 )、氧化鈦（Ti〇x )

(SiC )、強化玻璃、結晶化玻璃。另外，由於 強度、耐氧化及高韌性，所以較佳地使用將s i C 子添加到ShN4的複合陶瓷、包含六方晶bn的 〇 另外’也可以採用通過使用這種陶瓷材料層 而形成的結構’其中每一個層的厚度爲0 . μιη至 曰之’也可以作爲暨層基底而在各層中形成電極 部形成疊層電容器。另外，也可以通過使用陶瓷 圏和電阻器等的被動元件組裝到第二結構體中。 積體電路104是使用由5nm至500nm厚， 30nm至150nm厚的半導體層構成的主動元件而 在半導體層的下層及上層一側形成有絕緣層。這 用來保護半導體層。另外，這些絕緣層有時如閘 那樣被用作功能層。作爲主動元件的典型例子， 場效應電晶體。如上該，半導體層是薄膜，因此 的場效應電晶體也稱爲薄膜電晶體。關於半導體 地使用通過熱處理及/或能量光束如雷射光束等 通過氣相成長法、濺射法等而形成的半導體層結 來實現複 氧化鋁（ 佳地使用 強度時， 、碳化矽 可實現高 的奈米粒 複合陶瓷 疊多個層 2 μ m 〇 換 並在其內 材料將線 較佳地爲 形成的。 些絕緣層 極絕緣層 可以舉出 這裡形成 層，較佳 的照射使 晶化了的 -9- 200816053 結晶半導體層。這是因爲若使用結晶半導體層則場效應電 晶體的場效應遷移率成爲30至5 00cm2/V.sec (電子）， 因此邏輯電路能夠工作的緣故。當然’除了主動元件之外 ，積體電路還可以包括電阻器、電容器、線圈等的電路要 藉由在積體電路1〇4中的半導體層的上層及/或下層 中形成佈線，可以構成各種功能電路如局頻電路、振盪電 路、計算處理電路等。積體電路1 04包括半導體層、絕緣 層、以及構成佈線的層，其總厚度較佳地爲〇. 5至5 μπι。 通過以該厚度形成積體電路1 〇4，可以有助於半導體裝置 的薄型化。另外，還可以耐受彎曲應力。在此情況下，通 過使半導體層彼此分離爲島形狀，可以提高對彎曲應力的 耐性。另外，也可以在預定的基底上形成積體電路，然後 使基底和積體電路分離，以謀求該積體電路的薄型化。像 這樣，可以獲得2μπι至150μιη，較佳地爲10至60μιη的 半導體裝置。 藉由採用上述結構，可以如圖1 6所示那樣在一定的 範圍內使半導體裝置1 〇〇在能夠恢復原狀的狀態下彎曲。 例如，即使半導體裝置1 〇〇與曲率Rb的尖頭物如圓珠筆 的筆尖接觸，也可以使該半導體裝置彎曲至曲率Rc。Rb 和Rc之間的關係是Rb<<Rc，例如可以爲3RbS Rc。 使用黏合劑1 1 4將第一結構體1 0 1和第二結構體1 〇2 固定使得天線端子1 〇 8和貫穿電極1 1 0電連接。例如，作 爲黏合劑1 1 4 ’可以使用分散有導電粒子的丙烯、氨酯或 -10- 200816053 環氧類黏合劑。另外，也可以使用導電膏或焊膏連接天線 端子108和貫穿電極110，並在其他部分中形成丙烯、氨 酯或環氧類黏合劑來固定。第二結構體及積體電路104也 同樣，將第二結構體102和積體電路104固定使得貫穿電 極1 1 〇和連接電極1 1 2電連接。 較佳地設置由丙烯、氨酯、酚醛、環氧或矽酮類樹脂 材料構成的密封劑1 1 6，以保護積體電路1 04。密封材料 H6形成爲覆蓋積體電路104，較佳地將密封材料116形 成爲覆蓋積體電路1 04、第二結構體1 02的側端面。通過 該密封材料1 1 6，可以防止積體電路1 04的損壞。另外， 還可以提高積體電路1 04、第二結構體1 02及第一結構體 之間的黏合強度。 圖3表示與圖2不同的第二結構體。在圖3中，表示 了經由第二結構體1 02的側端部地設置側面遽蓋電極i i ! ’以電連接天線端子1 〇 8和連接電極1 1 2。藉由採用這種 結構，可以容易地形成側面遮蓋電極1 1 1而不需要對第二 結構體1 02進行特別加工。只要通過印刷法或電鍍法、或 貼上金屬箔形成側面遮蓋電極1 1 1即可。通過使用這種方 法形成側面遮蓋電極111，可以使第二結構體102變薄。 該第二結構體102可以由硬塑膠、玻璃、陶瓷、複合陶瓷 材料構成，並可以在其內部形成電容器、線圏、電阻器等 的7C件。在圖3的情況下，使用黏合劑1 1 4固定第一結構 體1 01、第二結構體1 02及積體電路1 〇4。另外，較佳的 是形成有密封材料1 1 6。 -11 - 200816053 在圖4 A和4 B中，將第一結構體1 0 1的天線端子1 〇 8 和積體電路104的連接電極112配置爲相對並連接。第二 結構體102配置在背面一側’以保護積體電路104。當在 第二結構體1 02中形成電容器、線圈、電阻器等的被動元 件來補充積體電路104的功能時，也可以在積體電路1〇4 中形成背面連接電極113來使它與第二結構體1〇2的連接 電極11 5電連接。較佳地使用黏合劑1 1 4固定第一結構體 101、第二結構體102、以及積體電路104。在圖4A和4B 的結構中，第二結構體102被配置在積體電路104的背面 一側，因此只要適當地設置密封材料1 1 6，即可。 如上該’關於根據本發明的半導體裝置，通過使用由 陶瓷等構成的結構體，可以提高半導體裝置的剛度。因此 ，即使I c標籤或起到與I c標籤相同的作用的半導體裝置 被薄型化，也可以保持其強度並獲得所需要的功能。再者 ’通過將連接用佈線形成在由陶瓷等構成的結構體上來連 接天線和積體電路，可以避免當產生彎曲應力時連接部脫 落而導致工作不良。 實施例1 在本實施例中，參照圖5A至5C及圖6A和6B說明 通過組合形成有天線的第一結構體、形成有電容部的第二 結構體、以及積體電路而形成的半導體裝置的一個例子。 注意，圖5A至5C是該半導體裝置的平面圖，而圖6A和 6B是沿A-B線及C-D線截斷的截面圖。 -12- 200816053 圖5 A表示在第一結構體1 〇 1上形成有線圏天線1 〇 6 的結構。第一結構體1 Ο 1由如下材料構成：PET (聚對苯 二甲酸乙二醇酯）、PEN(聚萘二甲酸乙二醇酯）、PES (聚醚颯）、聚丙烯、聚丙烯硫化物、聚碳酸酯、聚醚醯 亞胺、聚苯硫醚、聚苯醚、聚礪、聚鄰苯二甲醯胺、丙烯 、聚醯亞胺等的塑膠材料或不織布、紙張等的絕緣材料。 在第一結構體1 〇 1上，通過印刷法或電鍍法等使用銅 、銀、鋁等的低電阻金屬材料形成天線1 0 6。在圖5 A至 5C中，採用線圈形狀作爲天線〗〇6的形狀，該形狀適合 於採用電磁感應方式（例如，1 3 · 5 6 MHz頻帶）的情況。 在採用微波方式（例如，UHF頻帶（860至960 MHz頻帶 )、2.4 5 GHz頻帶等）的情況下，通過考慮用於傳送信號 的電磁波的波長’可以適當地設定起天線作用的導電層的 長度等的形狀。在此情況下，可以形成單極天線、偶極天 線、平板天線等。 在圖5A中，根據天線端子108配置第二結構體ι〇2 及積體電路104。圖5B是第二結構體102的平面圖，而 圖5C是積體電路104的平面圖。第二結構體1〇2的外形 尺寸較佳地與積體電路〗〇4大致相同。或者，積體電路 1 04的外形尺寸可以小於第二結構體〗02。 第二結構體102較佳地由陶瓷材料構成。在該第二結 構體1 02中’形成有貫穿電極〗〗〇及電容電極^ 8。在積 體電路104中，形成有與天線端子108連接的連接電極 112、以及與電容電極118連接的電容部連接電極117。下 -13- 200816053 面，參照圖6A和6B對第二結構體i〇2及積體 連接結構詳細地進行說明。 圖6A是沿A-B線截斷的截面圖。第一結 積體電路104通過形成在第二結構體1〇2中 1 1 〇連接。它們被黏合劑〗1 4固定。在第二結 ，形成有介電層119和電容電極118的層交替 嚙合。像這樣，通過層疊介電層1 1 9和電容電 成電容器。 介電層119是通過將陶瓷膏塗敷在基底上 形成的，該陶瓷膏是如下材料··將黏結劑化合 及有機溶劑添加到鈦酸鋇（BaTi03 )、鈦酸緦 、鉛複合鈣鈦礦化合物材料等的陶瓷材料中。 由印刷選自銅或銅合金、鎳或鎳合金、銀或銀 錫合金中的電極膏，形成電容電極。另外，在 極的情況下，在形成貫穿電極的位置上形成開 使它們乾燥，然後將它們切割成預定的大小， 電容電極交替層疊爲彼此咬合。使用由陶瓷材 護層1 2 0夾住所層疊的層，並進行脫黏結劑、 理。 在圖6A和6B中’通過使用奈米粒子，可 119及電容電極118形成爲〇.1至Ιμηι的厚度 層疊五層的0.2 μηι厚的介電層1 19，則其總厚 另外，即使層疊十層的Ο.ίμιη厚的介電層11S 其總厚度抑制爲1 μηι。 電路104的 構體101和 的貫穿電極 構體102中 層疊爲彼此 極 1 1 8，形 並焙燒它而 物、可塑劑 (SrTi03 ) 在其上，藉 合金、錫或 形成貫穿電 口。接著， 並將多層的 料構成的保 焙燒及熱處 以將介電層 。因此，若 度爲 1 μ m。 >，也可以將 -14- 200816053 圖6B是沿C-D線截斷的截面圖，其表示電容電極 1 1 8及積體電路1 04的電容部連接電極1 1 7的結構。形成 在第二結構體102的外周部的電容電極118被進行了鎳鍍 敷或錫鍍敷等。並且，可以使用黏合劑1 1 4連接電容電極 1 1 8和電容部連接電極1 1 7。 如上該，可以獲得包括形成有天線的第一結構體、形 成有電容部的第二結構體、以及積體電路的半導體裝置。 通過使用由陶瓷等構成的第二結構體，可以提高半導體裝 置的剛度。因此，即使1C標籤或起到與1C標籤相同的作 用的半導體裝置被薄型化，也可以保持其強度並獲得所需 要的功能。再者，通過將連接用佈線形成在由陶瓷等構成 的結構體上來連接天線和積體電路，可以避免當產生彎曲 應力時連接部脫落而導致工作不良。 實施例2 在本實施例中，參照圖7A至7D及圖8A和8B說明 包括形成有天線的第一結構體、形成有電容部的第二結構 體、積體電路、以及陶瓷天線122的半導體裝置的一實施 例。注意，圖7A至7D是該半導體裝置的平面圖，而圖 8A和8B是沿E-F線及G-Η線截斷的截面圖。 在圖7A中，線圈天線1〇6形成在第一結構體101上 。像實施例1那樣，天線1 0 6的形狀可以根據用於通信的 頻帶而適當地改變。 在圖7 A中，表示了與天線端子1 〇 8匹配地配置第二 -15- 200816053 結構體1 02、積體電路1 04、以及陶瓷天線122。g 第二結構體1〇2的平面圖，圖7C是積體電路104 圖，並且圖7D是陶瓷天線122的平面圖。第二 1〇2、積體電路104、以及陶瓷天線122的外形尺

大致相同。或者，積體電路1 04的外形尺寸可以/ 結構體102及陶瓷天線122。 第二結構體102由陶瓷材料構成，並形成有j 11〇及電容電極118。在積體電路104中，形成巧 端子108連接的連接電極112、與電容電極118 I 容部連接電極117、以及與陶瓷天線122連接的P 連接電極127。下面，參照圖8A和8B對第二結; 及積體電路1 04的連接結構詳細地進行說明。 圖8A是沿E-F線截斷的截面圖。與實施例 第二結構體1 02形成有由陶瓷材料構成的電容g 6 A —樣，形成有貫穿電極1 1 〇，以連接第一結構| 天線端子1 0 8和積體電路1 04的連接電極1 1 2。] 路104的背面一側配置有陶瓷天線122。夾住Ϊ 104的第二結構體102和陶瓷天線122還用作保護 圖8B是沿G-Η線截斷的截面圖，其表示ί 1 04和陶瓷天線1 22的連接結構。關於陶瓷天線 電介質125的一側（積體電路104 —側）形成i 124，在電介質125的另一側形成有接地體126。^ 路104上形成有陶瓷天線連接電極127，並使其！ 124和供電體123連接。接地體126也可以形成； J、 Η a _ a ψ. 7Β是 的平面 結構體 較佳地 於第二 穿電極 與天線 接的電 瓷天線 體102 一樣， 。與圖 101的 積體電 體電路 層。 i體電路 122，在 「反射體 Ξ積體電 I反射體 ί用來提 -16- 200816053 高方向性的縫隙（slit )。接地體1 26和供電體123配置 爲具有間隙，並實現電容親合。 上述陶瓷天線1 22可以用來供應電力，來將積體電路 工作所需要的電力儲存在形成在第二結構體i 02中的電容 部中。在此情況下，資訊通信用天線形.成在第一結構體 1 〇 1上，因此不管有沒有通信信號，都能對第二結構體 1 02的電容部任意充電。因此，能夠儲存積體電路工作所 需要的充分電力。 如上該，可以獲得形成有天線的第一結構體、形成有 電容部的第二結構體、積體電路、以及陶瓷天線組合而成 的半導體裝置。通過使用由陶瓷等構成的第二結構體及陶 瓷天線，可以提高半導體裝置的剛度。因此，即使1C標 籤或起到與1C標籤相同的作用的半導體裝置被薄型化， 也可以保持其強度並獲得所需要的功能。再者，通過將連 接用佈線形成在由陶瓷等構成的結構體上來連接天線和積 體電路，可以避免當產生彎曲應力時連接部脫落而導致工 作不良。 實施例3 在本實施例中，參照圖9A至9C及圖10A和10B說 明爲了增加通信距離而具備升壓線圈的半導體裝置的一實 施例。本實施例的半導體裝置由具備第一天線的積體電路 、具備與該第一天線電磁耦合的第二天線的第二結構體、 具備與讀寫器電磁耦合的第三天線的第一結構體構成。另 -17- 200816053 外，圖9A至9C是該半導體裝置的平面圖，而圖l〇A和 10B是沿J-K線及L-M線截斷的截面圖。 在圖9A中，在第一結構體1 0 1中形成有與讀寫器電 磁耦合的第三天線1 05。第三天線1 05是與實施例1同樣 地製造的。 與天線端子108匹配地配置第二結構體102和積體電 路104。圖98是第二結構體1〇2的平面圖’，而圖9(：是積 體電路104的平面圖。第二結構體102由硬塑膠、玻璃、 纖維玻璃增強塑膠（Fiberglass Reinforced Plastics)、陶 瓷材料等構成。在第二結構體102中形成有第二天線107 、天線連接端子1 2 1 a、以及天線連接端子1 2 1 b。另外， 在第二結構體102中還形成有設置在第二天線107和第三 天線1 0 5之間的耦合電容1 〇 3。 在積體電路104中形成有第一天線109。積體電路 1 〇4和第二結構體1 02配置爲彼此重疊且第一天線1 09和 第二天線107電磁耦合。像這樣，通過在積體電路1〇4中 形成第一天線i〇9’不需要形成用來與第二天線107或第 三天線1 〇 5連接的電極。因此，可以防止由於電極的接觸 不良而導致的故障。另外，第二結構體1 02的外形尺寸較 佳地與積體電路1 〇4大致相同。或者，積體電路1 04的外 形尺寸也可以小於第二結構體1 02。 β 圖1 1是具有這樣的第一天線1 〇 9、第二天線1 〇 7、以 及第三天線1 〇5的半導體裝置的等效電路圖。下面，參照 圖10A和10B對第一結構體ι〇1、第二結構體1〇2及積體 -18- 200816053 電路1 04的連接結構詳細地進行說明。 圖10A是沿J-Κ線截斷的截面圖。在第二結構體1〇2 中，層疊多個由陶瓷等構成的絕緣層，其中間形成有積體 電路一側第二天線1 07a、以及第一結構體一側第二天線 107b。積體電路一側第二天線l〇7a和第一結構體一側第 二天線l〇7b形成爲至少其一部分重疊，以實現電磁耦合 〇 如圖10B所示，積體電路一側第二天線107a和第一 結構體一側第二天線1 07b形成爲其中間夾著由陶瓷等構 成的絕緣層，並且它們通過形成在該絕緣層中的貫穿孔 128連接。這樣，通過分爲多個層地形成第二天線107， 可以增加匝數，並可以謀求提高電磁耦合中的靈敏度並擴 大通信距離。 可以與實施例1同樣地形成第二結構體1 〇2中的第二 天線1 07 (包括積體電路一側第二天線1 〇7a和第一結構體 一側第二天線107b )及耦合電容1〇3的電極。設置在第二 結構體102的外周部的天線連接端子121a形成爲與耦合 電容103的電極接觸。天線連接端子121b形成爲與積體 電路一側第二天線1 〇7a的端子接觸。換言之，只要使被 絕緣層夾住的第二天線1 07 (包括積體電路一側第二天線 107a和第一結構體一側第二天線l〇7b)·及耦合電容103 的電極的一部分在端部暴露，並在該部分中形成天線連接 端子121a及天線連接端子121b即可。 如上該，通過在第二結構體102中形成與形成在積體 -19- 200816053 電路104中的第一天線109電磁耦合的第二天線107，可 以發送並接收信號而不需要在積體電路104中形成連接電 極。另外，通過調整第二天線1 0 7和第三天線1 〇 5的匝數 (電感），可以控制通信距離。再者，通過使用陶瓷材料 構成形成第二天線1 07的第二結構體1 02，可以保護積體 電路1 0 4。 實施例4 下面，參照圖1 2說明諸如1C標籤這樣的能夠儲存資 料並用來識別個體的積體電路的結構實施例。本實施例可 以適用於如上該的積體電路。 圖12是積體電路104的框圖。該積體電路具有類比 電路部1 3 0和數位電路部1 3 2，該類比電路部1 3 0包括資 料收發及電源電路，而該數位電路部1 3 2包括邏輯電路及 儲存部。類比電路部1 3 0包括解調變電路j 3 4、調變電路 1 3 3、整流電路1 3 5、以及恒壓電路1 3 6。連接電極1 1 2是 用來與天線連接的端子。連接電極1 1 2與整流電路1 3 5、 調變電路133及解調變電路134連接。 解調變電路134是具有LPF (低通濾波器）並從通信 信號中抽出資料的電路。調變電路1 3 3將資料疊加於通信 信號上’該通信信號是藉由例如曼徹斯特方式而從邏輯電 路輸出的回送數位信號。當發送資料時，使用調變電路 133。振盪電路138產生邏輯電路的工作所需要的時鐘信 號。另外’重設信號1 3 9是根據發送及接收信號的特定時 -20- 200816053 序而產生重設信號的電路。 整流電路1 3 5是對接收信號的一部分進行整流並對電 容部1 3 7進行充電的電路。從電容部1 3 7提供驅動數位電 路部1 3 2等的電源電壓，但也可以經由恒壓電路1 3 6使電 壓穩定後再提供。電容部1 3 7如實施例1至3所示那樣形 成在第二結構體中，而不形成在積體電路1〇4中。電容部 137的電容較佳地爲100 OpF以上，並且藉由在第二結構 體中形成電容部，可以容易地獲得積體電路的工作所需要 的電容。 數位電路部132包括邏輯電路140和儲存部141。邏 輯電路140包括計算處理電路、無線通訊用介面、時鐘控 制電路、控制暫存器、接收資料用暫存器、發送資料用暫 存器、以及儲存控制器等。解調變電路1 3 4及調變電路 1 3 3通過無線通訊用介面與控制暫存器、接收資料暫存器 及發送資料暫存器進行信號收發。儲存部1 4 1包括讀出專 用記憶體（ROM )。在構成能夠改寫並改變資料的追記型 儲存部1 4 1的情況下，也可以包括非易失性記憶體。作爲 非易失性記憶體，可以使用浮閘型非易失性記憶體、電荷 捕獲型非易失性記憶體、鐵電體記憶體等。 如上該，藉由如實施例1至3所示那樣在第二結構體 中形成電容部1 3 7，而不像現有技術那樣將電容部〗3 7形 成在積體電路104中，可以縮小積體電路104的面積。例 如，在現有技術中電容部1 3 7的面積佔有積體電路丨04的 25%，以確保2000pF的電容，但是根據本發明，可以縮小 -21 - 200816053 其面積，因此可以謀求半導體裝置的小型化。另 以將現有技術的電容部1 3 7所佔有的面積用於儲 此，可以增加半導體裝置的儲存容量。 實施例5 下面，參照圖1 3說明能夠進行非接觸資料 有計算功能的半導體裝置的一實施例。本實施例 P 於如上該的積體電路。 圖13是積體電路104的方塊圖。該積體電丨 有類比電路部1 3 0和數位電路部1 3 2。類比電路 括具有共振電容的共振電路1 42、整流電路1 3 5 路1 3 6、重設電路1 3 9、振盪電路1 3 8、解調變電 以及調變電路133。數位電路部132具有RF介面 制暫存器144、時鐘控制器145、CPU介面146 、RAM148、以及 ROM149。 # 下面，說明具有這種結構的積體電路104的 述。從連接電極1 1 2輸入的通信信號因共振電路 生感應電動勢。感應電動勢經過整流電路1 3 5並 _ 電容部1 3 7中。與實施例4 一樣，該電容部1 3 7 二結構體中，而不形成在積體電路1 04中。因此 保積體電路1〇4的工作所需要的充分的電容。因 104工作而消耗儲存在電容部137中的電力。 137提供的電壓被恒壓電路136穩壓。 重設電路139產生使數位電路部132重設並 外，還可 存部。因 收發並具 可以適用 咯104具 部130包 、恒壓電 路 134、 143、控 、CPU147 工作的槪 142而產 被充電於 形成在第 ，能夠確 積體電路 從電容部 初始化的 -22- 200816053 信號。例如，產生在電源電壓升高之後延遲升高的信號作 爲重設信號。振盪電路1 3 8根據由恒壓電路i 3 6產生的控 制信號改變時鐘信號的頻率和工作比。由低通濾波器構成 的解調變電路1 3 4例如對振幅調變（人31〇方式的接收信 號的振幅的變動進行二値化。調變電路1 3 3使振幅調變（ ASK)方式的發送信號的振幅變動並發送。調變電路133 通過使共振電路142的共振點變化來改變通信信號的振幅 。時鐘控制器1 4 5根據電源電壓或c P U 1 4 7的消耗電流， 產生用來改變時鐘信號的頻率和工作比的控制信號。並且 ，由電源控制電路1 5 0監視電源電壓。 從連接電極112輸入到積體電路1〇4的通信信號被解 調變電路1 34解調後，在RF介面143中被分解爲控制命 令、資料等。控制命令儲存在控制暫存器1 4 4中。控制命 令包括儲存在ROM149中的資料的讀出、向RAM148的資 料寫入、向CPU147的計算指令等。CPU147通過CPU介 面146對ROM149、RAM148及控制暫存器144進行存取 。CPU介面146具有如下功能：根據CPU 147所要求的位 址，產生對ROM149、RAM148及控制暫存器144中的任 何一個的存取信號。 作爲CPU 147的計算方式，可以採用將OS (作業系統 )儲存在ROM149中並在CPU中執行程式的方式。另外 ，也可以採用由專用電路構成計算電路並以硬體方式對計 算處理進行處理的方式。作爲同時使用硬體和軟體的方式 ，可以採用如下方式：由專用計算電路進行一部分的處理 -23- 200816053 ，使程式由CPU進行另一部分的計算。 在任意的情況下，通過增大電容部1 3 7的電容，都q 以確保穩定的工作，其中該電容部137提供積體電路1()4 的工作所需要的電力。關於本實施例的半導體裝置， 將電容部1 3 7形成在與積體電路1 (Μ不同的第二結構體i ，可以確保充分的電容。另外，還可以縮小積體電路！ Q4 的面積。另外，由於第二結構體的介電層由陶瓷等的 構成，所以能夠耐受彎曲應力，並可以防止積聚電荷(¾胃 容部1 3 7短路而消失。 實施例6 在本實施例中，示出可適用於實施例1至5的積體_ 路的電晶體的實施例。 圖14表示形成在具有絕緣表面的基底152上的薄膜 電晶體。作爲基底，使用鋁矽酸鹽玻璃等的玻璃基底、石 英基底等。基底152的厚度爲400至700μηι，但也可以通 過進行硏磨使基底152薄片化，使其厚度爲5至1〇〇 μηι。 如實施例1至3所示，這是因爲可以藉由與第二結構體 1 02組合來保持機械強度的緣故。 在基底152上，也可以用氮化矽或氧化矽形成第一絕 緣層154。第一絕緣層154具有使薄膜電晶體的特性穩定 的效果。半導體層1 56較佳地爲多晶矽。另外，半導體層 156也可以是單晶矽薄膜，該薄膜在與閘極電極160重疊 的溝道形成區域中晶粒介面不會影響到載子的漂移。 -24- 200816053 關於其他結構，可以舉出基底1 5 2由矽半 第一絕緣層1 5 4由氧化砂構成的結構。在此情 體層1 56可以由單晶矽構成。換言之，可以使 緣體上的矽）基底。 閘極電極160形成在半導體層156上，其 極絕緣層1 5 8。在閘極電極1 6 0的兩側也可以 ，因此，也可以在半導體層1 5 6中形成有低濃 二絕緣層1 6 2由氧化砂、氮氧化政等構成。該 162是所謂的層間絕緣層，並且第一佈線164 間絕緣層上。第一佈線1 6 4與形成在半導體層 極區域及汲極區域接觸。 再者，通過使用氮化矽、氮氧化矽、氧化 三絕緣層166、以及第二佈線168。雖然在圖： 一佈線1 64和第二佈線1 6 8，但是可以根據電 地選擇佈線的疊層數量。至於佈線結構，也可 中實現鎢（W )選擇性生長來形成埋入插頭， 以使用金屬鑲嵌處理形成銅佈線。 連接電極112是暴露在積體電路104的最 電極·。在其他區域中，例如被第四絕緣層1 7 0 暴露第二佈線168。關於第四絕緣層170，較 成氧化矽，以平整表面。連接電極112是通過 鍍法形成銅或金的凸塊而形成的。這是爲了降 的緣故。 如上該，通過使用薄膜電晶體形成積體電 導體構成且 況下，半導 用SOI(絕 中間夾有閘 形成有側壁 度汲極。第 第二絕緣層 形成在該層 1 5 6中的源 矽等形成第 [4中示出第 路結構適當 以在接觸孔 或者，也可 外表面上的 覆蓋，以不 佳地塗敷形 印刷法或電 低接觸電阻 路，可以形 -25· 200816053 成接收RF頻帶（典型地說，13·56ΜΗζ )至微波頻帶（ 2.45GHz)的通信信號而進行工作的積體電路1〇4。 實施例7 在本實施例中，參照圖1 5說明可適用於實施例1至5 的積體電路的電晶體的其他結構。注意，使用同一標號表 示起到與實施例6相同作用的部分。 圖 15 表 τκ MOS ( Metal Oxide Semiconductor ；金屬 氧化物半導體）電晶體，它是利用半導體基底1 72而形成 的。典型地說，採用單晶矽基底作爲半導體基底1 72。基 底172的厚度爲100至300 μιη，但也可以藉由進行硏磨使 基底172薄片化，使其厚度爲1〇至1〇〇 μπι。如實施例1 至3所示，這是因爲可以通過與第二結構體1 02組合來保 持機械強度的緣故。 在半導體基底172上形成有元件分離絕緣層174。利 用在半導體基底172上形成氮化膜等掩模並進行熱氧化來 形成元件分離用氧化膜的 LOCOS ( Local Oxidation of Silicon ;矽局部氧化）技術，可以形成元件分離絕緣層 174。另外，也可以利用 STI ( Shallow Trench Isolation ; 淺溝隔離）技術在半導體基底1 72中形成溝，並將絕緣膜 埋在該溝中，進而進行平整化，來形成元件分離絕緣層 174。通過使用STI技術，可以使元件分離絕緣層174的 側壁陡峭，因此可以減小元件分離寬度。 可以在半導體基底172上形成η井176和p井177， -26- 200816053 而作爲所謂的雙井結構來形成η通道型電晶體及p通道型 電晶體。或者，也可以採用單井結構。與實施例6同樣地 形成閘極絕緣層1 5 8、閘極電極1 6 0、第二絕緣層1 6 2、第 一佈線’ 1 6 4、第三絕緣層1 6 6、第二佈線1 6 8、連接電極 112、以及第四絕緣層170。 如上該，通過使用MOS電晶體形成積體電路，可以 形成通過接收從RF頻帶（典型地說，13 = 56MHz)至微波 頻帶（2.45GHz)的通信信號來進行工作的積體電路1〇4 實施例8 如實施例1至7所說明，本發明的半導體裝置可以實 現薄型化，並且通過附加陶瓷等的結構體來保護積體電路 ，因此即使將該半導體裝置包含紙介質中，也不發生故障 。作爲紙介質的一個例子，例如可以舉出紙幣、戶籍謄本 、居民卡、護照、執照、身份證、會員證、鑒定書、診察 券、月票、票據、支票、貨票、提單、倉庫證券、股票、 債券、商品券、券、抵押證券等。另外，還可以將高級紙 、噴墨印刷用紙等用作防僞用紙。例如，可以將本發明的 半導體裝置包含在諸如合同書、規格書等之類的記載秘密 資訊的檔中。 像這樣，藉由使用本發明的半導體裝置，可以使紙介 質具有比能夠在紙介質上以視覺確認的資訊多的資訊。例 如，通過將這種紙介質適用於商品標籤等，可以用於商品 -27- 200816053 管理的電子系統化、商品的偷竊防止。在本實施例中，參 照圖1 7A至1 7E說明根據本發明的紙類的一實施例。作爲 如下該的紙張或紙類，可以使用通過將植物纖維爲材料並 添加樹脂膠等來濾去水分而形成的紙張。除此以外，還可 以使用無紡布、塑膠膜等類似的東西。 圖17A表示使用了包括半導體裝置100的紙類的無記 名債券178的實施例。郵票、票、券、入場券、商品券、 圖書券、文具券、各種禮品券、各種服務券等都包括在無 記名債券178中。藉由使半導體裝置100儲存該無記名債 券1 78的識別資訊，可以容易地辨別真假。半導體裝置 1 0 〇能夠耐受一定的彎曲應力，並且即使施加尖頭物如筆 尖等的推壓也不發生故障，因此不影響到商品交易。 圖17B表示使用嵌入了本發明的半導體裝置100的紙 張的證書179(例如居民卡或戶籍謄本）的實施例。藉由 使半導體裝置1 00儲存該證書1 79的識別資訊，可以容易 辨別真假。半導體裝置1 00能夠耐受一定的彎曲應力，並 且即使施加尖頭物如筆尖等的推壓也不發生故障。因此， 在發行證書1 79之後，也可以將它用作證明檔，並防止改 寫認證資訊。 圖17C表示包括本發明的半導體裝置100的標籤的實 施例。在標籤基部1 80 (剝離紙）上形成有由附加有半導 體裝置100的紙張構成的標籤181 ( 1C標籤）。標籤ι81 可以收納在容器182內。在標籤181上，具有表示與·商品 或服務有關的資訊（商品名、牌子、商標、商標權人、銷 -28- 200816053 售人、製造人等）的印刷面。半導體裝置1 00能 商品（或商品的種類）的固有識別資訊，因此可 發現違法行爲如僞造、侵犯智慧財產權如商標權 等的行爲、不正當競爭等。可以預先向半導體裝丨 輸入在商品的容器或標籤上記不完的大量資訊， 品的產地、銷售地、品質、原材料、效能、用途 形狀、價格、生產方法、使用方法、生產時期、 、食品保質期限、使用說明、關於商品的智慧財 等。因此，客商和消費者可以使用簡單的讀出器 些資訊。另外，通過在半導體裝置1 00的儲存部 夠進行一次性寫入的儲存區域，可以防止資料改: 圖17D表示包括半導體裝置100的1C標籤 過使半導體裝置1〇〇薄型化並將它包含在紙表面 ，可以製造其價格比使用了塑膠框體的現有ID 標籤。另外，只要是使用了紙張的商品，就可以 本發明的紙張，來一體地形成商品和ID標籤。 中表示了這種情況的例子示。圖1 7E表示將本發 用作封面的書籍184，其中將半導體裝置100附 封面的厚紙中。 藉由在商品上附加由本發明的紙類構成的標 1C標籤1 83，可以容易地管理商品。例如，在商 的情況下，可以通過跟蹤商品的去處而迅速找出 上該那樣，通過使用本發明的紙類，可以進行商 管理或跟蹤查詢，例如掌握該商品的原材料和原 夠儲存其 以容易地 、專利權 1 100 內 例如，商 、數量、 使用時期 產權資訊 來獲取這 內形成能 寫。 183 〇 通 上或紙中 標籤低的 通過使用 在圖17E 明的紙張 加在用作 籤181或 品被偷盜 犯人。如 品的履歷 產地、製 -29- 200816053 造及加工、流通、出售等。換言之，可以實現商品可追溯 性。另外’藉由使用本發明，可以以更低成本實現商品可 追溯性管理系統。 如上該，本發明至少包括如下結構。 一種半導體裝置，包括：形成有天線的第一結構體； 包括主動元件的積體電路，該主動元件是通過使用由絕緣 層夾住上層及下層的半導體層而形成的；以及具有比第一 結構體高的剛度的第二結構體，其中天線和積體電路通過 形成在第二結構體中的貫穿電極連接。 一種半導體裝置，包括：形成有天線的第一結構體； 包括主動元件的積體電路，該主動元件是通過使用由絕緣 層夾住上層及下層的半導體層而形成的；以及具有比第一 結構體高的剛度的第二結構體，其中積體電路設置在第一 結構體和第二結構體之間，並且天線和積體電路電連接。 一種半導體裝置，包括：形成有天線的第一結構體； 包括主動元件的積體電路，該主動元件是通過使用由絕緣 層夾住上層及下層的半導體層而形成的；以及具有比第> 結構體高的剛度並形成有被動元件的第二結構體’其φ X 線和積體電路通過形成在第二結構體中的貫穿電極連胃° 一種半導體裝置，包括：形成有天線的第一結構1® ; 包括主動元件的積體電路，該主動元件晏通過使用$ 18 _ 層夾住上層及下層的半導體層而形成的；以及具有^胃一^ 結構體高的剛度並形成有被動元件的第二結構體φ _ 體電路設置在第一結構體和第二結構體之間’並具有X'線 -30- 200816053 和電容器的連接部。 一種半導體裝置，包括：形成有與讀寫器電磁耦合的 第一線圏的第一結構體；包括線圈天線和主動元件的積體 電路，該主動元件是通過使用由絕緣層夾住上層及下層的 半導體層而形成的；以及形成有與該線圈天線電磁耦合且 與第一線圈電連接的第二線圈的第二結構體。 本說明書根據2006年7月28日在日本專利局受理的 日本專利申請號2006-2069 1 2，其內容於此一倂列內參考 【圖式簡單說明】 圖1是表示根據本發明的半導體裝置的一模式的平面 圖； 圖2是表示與圖1中的A-B截斷線對應的結構的一實 施例的截面圖； 圖3是表示與圖1中的A-B截斷線對應的結構的一實 施例的截面圖； 圖4A和4B是表示根據本發明的半導體裝置的一模式 的平面圖及截面圖； 圖5A至5C是表示組合了形成有天線的第一結構體、 形成有電容部的第一結構體、以及積體電路的半導體裝置 的一實施例的平面圖； 圖6A是表示與圖5A中的A-b截斷線對應的組合了 形成有天線的第一結構體、形成有電容部的第二結構體、 ~ 31 - 200816053 以及積體電路的半導體裝置的一實施例的截面圖，而6B 是表示與圖5 A中的c - D截斷線對應的組合了形成有天線 的第一結構體、形成有電容部的第二結構體、以及積體電 路的半導體裝置的一實施例的截面圖； 圖7A至7D是表示組合了形成有天線的第一結構體 、形成有電容部的第二結構體、積體電路、以及陶瓷天線 的半導體裝置的一實施例的平面圖； Φ 圖8A是表示與圖7A中的E-F截斷線對應的組合了 形成有天線的第一結構體、形成有電容部的第二結構體、 積體電路、以及陶瓷天線的半導體裝置的一實施例的截面 圖，而圖8B是表示與圖7A中的G-Η截斷線對應的組合 了形成有天線的第一結構體、形成有電容部的第二結構體 、積體電路、以及陶瓷天線的半導體裝置的一實施例的截 面圖； 圖9A至9C是表示具有升壓線圈的半導體裝置的一實 ® 施例的平面圖； 圖10A是表示與圖9A中的J-K截斷線對應的具有升 * 壓線圈的半導體裝置的一實施例的截面圖，而圖1 0B是表 - 示與圖9A中的L-M截斷線對應的具有升壓線圏的半導體 裝置的一實施例的截面圖； 圖11是具有升壓線圈的半導體裝置的等效電路圖； 圖12是可用來儲存資料並識別個體的積體電路的結 構實施例的方塊圖； 圖1 3是表示能夠進行非接觸資料收發的具有計算功 -32- 200816053 能的半導體裝置的一實施例的方塊圖； 圖14是說明構成積體電路的薄膜電晶體的結構的截 面圖； 圖15是說明構成積體電路的MOS電晶體的結構的截 面圖； 圖1 6是說明半導體裝置能夠彎曲的曲率半徑的圖； 圖17A至17E是表示根據本發明的紙類的一實施例的 圖。 【主要元件符號說明】 1〇〇 :半導體裝置 1 0 1 :第一結構體 102 :第二結構體 103 :耦合電容 104 :積體電路 _ 105 :第三天線 1 〇 6 :天線 107 :第二天線 l〇7a :積體電路一側第二天線 1 〇7b :第一結構體一側第二天線 1 〇 8 :天線端子 109 :第一天線 1 1 0 :貫穿電極 1 1 1 :側面遮蓋電極 -33- 200816053 1 12 :連接電極 1 1 3 :背面連接電極 1 1 4 :黏合劑 1 1 5 :連接電極 1 1 6 :密封材料 1 1 7 :電容部連接電極 1 1 8 :電容電極 _ 1 19 :介電層 120 :保護層 1 2 1 a :天線連接端子 1 2 1 b :天線連接端子 122 :陶瓷天線 . 123 :供電體 124 :反射體 1 2 5 :電介質 _ 1 2 6 :接地體 127 :陶瓷天線連接電極 - 1 2 8 :貫穿孔 ” 1 3 0 :類比電路部 132 :數位電路部 1 3 3 :調變電路 134 :解調變電路 1 3 5 :整流電路 1 3 6 :恒壓電路 -34- 200816053

:電容部 :振盪電路 :重設電路 :邏輯電路 :儲存部 :共振電路 :RF介面 :控制暫存器 :時鐘控制器 :CPU介面 ：CPU ：RAM :ROM :電源控制電路 =基底 :第一絕緣層 :半導體層 :閘極絕緣層 :閘極電極 :第二絕緣層 :第一佈線 :第三絕緣層 :第二佈線 :第四絕緣層 -35 - 200816053 172 :半導體基底 174 :元件分離絕緣層 176 ： η 井 177 : ρ 井 1 7 8 :無記名債券 179 :證書 1 8 0 :標籤基部， _ 1 8 1 :標籤 1 8 2 :容器 183 : 1C標籤 1 8 4 :書籍 馨 -36-

Claims (1)

1. 200816053 十、申請專利範圍 1. 一種半導體裝置，包括： 形成有天線的第一結構體； 積體電路，具有半導體層及由該半導體層形成的主動 元件’設於該半導體層之上及之下的絕緣膜將該半導體層 夾在其間；以及 具有比該第一結構體高的剛度的第二結構體， 其中，該天線和該積體電路藉由形成在該第二結構體 中的貫穿電極連接， 其中，該第一結構體是藉由使用塑膠片、塑膠膜、玻 璃環氧樹脂、玻璃板、紙張、或不織布而形成的，及 其中，該第二結構體係·由陶瓷材料形成。 2·—種半導體裝置，包括： 形成有天線的第一結構體； 積體電路，具有半導體層及由該半導體層形成的主動 元件’設於該半導體層之上及之下的絕緣膜將該半導體層 夾在其間；以及 具有比該第一結構體高的剛度的第二結構體， 其中，該積體電路設在該第一結構體和該第二結構體 之間，及 其中，該天線和該積體電路電連接。 3 ·如申請專利範圍第2項的半導體裝置，其中該第一 結構體是由塑膠片、塑膠膜、玻璃環氧樹脂、玻璃板、紙 張、或不織布形成的。 -37- 200816053 4.如申請專利範圍第2項的半導體裝置，其中該第二 結構體是由陶瓷材料形成的。 5·—種半導體裝置，包括： 形成有天線的第一結構體； 積體電路’具有半導體層及由該半導體層形成的主動 元件’設於該半導體層之上及之下的絕緣膜將該半導體層 夾在其間；以及 形成有被動元件並具有比該第一結構體高的剛度的第 二結構體， 其中’該天線和該積體電路藉由形成在該第二結構體 中的貫穿電極連接。 6·如申請專利範圍第5項的半導體裝置，其中該第一 結構體由塑膠片、塑膠膜、玻璃環氧樹脂、玻璃板、紙張 、或不織布形成。 7·如申請專利範圍第5項的半導體裝置，其中該第二 結構體是由陶瓷材料形成。 8·如申請專利範圍第5項的半導體裝置，其中該被動 元件包括電容器、電阻器、以及線圈。 9 ·如申請專利範圍第5項的半導體裝置，其中該被動 元件是多個介電層和電極交替層疊的電容器。 10.—種半導體裝置，包括： 形成有天線的第一結構體； 積體電路，具有半導體層及由該半導體層形成的主動 元件，設於該半導體層之上及之下的絕緣膜將該半導體層 -38- 200816053 夾在其間；以及 形成有被動兀件並具有比該第一結構體高的剛度 二結構體， 其中，該積體電路形成在該第一結構體和該第二 體之間，並具有該天線和該積體電路的連接部。 1 1 ·如申請專利範圍第10項的半導體裝置，其中 一結構體是由塑膠片、塑膠膜、玻璃環氧樹脂、玻璃 紙張、或不織布形成。 12.如申請專利範圍第10項的半導體裝置，其中 二結構體是由陶瓷材料形成。 1 3 ·如申請專利範圍第1 〇項的半導體裝置，其中 動元件包括電容器、電阻器、以及線圈。 1 4 .如申請專利範圍第1 〇項的半導體裝置，其中 動元件是多個介電層和電極交替層疊的電容器。 1 5 · —種半導體裝置，包括： 形成有與讀/寫器電磁耦合的第一線圏的第一結 積體電路，具有半導體層及由該半導體層形成的 元件，設於該半導體層之上及之下的絕緣膜將該半導 夾在其間；以及 形成有被動元件和第二線圈的第二結構體，該第 圈與該線圈天線電磁耦合並與該第一線圈電連接。 1 6 ·如申請專利範圍第1 5項的半導體裝置，其中 一結構體是由塑膠片、塑膠膜、玻璃環氧樹脂、玻璃 的第 結構 該第 板、 該第 該被 該被 構體 主動 體層 二線 該第 板.、 -39- 200816053 紙張、或不織布形成。 17. 如申請專利範圍第15項的半導體裝置，其中該第 二結構體是由陶瓷材料形成。 18. 如申請專利範圍第15項的半導體裝置，其中該被 動元件包括電容器、電阻器、以及線圏。 19. 如申請專利範圍第15項的半導體裝置，其中該被 動元件是多個介電層和電極交替層疊的電容器。 -40-