TW200540774A

TW200540774A - Organic EL pixel circuit

Info

Publication number: TW200540774A
Application number: TW094110695A
Authority: TW
Inventors: Kyoji Ikeda
Original assignee: Sanyo Electric Co
Priority date: 2004-04-12
Filing date: 2005-04-04
Publication date: 2005-12-16
Also published as: KR20060047168A; CN1684558A; CN100593185C; KR100649513B1; US7339562B2; US20050243036A1; TWI297144B

Description

200540774 九、發明說明：一【發明所屬之技術領域】本發明係關於一種斜座。上種對應數據彳§唬以控制供給至有機 EL 7C件之驅動電流的有機EL像素電路。【先前技術】

將屬於自毛光元件之電場發光(Eiectr〇]uminescence : 以下稱EL)元件作為發光元件使用在各像素之此顯示裝置除具有自發光型之優點外，並具有較薄且消耗電力較小

等優點，故正以作為—種取代液晶顯示裝置（LCD)及CRT 等顯示裝置之顯示裝置受到目屬目。机而在將個別控帝J EL元件之薄膜電晶體（tft)等開關元件设置於各像素，且依每像辛批制一甘诼京控制EL兀件之主動矩陣型 (她ve matdx type)EL顯示裝置中，尤能進行高精細的顯示0 … 在此主動矩陣型，、· A且τ Μ示隹丞扳上向列 w 水平）方向延伸有複數條閘極線，並向行（column垂直）方向延伸有複數條數據線及電源線，而各像素係具備 :件、選擇TFT、驅動用TFT及保持電容。藉由線以使選擇TFT導通（⑽），並將數據線上的數據電壓（兩壓視頻㈣eo)信號)充電至保持電容，且以該電壓使驅： TFT導通以使來自電源線的電力流通於有機元件。然而，在此種像素電路中，當配置成矩陣狀的像^ 路之驅動TFT的閾值電壓（thresh〇ld VGhage)不均時，= 即’交成不均，而有顯示品質降低的問題。再者，就構成敫 316946 5 200540774 體顯示面板之像素電路的TFT而言，難以使而難=止其導通切斷（⑽卿）的閾值不均之情形仙方' 疋’希望防止在驅動TFT中閾值成的影響。 J耵$顯不造防止對於加之閾值電_變動< -曰的电路方面，以往已有各種 2〇〇2-51432〇號公報）。平⑼如日本特表路。：二二須要有用以補償間值變動的電加，且開"會有像素電路之元件數增路日士，介奋士且’在追加供補償之用的電題了’、…必須變更用以驅動像素電路之周邊電路的問【發明内容】壓之種能夠有效補償驅動電晶體之閾值電使短通通的狀態下，成與數據電壓及驅動電：：之控制端電壓設定，，不須驅動電晶體之閾值電壓的變動，即;播；壓對應之驅動電流供給至有機將與數據電並且’電位控制雷晶由於發光設定線係被設定光設定線= 壓基本上不會受到、、古翻、甩源之包壓，因此該電呈穩定。於：有^EL元件之電流等的影響而疋即可將驅動電晶體之控制端電壓予以正確 316946 6 200540774 地設定。並且，由於將.驅動電晶體電晶體的特性優異，而電晶體二：：因此以形成。再者，即使將電了猎由非-夕予體之控制端之Η / 擇電晶體與驅動電晶二== 利用與將習知之選擇電晶體直接連 ”通運驅動電晶體的控制端妾連【實施方式】 1王扪數據h唬。 =下根據圖式說明本發明之實施形態。

=I圖為表示實施形態之像素電路之係向垂直方向延伸，且將右數據線DL (數據電歷vslg)供給至像素電路輝二:、數據信號行的像素設置]條，且依序將該像系相對於〗至垂直方向的像素。萎據电尾Vsig供給在此數據線DL係連接有通

極，而該選擇電晶mm 的稍電晶體丁1之汲歧擇电日日肢丁1之源極則係連接於端。選擇電晶體T!的閘極係連接於向水：、- 極線GL。而在此間極線GL則連接 ^ 路之選擇電晶體T1之閘極。万勹之各像素電 ^此閘極線沉係連接通道之電位控之閘極。因此，在選擇電晶體丁〗為制電晶體T2即切斷（0FF)，而選、）蚪，電位控電位控制電晶體丁2即導二電=晶體T1為切斷時，連接於電源線(正電源之源極係與選擇電晶體之源極。另外二接於電容器Cs 屯源線PVdd亦向垂直方 3]6946 7 200540774 向延伸，將電源電覆pv 雷宏哭Γ ΑΑ α仏、，，°至垂直方向的各像素。之閘：二：動？—端係連接於Ρ通道之驅動電晶體Τ4 而駆動€晶體τ 4之源極沒極則連接於1道之控制電晶體T5之源極係連接 ’:動向水平方向延伸之發光設二 =’，源）CV。牛虹的陰極係連接於低電壓的陰極電源（負電路電:ί Τ 3在之Τ:晶體Τ 4之閘極係連接有η通道之短且而該短路電晶體Τ3之源極伟連接於駆動電晶體丁4,而問極則連接於間極線GL。接灰 ^此’在本實_態中’係向垂直方向配 DL、電源線PVdd，且向置男数據、、泉設定線ES。 …方向配置有閘極線GL、發光其次，說明此像素電路之動作。 :第2圖所示’此像素電路係與閘極線之狀態（高（H)位準、低(L)位準）對應， ⑼SCWge)(GL=H 位电

位準 + 同位準）、⑻重設（reset)(GL=H )、（】1】）電位固定（GL=L位準，ES=L位準）、 (v)發光（GL=L位準，A、隹、斤個狀態。換言之，在使數據=寺4個狀態，且重複此4 〇·)進行放ή 數據有效的狀態下， % i (】〇藉由重設（reset) ’決定電容器Cs 定勺在〇·】】)將間極電屡Vg固定，㈣並以與被固笔塵對應之驅動電流使有機E L元件E L發光。 316946 8 200540774 並且，在數據線DL之數據係如圖所示，在（i)放電步驟之前為有效，在（iii)固定步驟之後為無效。因此，從⑴ 放電步驟起至（iii)固定步驟為止係於數據線設定有效的數以下說明個別的狀態。另外，在第3至第6圖中係以虛線表示切斷（OFF)之電晶體。 ⑴放電（GL=H位準，ES=H位準）

首先，在對於數據線DL供給數據電壓Vsig的狀態下，將閘極線GL、發光設定線ES兩方設為Η位準（高位準）。藉此，選擇電晶體Τ1、驅動控制電晶體Τ5、短路電晶體Τ3即導通，而電位控制電晶體Τ2即切斷。因此，如第3圖所示，在電容器Cs之選擇電晶體Τ1側之電壓 Vn=Vsig的狀態下，來自電源線PVdd之電流即經由驅動電晶體T4、驅動控制電晶體T5、有機EL元件EL流通於陰極電源CV，且藉此使保持在驅動電晶體T4之閘極的電荷被汲出。藉此，驅動電晶體T4之閘極電壓Vg即成為預定的低電壓。 (ii)重設（GL=H位準，ES=L位準）從上述放電的狀態，將發光設定線ES變更為L位準 (低位準）。藉此，如第4圖所示，驅動控制電晶體T 5即切斷，被重設為驅動電晶體T4之閘極電壓Vg=VgO=PVdd 一 | Vtp |。在此，該Vtp係為驅動電晶體T4之閾值電壓。亦即，驅動電晶體T4係在源極連接於電源PVdd的狀態下，藉由短路電晶體T3，使閘極汲極間短路，因此該驅動 9 316946 200540774 電晶體T4之閘極電壓係被重設為較電源PVdd僅低驅動電晶體T4之閾值電壓| Vtp |的電壓後被切斷。此時電容器 Cs之選擇電晶體T1侧的電位Vn=Vsig，至於電容器Cs 則對其予以充電I Vsig —（PVdd— | Vtp | ) |之電壓。 (iii) 電位固定（閘極線GL=L位準，ES=L位準）其次，將閘極線GL設為L位準，使選擇電晶體T1、短路電晶體T3切斷（off)，且使電位控制電晶體T2導通 (ο η)。錯此’如弟5圖所不，驅動電晶體T 4之閘極即從汲極被切離。然後，由於電位控制電晶體T2導通，而成為 Vn=PVdd 〇因此，驅重力電晶體T4之閘極電位Vg，係與Vn 的變化對應而位移。另外，在驅動電晶體T4之閘極與源極之間，由於存在有寄生電容Cp，因此閘極電位Vg會受到該寄生電容Cp的影響。 (iv) 發光（GL=L位準，ES=H位準）接著，如第6圖所示，藉由將發光設定線ES設為Η 位準，使驅動控制電晶體Τ5導通，且藉此使來自驅動電晶體Τ4之驅動電流流通於有機EL元件EL。此時的驅動電流雖會成為由驅動電晶體Τ4之閘極電壓所決定之驅動電晶體Τ4的汲極電流，然而此汲極電流與驅動電晶體Τ4 的閾值電壓Vtp將變成無關，而可抑制隨閾值電壓之變動所產生發光量的變動。茲根據第7圖說明此情況。如上所述，（ii)重設後，如圖中〇所示，Vn(=Vsig)係為Vsig(max)至Vsig(min)之間的值，Vg係從PVdd僅減去 10 316946 200540774 驅動電晶體T4之閾值電壓Vtp之電壓VgO。亦即， Vg^VgCNPVdd + Vtp(Vtp < 0)、Vn=Vsig。再者，進入（iii)的電位固定時，Vn係從Vsig變化至 PVdd，因此該變化量△ Vg係考慮Cs、Cp的電容，而表示 ^AVg=PVdd+ Cs(PVdd-Vsig)/(Cs+ Cp) 〇因此，Vn、Vg係如圖中φ所示，為Vn=PVdd，Vg^Vtp + △Vg=PVdd+ Vtp+ Cs(PVdd — Vsig)/(Cs+ Cp)。

在此，由於 Vgs=Vg — PVdd，因此 Vgs=Vtp + Cs(PVdd 一 Vsig)/(Cs+ Cp)。另一方面，汲極電流I係表示成1=(1/2)召（Vgs — Vtp)2，將上式代入，汲極電流I即以下式表示。 1=(1/2)/9 {Vtp+ Cs(PVdd-Vsig)/(Cs+ Cp)-Vtp}2 =(1/2)0 {Cs(PVdd-Vsig)/(Cs+Cp)}2 =(1/2)/5 «(Vsig- PVdd)2 在此’ CK^jCs/^Cs+Cp)}2’万係為驅動電晶體T4放鲁大率，且 /3 二 // ε Gw/Gl， //係為載子的移動度，ε為介電常數，Gw為閘極寬度，G1為閘極長度。如此，在没極電流I的式中，不包括Vtp，而與Vsig 一 PVdd的2乘方成比例。因此，可排除驅動電晶體T4之閾值電壓之不均的影響，而達成與數據電壓Vsig對應的發光。在上述說明中，僅說明關於1像素的動作。實際上，顯示面板係將像素配置成矩陣狀，且供給數據電壓Vsig 1] 316946 200540774 以使各有機EL元件發光，其中該數該箄夂偾丢#广成數據VS1g係與關於 »亥寻各像素對應之輝度信號對應顯示面板传設有太皁„ μ千* 女弟8圖所不，极知》又有水千開關電路HSR與垂直 VSR，藉由該等電路之輪电路 A㈣土… 控制數據線DL、開極線GL、〆、他赉光设定線ES等狀能。尤盆斜士 ,.,, 狀心尤其對於水平方向的各像辛， t π 八對應，而該閘極線係藉由垂直開關電路VSR而一個一坫价广、土門心^ 依序活性化。接著，在1條閘極線GL活性化的}水平期間，仏而將數據電壓依照點順序供 ^關电路職盔肱叙斤仏、，，口至所有的數據線DL，且此為將數據寫入i水平線分之像 1此路中即會有與寫入到】垂直期、 “ ’在各像素電光。 / 4後之數據電壓對應的發其次，根據第9圖說明蚪认Ί , 數據的順序。m胁1水平線内之各像素寫入首先’在用以表示1皮信號職^位準之後^期間之開始的致能㈣義）入撕女A 依照點順序將數據電>1 Vsis窝入所有的數據線DL。亦即， g舄稭由設定電塵信號，以使該數合寻，沉。於是，藉由《1保持於數據線依序對應的數據線DL，而將數2 M Vslg設定於數據線1DL·。數據-电壓VS1g設定於所有的然後’在該數據的設定处位準，並將開極線GL設為：=:，將一^ 上述1水平方向的各像素進乍、生化，且針對動作，以進行各像素的數據 316946 12 200540774 寫入、發光。入數m d/1"依序將通常的視頻信號（數據電壓Vsig)寫二二將：信號設定於像素電路而使其發光。’ 处接者、根據弟10圖說明另一方式。在此例中月b線ENB為L位準的期 ’、 J間將發光設定線ES設為L办進且在致能線ENB升起至H1 ★ 马位旱，準（活性彳D ^準打將閘極線GL·設為H位攄線DL。Μ , 序數據電麼㈣設定於數、、、一將數據電壓VsiS設定於所有的數攄岭 DL·時，將發光設定線百〇數據、、泉日/夕4肱於丨 Se又為向位準，以進行上述的放電， :在之她光設定線Es恢復成與致能線ENB的下降同牛卜』千㈣線GL係 A L枋iEP目丨吵设成L位準，而在致能線ΕΝβ 為L位準訏則將致能線分俶V、+、々Μ n U设马Η位準。猎此，以進订〃上述之例同樣的動作。接著說明各種變形例。 (Α)變形例i 弟1 1圖為表干妈i y 、監 y、、交形例1的構成。在此變形例1中係將選擇電日日體T1、柄敗φ曰碰電日日脰T3設為p通道，且將電位控制黾曰日體T2設為、$、爸 m 、马n通道。在此種構成中，藉由將閘極線 GL之Η位準、τ 仏、、杜 — 位準設成與上述實施形態相反，而使盥貫施形態同樣的動作為可能。 /、在此义^例1中的閘極線GL、與發光設定線ES之控制對應之選擇電s雕〜妓日日肢T1、驅動控制電晶體Τ5之導通與切 M1 (011，off)，如第 1 9 同 w ^ , 乐12圖所不，係與上述的第2圖所示者相同。 β仰 316946 ]3 200540774 (B)變形例2 第1 3圖為表示變形例2之構成。在此變形例2中，相較於實施形態的像素電路，係設有專用的控制線CS作為控制電位控制電晶體T2之用。因此，可藉由控制線CS而獨立控制電位控制電晶體T2。於是，如第14圖所示，可藉由控制線CS，於選擇電晶體T1導通之前，使電位控制電晶體T2切斷，且於選擇電晶體T1切斷之後，與驅動控

制電晶體T5 —同使電位控制電晶體T2導通。依據此種構成，水平方向的線雖將增加，然而可於最適當的時序使電位控制電晶體T2導通切斷。亦即，可確實將短路電晶體T3與電位控制電晶體T2之同時導通的期間予以消除，且可予以正確的固定閘極電位，而使修正精確度提昇。另外，第15圖係相對於第13圖將電位控制電晶體T2 設為η通道之例，第16圖係將選擇電晶體T1、短路電晶體Τ3設為ρ通道，將電位控制電晶體Τ2設為η通道之例，第17圖係將選擇電晶體Τ1、短路電晶體Τ3、電位控制電晶體Τ2均設為ρ通道之例。 (C)變形例3 第18圖為另一變形例，係將選擇電晶體Τ1、電位控制電晶體Τ2連接於閘極線GL，且設置專用的設定線 RST，並將此設定線RST連接於短路電晶體Τ3。在此構成中，如第19圖所示，係可藉由設定線RST，在選擇電晶體Τ1的切斷及驅動控制電晶體Τ5的導通之前，先使短路 14 316946 200540774 電晶體T3切斷。因此，可與變形例2同樣，將電位控制電晶體Τ2、短路電晶體Τ3之同時導通期間予以消除。藉由此種構成，配置於閘極線GL附近的電晶體，只要選擇電晶體Τ1、電位控制電晶體Τ2兩個即可5而電晶體在像素電路中的佈 - 局（layout)即變得容易。然而，此時選擇電晶體Τ1、短路 • 電晶體T 3的切斷時序將偏移’而有可能於此時在V g產生 |雜訊。 (D)變形例4 第20圖為又一變形例。在此例中，係將選擇電晶體 T1、電位控制電晶體T2連接於閘極線GL，且將短路電晶體T3、驅動控制電晶體T5連接於發光設定線ES。在此例中，係如第21圖所示，從發光狀態起，閘極線GL成為Η 位準，電位控制電晶體Τ2成為切斷，選擇電晶體Τ1成為導通，而將數據電壓Vsig供給至電容器Cs的一端。此際 %短路電晶體T3即切斷，而驅動控制電晶體T5成呈導通。接下來，發光設定線ES成為L位準，短路電晶體T3成為導通，驅動控制電晶體T5成為切斷。直到之前瞬間電流均流動於有機EL元件EL，而驅動電晶體T4之汲極成為較低的電壓，藉由短路電晶體T3導通，而進行於Vg設定成PVdd+Vtp的值的重設。之後，發光設定線ES即成為 Η位準，而於短路電晶體T3切斷，驅動控制電晶體T5導通的階段，閘極線GL即成為Η位準，進行電位的固定及發光。 15 316946 200540774

依據此變形例4，藉由在閉極線GL的附近配置選擇電晶體T卜電位控制電晶體T2，且於發光設定線ES的附近配置短路電晶體T3、驅動控制電晶體T5，配線的繞線即變得非常容易。因此，像素電路的佈局即變得容易。然而，由於選擇電晶體T1與短路電晶體T3的時序偏移，因此亦有雜訊容易隨之產生的缺點。再者，由於無法設置如其他構成例的放電步驟，因此亦會有無法充分進行關於驅動電晶體T4之閘極的電荷的釋放。 (E)變形例5 第22圖為又一變形例。在此例中，係將電位控制電晶體T2連接於發光設定線ES而非電源PVdd。亦即，在上述實施形態中，雖係藉由電位控制電晶體T2將電容Cs的選擇電晶體T1側與電源PVdd作連接，然而在此例中則是將電容Cs的選擇電晶體T1側連接於發光設定線ES。此發光設定線ES係於L位準之際設定為VVBB，且於Η位準之際設定為PVdd。於是，在此電路中，亦可獲得與上述電路同樣的動作。另外，為了達成上述的動作，由電位控制電晶體T2所連接之電容Cs的選擇電晶體T1側的對象，並不以電源PVdd為限。亦即，針對驅動電晶體T4，只要可獲得適當的位移量，亦可為其他電壓的電源。以下說明此變形例5的各狀態。 ⑴放電（GL=H，ES=H) 首先，在對於數據線DL供給數據電壓Vsig的狀態下，將閘極線GL、發光設定線ES兩方設為Η位準（高位 ]6 316946 200540774

準）。藉此，選擇電晶體ΤΙ、驅動控制電晶體Τ5、短路電晶體Τ3即導通’而電位控制電晶體Τ2即切斷。因此’如第23圖所示，在電容器Cs之選擇電晶體Τ1側之電壓 Vn=Vsig的狀態下，來自電源線PVdd之電流即經由驅動電晶體T4、驅動控制電晶體T5、有機EL元件EL流通至陰極電源C V 5且错此使保持在驅動電晶體T 4之閘極的電荷被汲出。藉此，驅動電晶體T4之閘極電壓Vg即成為預定的低電壓。 (ii)重設（reset)(GL=H，ES=L) 從上述放電的狀態，將發光設定線ES變更為L位準 (低位準）。藉此，如第24圖所示，驅動控制電晶體T5即切斷，被重設為驅動電晶體T4之閘極電壓Vg=VgO=PVdd 一 I Vtp |。在此，該Vtp係為驅動電晶體T4之閾值電壓。亦即，驅動電晶體T4係在源極連接於電源PVdd的狀態下，藉由短路電晶體T3，使閘極汲極間短路，因此該驅動 %電晶體T4之閘極電壓被重設為較電源PVdd僅低驅動電晶體T4之閾值電壓| Vtp |之電壓後被切斷。此時電容器Cs 之選擇電晶體T1側的電位Vn=Vsig，至於電容器Cs則對其予以充電I Vsig —（PVdd — | Vtp | ) |之電壓。 (iii)電位固定（GL=L，ES=L) 其次，將閘極線GL設為L位準，使選擇電晶體ΤΙ、短路電晶體Τ3切斷（不導通），且使電位控制電晶體Τ2導通。此時，發光設定線ES的電壓為L位準，係設定成與閘極線GL之L位準之電壓VVBB相同的電壓。因此，Vsig 316946 200540774 > Vn> VVBB，如果選擇電晶體T1未成為切斷（不導通），則電位控制電晶體T2不會導通。如此，在選擇電晶體T1 切斷之後，由於電位控制電晶體T2導通，因此充電至電容器Cs之電壓即被維持，.而數據電壓不會被破壞。然後，藉由選擇電晶體T1切斷，電位控制電晶體T2 導通，如第25圖所示，驅動電晶體T4的閘極即從汲極被切離，且藉由一方電位控制電晶體T2導通，Vn即成為發

光設定線 ES=VVBB+ | VtpT2 |。 (iv)發光（GL=L，ES=H) 其次，如第2 6圖所示，藉由將發光設定線E S設為Η 位準，使驅動控制電晶體Τ 5導通。而且，藉由將發光設定線E S的電位設定為Ρ V d d ^驅動電晶體Τ 4的問極電位即僅位移PVdd—VVBB+ | VtpT2 |。另外，此時的電壓位移量會受到驅動電晶體T4的閘極電容Cp的影響。如此，電壓即位移，且由於驅動控制電晶體T5導通而使來自驅動電晶體T4的驅動電流流動於有機EL元件 EL。此時的驅動電流雖會成為由驅動電晶體T4之閘極電壓所決定之驅動電晶體T4的汲極電流，然而此汲極電流與驅動電晶體T4的閾值電壓Vtp將變成無關，而可抑制隨閾值電壓之變動所產生發光量的變動。並且，電位控制電晶體T2之汲極係連接於發光設定線ES。此發光設定線ES雖係於Η位準之際設定為電源電壓PVdd，然而此發光設定線ES係與用以將電流供給至有機EL元件EL之電源供給線PVdd各自獨立地接收電源電 18 316946 200540774 壓PVdd的供給。因此，由於各像素之有機EL元件EL的驅動電流，而使發光設定線ES的電壓幾乎不會變動。因此，可防止經由電位控制電晶體T2供給至電容器Cs之一端之位移用的電壓變動而使顯示被擾亂之情況。

例如，電壓位移量△ Vg如後述所示，係表示成△ Vg=CS(Vsig — PVdd)/(Cs+Cp)，包括有 PVdd。因此，當 PVdd變動時，△ Vg雖變化，然而在本實施形態中會使該變化受到抑制。尤其在像素數增加時，該PVdd的變化，雖會成為串音（crosstalk)或輝度斜率產生的原因，然而依據本實施形態，可抑制對於該等顯示所造成的影響。 (F) 變形例6 第27圖為表示變形例6的構成。此例基本上雖與變形例5相同，然而係將選擇電晶體T1、短路電晶體T3設為 p通道，且將電位控制電晶體T2設為η通道。在此種構成中，係藉由將閘極線GL之Η、L設成與上述變形例5相反，而使與實施形態同樣的動作為可能。

(G) 第28圖為表示變形例7的構成。在此變形例7中，係將電容設定線CS連接於電位控制電晶體Τ2的閘極。再者，在此例中，係將電位控制電晶體Τ2設為η通道電晶體。如此，具有作為導通切斷電位控制電晶體Τ2之用之專用線的電容設定線CS。然後，如第29圖所示，將該電容設定線CS設為Η位準=VVDD、L位準=VVBB。可防止電壓Vn位準之一度下降。亦即在第22圖等的實施形態中，由於閘極線GL與電容設定線CS為共用，發光線ES 19 316946 200540774 非以L位準之時序閉合（close)閘極線GL不可，而電壓Vn 則依 Vsig-> VVBB+ | VtpT2 | — PVDD 之方式變化。在變形例7中，由於可將閘極線GL與電容設定線CS 與發光線ES之時序個別設定，如第29圖所示，若在發光線ES成為Η位準後使電容設定線CS導通，電壓Vn不會一度下降而直接變化成PVDD，可進行更穩定之動作。

另外，在上述實施形態中，各種的電壓最好設定成如下所示。亦即可將電源線PVdd設定為P Vdd，發光設定線 ES設定為Η位準=PVdd，L位準=VVBB，閘極線GL設定為Η位準=VVDD，L位準=VVBB，電容設定線Cs設定為 Η位準=VVDD，L位準=VVBB，陰極電源CV=CV， PVdd=8V，VVDD=10V，VVBB=-2V、CV—2V 程度。 (H)變形例8 在此變形例8中，如第30圖所示，係採用η通道電晶體作為驅動電晶體Τ4。再者，此驅動電晶體Τ4之源極係 |連接於有機EL元件EL的陽極，而汲極則連接於η通道之驅動控制電晶體Τ5之源極，該驅動控制電晶體Τ5之汲極係連接於電源PVdd。並且，與閘極線GL同樣設有向水平方向延伸之電容設定線CS，而於該電容設定線CS係連接有η通道之電位控制電晶體Τ2。另外，其他構成基本上係與第1圖的電路相同。其次說明該像素電路的動作。如第3 1圖所示，此像素電路（包括數據線DL)，係在1 20 316946 200540774 ，平j門鉍閘極線GL、發光設定線ES、電容設定線CS ‘之狀態（H、L)對應’具有⑴數據設定（GL=H，ES=L，CS = L)、 (11)預充電（GL=H，ES=H，CS=L)、（ill)重設（GL=H，ES=L， L) (IV)电位固定（GL=L，ES=L，CS=L)、（v)發光（GL=L， ES—H ’ CS=H)等5個狀態，且重複此5個狀態。亚且，在數據線DL之數據係如圖所示，在選擇寫入對象之線的階段中依序將數據設定於該水平線之各行的數馨:、線DL，亦~，係依照每一像素的點順序而將數據對數線DL作輸出。再者，在將數據設定於所有的數據線DL 之後，即將該數據（數據電壓）取入各像素電路。以下說明寫入的動作。 ⑴數據設定（GL=H，ES=L，CS=L) 、、先°又疋叙光设定線位準，將來自電源線pvdd 1包流遮斷，同時設定電容設定線cs=l位準，以降低選 $晶體丁1與電容以之連接點的電壓。然後，在此狀態 7將閘極線GL設為η位準，依序將與數據線DL對應之 :像“勺數據電壓予以設定。因此，將數據線π設定數 *之電[%加於電容cs。另外，對於 d 順序將數據電壓對於數撼绩m… 、數據線D]L作故疋，然而各數據線DL· 不連接有電容，而使暫時被施加的數據電Μ被保持。 (Η)預充電（gl=H，ES=H，CS=L) —在結束對於各數據線DL的數據設定之後，將發光設 2'表^叹為H位準。藉此，由於驅動電晶體T4的沒極連接於電源線PVdd，且短路電晶體丁3成為導通，因此驅動 316946 200540774 電晶體T4的閘極即被充電到電源電位PVdd。 (ill)重設（GL二 Η，ES=L，CS 二 L)

之後，將發光設定線ES恢復為L位準，且將驅動電晶體T4從電源PVdd予以切離。藉此，驅動電晶體T4的閘極電位即從該源極電位下降到僅施加有閾值電壓Vtn之補償（offset)的電位。另一方面，由於成為有機EL元件EL 的閣值電壓Ve’因此成為驅動電晶體T 4的閘極電壓V g=V e + Vtn。而且，此時的電容器Cs的數據線DL側即成為數據線D L之數據電壓V s i g。 (iv) 電位固定（GL=L，ES=L，CS=L) 接著，將閘極線GL設定為L位準，且使選擇電晶體 T1、短路電晶體T3切斷。藉此，如第32圖所示，即固定為驅動電晶體T4之閘極電壓Vg=Ve + Vtn。此時，電容器 Cs之相反側的電壓係為Vsig，至於電容器CS，則對其進行充電 Vsig—Vg^Vsig—(Ve+Vtn)的電壓。 (v) 發光（GL=L，ES=H，CS=H)

在電位被固定之後，將發光設定線ES及電容設定線 CS設為Η位準。藉此，如第30圖所示，電容器Cs的選擇電晶體T1侧之電壓即成為PVdd，因此驅動電晶體T4 的閘極電壓Vg=PVdd—Vsig+Ve+Vtn。然後，由於驅動控制電晶體T 5亦成為導通’因此驅動電晶體T 4即使與該閘極源極間電壓Vgs對應的電流流通，且將該電流供給至有機E L兀件E L。在此’驅動電晶體T 4之源極電位V s二V e + I · R。在此，I係流動於有機EL元件EL之電流值，R 22 316946 200540774

係有機EL元件EL 閉極源極間電-V.s —V v因此，驅動電晶體丁4之有親元件、甬—VSlg+Vtn— 得極小。再者，二:曰：:的有機層變薄，而使其變州gs-V㈣所決定二“的沒極電流1係由卜⑽) 汽P卩τ收t 、口此不須驅動電晶體T4的閾值電二另電壓㈣對應之電流流通至驅動電晶體〇w.〇寬度，-係閉極長1度’而ε係介電常數’。w係閘極己’、驅動包晶體T4之閘極數據電壓Vslg& Ρν州、、土… 』宅土 Vgs如根據將壓vsig可利用與直接供給=、^而決定:此’數據電數據電壓vsig相同者。：迢之驅動電晶體之間極的電路作成與習知相同的構成。動數據、，泉DL之接著，根據第34圖說”於4 數據的順序。口 1豕東禺入的L之、：.乂表不1水平期間之開始的致能信號ENB 勺L之後’依戶?、點順序將沉。亦即，數_ m S㈣“所有的數據線 0. A L係連接有電容等，藉由設定電壓俨號’以使該數據電壓Vsig保持於數據線d : ::關於各行像素之數據電厂"sig設定對二線DL，而將數壚雨颅ν · 7 m 、/而將數據书昼Vsig設定於所有的數據線队。

然後，在結束該數據的設定的階段，將發S設定線E S 316946 200540774 设為Η位準進行預奋命 “位準以進行=

位準，固定像素電路内之電容器：1極二'W復為L 後藉由將電容設定線CS設1 S、充電電壓’並於之的間極位移，以於嗲水平轉；準而使驅動電晶體丁4 “ X切的所㈣料進彳亍發光。如此，即可依序將通常的視頻入數據線DL，且將兮仁啼、。儿（數據电壓Vsig)寫尤其如第30圖所^ ^於像素電路而使其發光。 (薄膜電晶體·· TFT)全、使用於像素電路之電晶體 ~王邛设為η通道雷曰雕、χ、，之特性係較Ρ通道電晶體優異。*，曰曰這電晶體動層設為非晶矽，亦口此曰即使將電晶體之主即可不須予以多日> 1 衣疋，關於主動層方面，二1以少日日矽化之處理而改善良率。亚且，即使在選擇電晶體τ 之間插入雷究哭r ^ ，、1勡包日日體T4之閘極連接於p通、首叙Μ$利用與將習知之選擇電晶體直接號ρ⑭^動電晶體之控制端時相同極性的數據信 (I)變形例9 第3 5圖為表示變形例9 中，電位控制電曰麵少 '丁、电路之構成，在此例

Es. . ^ 日日肢之一端（汲極）係連接於發光讯宏衅 E而非電源線PVdd。依據此構線例相同的作用。而且又n 1圖之〜dd，,然而發光設定崎ρς //原而言雖係連接於相同的尤口又疋、、泉ES係與電源時ρν 相較於對於有機EL元件EL 為個別的線，會有電屢變動，而可满1/ 供給之電源線pvdd，不而可後传穩定的動作。亦即， 316946 24 200540774 電位控制電晶體T2之電壓Vn之際， PVdd之電壓降之影響的情況。冒有叉到電源線【圖式簡單說明】 f;圖為表示實施形態之像素電路之構成圖。弟圖為說明動作之條圖。第3圖為說明放電（discharge)步驟之圖。第4圖為說明重設（reset)步驟之圖。

第5圖為說明電位固定步驟之圖。第6圖為說明發光步驟之圖。第7 的ί!史態圖圖為說明自重設起在電位固定步驟中之電位變化第8圖為表示面板的整體構成圖。第9圖為表示數據設定之時序例圖。弟1 〇圖為表示數據設置之另一時序例圖。第11圖為說明變形例1之構成圖。第12圖為表示變形例1之驅動狀態圖。第13圖為說明變形例2之構成圖。第14圖為表示變形例2之驅動狀態圖。第1 5圖為表示變形例2之另一構成圖。第16圖為表示變形例2之又一構成圖。第17圖為表示變形例2之再一構成圖。第〗8圖為表示實施例3之構成圖。第1 9圖為表示變形例3之驅動狀態圖。第2〇圖為表示變形例4之構成圖。 316946 200540774 第2 1圖為表示變形例4之驅動狀態圖。第22圖為表示實施例5之像素電路之構成圖。第23圖為說明變形例5之放電步驟圖。第24圖為說明變形例5之重設步驟圖。第25圖為說明變形例5之電位固定步驟圖。第26圖為說明變形例5之發光步驟圖。第27圖為說明變形例6之構成圖。

第28圖為表示變形例7之像素電路之構成圖。第29圖為說明變形例7之動作條圖。第30圖為表示變形例8之像素電路之構成圖。第31圖為說明變形例8之動作條圖。第32圖為說明變形例8之數據的寫入圖。第33圖為說明變形例8在發光時的圖。第34圖為表示變形例8之數據設定之時序例圖。第35圖為表示變形例9之像素電路之構成圖。【主要元件符號說明】

Cp 寄生電容 Cs 電容器 CS 控制線、電容設定線 CV 陰極電源（負電源） DL 數據線 EL 有機EL元件 ENB 致能（enable)信號 ES 發光設定線 GL 閘極線 G1 閘極長度 Gw 閘極寬度 HSR 水平開關電路 PVdd 電源線（正電源）、電源電壓、電源電位 26 316946 200540774

RST 重設線 Τ1 選擇電晶體 T2 電位控制電晶體 Τ3 短路電晶體 T4 驅動電晶體 Τ5 驅動控制電晶體 TFT 薄膜電晶體 Ve 閾值電壓 Vg 閘極電壓、閘極電位 Vgs 閘極源極間電壓 Vn 選擇電晶體 T1 侧之電壓 VSR 垂直開關電路 Vs 源極電位 Vsig 數據電壓 Vtn 閾值電壓 Vtp 閾值電壓 β 載子的移動度 ε 介電常數

27 316946

Claims

200540774 十、申清專利範圍： ].-種用於有機EL面板之像素電路，係. 將與控制端之電位對應之驅 =、· 元件之驅動電晶體；毛奴ί'釔至有機E]L =配置於預定之電源與前述有機E 體；刀辦（时，之驅動控制電晶體連接之用以控制是否使前述驅動電晶短路電晶體； i匈一述:是否將來自數據線之數據信號供給至前、驅動电日日體之控制端之選擇電晶體；插入配置於該選擇電制端之間的電容；以及 …返驅動電晶體之控使5玄電容之前述選擇電晶之間的連接予u道、s々+赵 /、刖述預疋之電源 2如"專利〜（。n'〇f〇之電位控制電晶體。 .甲°月專利乾圍第1項之用於有機FT而也々你t 路，其中，成EL面板之像素電前=動電晶體係將2個被控制端之—端連接於正二二二端則連接於前述驅動控制電晶體。 3.如申蜎專利範圍第2項之路，其中，、頁械EL面板之像素電位控制電晶體錢前述電容之前述選擇電 4二述正電源之間的連接予以導通或切斷。 •專利範圍第2項之用於有機EL面板之像素電 3]6946 28 200540774 路，其中，力述驅動電晶體係為P通道電晶體。如申請專利範圍第丨項路，其中，之用於有機EL面板之像素電、’、’、驅動笔晶體係將2個被控制之一述驅動控制電s曰麵而技里山生而建接方；別兒日日肢，而將另一為連接於前述有機E]L元電路，其 =申請專利範圍第5項之有機虹面板之中，日卿^電Γ㈣^體係使前述電容之前述選擇電 7::= 電源之間的連接予以導通或切斷。 • σ申明專利範圍第5項之用於有機E 路，其中，、啕钺面板之像素電珂述驅動電晶體係為η通道電晶體。 8·如中請專利範圍第]項之路，其中，、 '有機EL面板之像素電制連接於前述選擇電晶體之控制端，且用以控制剛逑選擇電晶體之導通切斷之控制線，且1::上：線亦連接有前述短路電晶體之控制端，並斷月。边廷擇笔晶體與前述短路電晶體係同時導通或切 9·ΠΓ範圍第1項之用於有機el面板之像素電路，其中，係具有連接於前述選擇電晶體用㈣ 316946 29 200540774 制前述選擇電晶體之導通或切斷之控制線，而邊控制線亦連接有前述電位控制電晶體之控制端/並且前述選擇電晶體與前述電位控制電晶體係在— 方導通時另一方即切斷。 1〇·如申明專利範圍帛1項之用於有機EL面板之像辛電 • 路，其中，兒 . 一係具有連接於前述選擇電晶體之控制端，且用以控制W述選擇電晶體之導通或切斷之控制線，而4控制線亦連接有前述短路電晶體及前述電位控制電晶體之控制端， ,且別述逛擇電晶體與前述短路電晶體係同時導 =二前述選擇電晶體與前述電位控制電晶體係在方V通時另一方即切斷。 11 ·種有機EL面板之像素電路之驅動方法，其中，前述像素電路係包括·· 將與控制端之電位對瘅動電流供給至有機EL 凡件之驅動電晶體；插入配置於預定之電源與前述有機豇元件之間，且使前述驅動電流導通切斷之驅動控制電晶體；用以控制是否使前述驅動電晶 ~ 短路電晶體； …為二極體連接之用以控制是否將來自數據線之數 _ 迷驅動電晶體之控制端之選擇電晶體；°〜至月’J 插入配置於該選擇電晶體與前^驅動電晶體之控 316946 30 200540774 制端之間的電容；以及使該電容之前述選擇電晶體側與前述預定之電源之間的連接導通切斷之電位控制電晶體，前述驅動方法係具有：

使選擇電晶體及短路電晶體導通，並使電位控制電晶體切斷，同時在將前述電容之選擇電晶體側之電壓設為數據信號之電壓的狀態下，相對於驅動電晶體之被控制端之一方的電壓，將驅動電晶體之控制端電壓設定成差異有相當於驅動電晶體之閾值電壓的電壓之重設步驟；以及使選擇電晶體、短路電晶體切斷’並使電位控制電晶體導通，以將驅動電晶體之控制端電壓設定成數據信號之電壓以及與驅動電晶體之閾值電壓對應的電壓，且使驅動控制電晶體導通，以使來自驅動電晶體之驅動電流流通於有機EL元件之發光步驟。 | 12·如申請專利範圍第11項之有機EL面板之像素電路之驅動方法，其中，作為前述重設步驟之前步驟，係將前述選擇電晶體及短路電晶體設為導通’電位控制電晶體設為切斷’前述驅動電晶體設為導通，以使前述驅動電晶體之控制端的電何釋出之放電步驟。 13.如申請專利範圍第1項之用於有機EL面板之像素電路，其中，前述驅動控制電晶體係藉由發光設定線控制導通 316946 200540774 切斷，前述電位控制電晶體係使前述電容之前述選擇電晶體侧與前述發光設定線之間的連接導通或切斷。 14. 如申請專利範圍第13項之用於有機EL面板之像素電路，其中，係具有：連接於前述選擇電晶體之控制端，且用以控制前述選擇電晶體之導通切斷之控制線，

在此控制線亦連接有前述電位控制電晶體之控制端，並且前述選擇電晶體與前述電位控制電晶體係互補式地導通或切斷。 15. 如申請專利範圍第14項之用於有機EL面板之像素電路’其中’ 前述控制線亦連接有前述短路電晶體之控制端’並且前述選擇電晶體與前述短路電晶體係同時導通切斷。 16·如申請專利範圍第13項之用於有機EL面板之像素電 % 路，其中，係具有：連接於前述選擇電晶體之控制端，且用以控制前述選擇電晶體之導通切斷的控制線，前述發光設定線係在藉由前述控制線使選擇電晶體導通之後，設定成使發光控制電晶體切斷之電壓，並在藉由前述控制線使選擇電晶體切斷之後，設定成使驅動控制電晶體導通之電壓。 32 316946