TWI455105B - 顯示面板 - Google Patents

Description

顯示面板

本發明是有關於一種顯示面板，且特別是具觸控功能之顯示面板。

隨著觸控技術與顯示技術的整合，在面板上提供內嵌式(in-cell)觸控感測的應用也日益普及。請參照第1A圖，其繪示在面板上以內嵌方式提供觸控感測功能之示意圖。此圖式說明如何在既有的顯示面板技術上，搭配觸控感測電路而判斷各像素是否產生觸控操作的作法。

面板上提供了複數個縱向的資料排線(Data line，簡稱為DL)與複數條橫向的選取排線/閘線(Gate Line，簡稱為GL)。資料排線DL係用以提供畫面顯示之資料，而閘線則是以循序掃描的方式，驅動各列上的像素。

就顯示技術的部份，面板上的每一個個別的彩色像素係藉由三種顏色(紅色R、綠色G、藍色B)的子像素來產生，這些子像素因應數據線(data line)的資料以及選取電極的時脈而顯示相對應的色光。這部份的作法與一般的顯示技術大致相同，此處不予詳述。

就觸控感測的作法而言，面板針對每一列的像素均提供了觸控感測電路101。每一個觸控感測電路101均電連接於相對應的閘線GL、感測線(Sense Line，簡稱為SL)與輸入電壓VDD(位準電壓)上。各個閘線將依序輪流被掃描，此時在該閘線上的電晶體將因此而驅動。

當讀取電路102透過感測線SL讀取由觸控感測電路101傳送的資訊時，便可以根據感測線SL所反應的電性變化來判斷是否產生觸控。例如：在觸控產生時，感測線SL的電壓將會與未被觸碰時的電壓有差異。

讀取電路102將感測線SL的電壓變化傳送至類比數位轉換器(未繪式)後，再透過相關的控制器(未繪式)與軟體來辨別觸控操作的類型、提供對應的游標操作等。

請參見第1B圖，其係具觸控功能之面板循序掃描各閘線並感測觸控是否發生之示意圖。由於每一個觸控感測電路101均搭配相對應的閘線GL使用，因此，面板上掃描各個閘線GL的頻率便與觸控感測電路101讀取的頻率相當，例如，兩者均為60Hz。

根據第1B圖可以看出，無論是用來致能閘線的重置信號(reset)，或是讀取電路102讀取閘線時，閘線GL[n]接受信號的時點均先於閘線GL[n+1]。若是讀取電路102在對各閘線進行讀取的過程中，在閘線GL[n]所對應的位置產生觸控操作，觸控感測電路101中的感測電壓Vdet將發生改變。例如：未發生觸控時，感測電壓Vdet的電壓將高於發生觸控時的電壓。

面板在使用過程中，各個像素內的電晶體之閘極電壓可能會發生變動，隨著壽命的增加，電晶體的閘極電壓變化可能是變大，也可能是變小，而這些變化都將連帶使得流經電晶體的導通電流發生變動。

當閘極電壓VG上升時，將連帶使電晶體的臨界電壓Vth上升，進而使導通電流的電流值下降；當閘極電壓VG下降時，將連帶使電晶體的臨界電壓Vth跟著下降，進而使導通電流Iro的電流值上升。換言之，隨著長時間的電路操作，電晶體的臨界電壓容易產生變異，讓觸控感測電路的感測效果減弱。

目前市場上主要的薄膜電晶體液晶顯示器(liquid crystal display，簡稱為LCD)技術包含非晶矽(amorphous silicon，簡稱為a-Si)薄膜電晶體液晶顯示器，以及低溫多晶矽(lower temperature poly-crystal silicon，簡稱為LTPS)薄膜電晶體液晶顯示器兩類。

其中，a-Si類型之薄膜電晶體液晶顯示器具有產能大、生產製程較短、成本也較低等特性；而LTPS類型之薄膜電晶體液晶顯示器則具有面板效能較佳、解析度精細等優勢。採用這兩種技術類型的面板在提供觸控感測功能時，都具有前述臨界電壓會影響導通電流的問題。因此，如何改善電晶體的臨界電壓變異情形，並延長電晶體的使用壽命是一個相當受到關切的問題。

本發明之一方面係為一種顯示面板，包含：至少具有一觸控感測像素，包含：一第一閘線；一感測線；一觸控感測單元，電連接於該第一閘線與一接地電壓之間；一第一電晶體，電連接於該觸控感測單元與該感測線；以及一修正電路，電連接於該第一電晶體，根據一參考電壓與一臨界電壓來提供一修正偏壓至該第一電晶體閘極；以及一讀取電路，電連接於該感測線，其係因應該感測線之電流變化而輸出一觸控讀取信號。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

根據前述說明可以得知，無論是非晶矽TFT LCD，或是低溫多晶矽TFT LCD，在提供內嵌式觸控感測功能時，均面臨TFT的臨界電壓產生變異，並影響導通電流的現象。

請參見第2A圖，其係根據本發明構想，在觸控感測像素中提供修正電路之示意圖。觸控感測像素20包含：閘線GL[n]、設置於閘線GL[n]與接地電壓間的參考電容Cref與液晶電容Clc，電連接於感測線SL與輸入電壓的薄膜電晶體(thin film transistor，簡稱為TFT)TFT1，以及電連接於電晶體TFT1的修正電路201。以下先說明電晶體TFT1的操作，接著將說明修正電路201的用途。

閘線GL[n]透過參考電容Cref與液晶電容Clc連接至低電位Vcom，其中參考電容Cref的電容量維持固定，而液晶電容Clc會因應觸控而產生電壓變化。

簡單來說，感測節點Sdec上的感測電壓Vdet可以根據參考電容Cref與液晶電容Clc的分電壓效應計算得出。若液晶電容Clc在未發生觸控操作時，液晶電容Clc的原始電容值為Clc1、發生觸控操作時，液晶電容Clc的觸控電容值為Clc2，則感測電壓Vdet的電壓值為：

未發生觸控操作時的感測電壓V det1=×ΔV

發生觸控操作時的感測電壓V det2=×ΔV

由於原始電容值較觸控電容值小(Clc1<Clc2)，因此，當觸控操作使液晶電容Clc的電容值上升時，也同時使感測電壓Vdet下降。

讀取電路包含積分器與類比數位轉換器，其中積分器係由放大器與電容所組成。放大器的負向輸入端連接至感測線SL，因此，電晶體TFT1的導通電流Iro可以透過積分器來讀出，並提供給後續的類比數位轉換器使用。

當閘線GL[n]被掃描時，參考電容Cref的電壓值也會被耦合至電晶體TFT1的閘極，此時，若因為觸控操作而使液晶電容Clc的電荷量發生改變時，將連帶的影響感測電壓Vdet。再者，由於感測節點Sdet連接至電晶體TFT1的閘極，因此，電晶體TFT1的導通電流Iro也將連帶改變。

換言之，當使用者進行觸控操作時，感測電壓Vdet將發生改變，並影響電晶體TFT1的導通電流Iro，而導通電流Iro的變化將進一步被傳送至讀取電路。

在觸控面板中，電晶體TFT1係操作在飽和區與線性區。而電晶體TFT1在這兩個操作區間時的導通電流公式分別如下。

飽和區：ID =K 1(VGS -VTH )² 　(式1)

線性區：ID =K 1[2(VGS -VTH )×VDS -VDS ² ]　(式2)

根據前述公式可以看出，臨界電壓的變化與導通電流的大小呈現負相關。即，若臨界電壓VTH上升，導通電流I將跟著下降；反之，若臨界電壓VTH下降，導通電流I將跟著上升。然而，隨著面板的使用，臨界電壓VTH可能會產生變動，若希望將電晶體TFT1的導通電流Iro維持在相對穩定的狀態，必須避免導通電流Iro受到臨界電壓VTH的影響。

因此，本發明的構想是在觸控感測像素20中，提供一個修正電路201。將修正電路201電連接於電晶體TFT1。藉由修正電路201來提供一修正偏壓予電晶體TFT1的閘極，避免電晶體TFT1的導通電流受到臨界電壓VTH的影響。亦即，透過修正電路201的使用，電晶體TFT1之導通電流的特性將獲得改善。在實際應用中，修正電路201的實現方式可以相當彈性，以下舉出幾種可能的態樣以及較佳實施例。

請參見第2B圖，其係根據本發明構想，在觸控感測像素中提供第一種態樣之修正電路之示意圖。在此種電路態樣中，觸控感測像素21內的修正電路202係設置於電晶體之閘極與源極之間。在閘線GL[n]與接地電壓間，串接了參考電容Cref與液晶電容Clc。而電晶體TFT1的汲極電連接於輸入電壓VDD、源極電連接於感測線SL、閘極則電連接於感測節點Sdet。

請參見第2C圖，其係根據本發明構想，在觸控感測像素中提供第二種態樣之修正電路之示意圖。此圖的架構大致與第2B圖類似，差別在於修正電路所設置的位置，在此圖式中，觸控感測像素21內的修正電路203係設置於感測節點Sdet與電晶體TFT1的汲極之間。

請參見第3A圖，其係以第二種電路態樣為基礎而舉出之較佳實施例的電路架構示意圖。在此較佳實施例中，觸控感測像素30提供一個電連接於輸入電壓與電晶體TFT1的電晶體TFT2。

另外，此較佳實施例還另外提供第一開關SW1與第二開關SW2，兩者均受第一電壓重置信號RST1控制。其中，第一開關SW1耦接於電晶體TFT1與一位準電壓之間；而第二開關電連接於感測線SL，並且選擇性的與參考電壓VREF或讀取電路電連接。根據第一電壓重置信號RST1的高、低電壓位準，這些開關的動作可以區分為兩種情形。

第一種情形是當第一電壓重置信號RST1為高電壓位準時，代表將第一開關SW1連接於輸入電壓VDD，並將第二開關SW2切換，使感測線於輸入電路之輸入端彼此導通。第二種情形則是當第一電壓重置信號RST1為低電壓位準時，代表將第一開關SW1為斷路，而不接收輸入電壓VDD，此時將第二開關SW2切換，使感測線SL改為與參考電壓VREF導通。

本發明的構想是，在提供觸控感測功能的過程中，因應階段的不同而開啟、關閉第一開關SW1與第二開關SW2，據此而調整電晶體TFT1的閘極電壓。詳細的信號切換方式可以參見第3B圖與第4A~4D圖的說明。

請參見第3B圖，其係根據本發明構想之第一較佳實施例，輔以說明第3A圖之電路架構中，相關信號線的電壓變化之波形圖。在此波形圖中，劃分了四個階段，其中第一階段I與第二階段II係指面板處於電壓重置期間，而第三階段III與第四階段IV則代表面板正在進行閘線掃描的期間。由於第一階段與第二階段代表電壓重置信號在電壓重置期間的變化，因此第一階段I又稱為第一電壓重置期間，第二階段II又稱為第二電壓重置期間。

在第一階段I，第一電壓重置信號RST1與第二電壓重置信號RST2均為高電壓位準，在第二階段II，僅有第二電壓重置信號RST2仍保持在高電壓位準。

當面板處於閘線掃描期間時，第一電壓重置信號RST1保持在高電壓位準，而第二電壓重置信號RST2保持在低電壓位準。此外，修正電路在閘線掃瞄期間將被禁能(disable)。第三階段III是在閘線GL[n]尚未被致能的狀態，因此，閘線GL[n]在第三階段III係處於低電壓位準；至於第四階段IV則是閘線GL[n]被致能時的狀態，在此階段中，閘線GL[n]為高電壓位準，惟因應觸控之產生與否，閘線GL[n]的電壓位準，可能會因應電容分壓的結果而略高或略低。

關於第3B圖中各個階段的詳細操作，可以參見第4A~4D圖的電路來說明。為了便於說明電路的操作情形，在第4A~4D圖中，以虛線表示電流流通的方向，並利用叉號來代表薄膜電晶體為關閉狀態。

請參見第4A圖，其係根據本發明之第一較佳實施例，在第一階段提供輸入電壓作為感測節點的電壓之示意圖。

搭配第3B圖的說明，在第一階段I期間，第一電壓重置信號RST1為高電壓位準，代表第一開關S1連接於輸入電壓VDD，而第二開關SW2使感測線SL於輸入電路之輸入端彼此導通。據此，電晶體TFT1的一端電連接至輸入電壓VDD。此外，由於第二電壓重置信號RST2在第二階段II仍維持在高電壓位準，因此電晶體TFT2為導通狀態。

因此，透過電晶體TFT2的導通，可以將輸入電壓VDD導通至感測節點Sdet，使感測節點Sdet的電壓Vdet維持在VDD的位準。在這個階段，電晶體TFT1因為第二開關SW2將感測線SL電連接於積分器所組成的讀取電路。

請參見第4B圖，其係根據本發明之第一較佳實施例，在第二階段將感測電壓降低至參考電壓與臨界電壓之和之示意圖。搭配第3B圖，在第二階段II期間，第一電壓重置信號RST1為低電壓位準，代表將第一開關S1為斷路狀態，而電晶體TFT1並不會由汲極接收輸入電壓VDD，此時切換第二開關S2，使感測線SL改為與參考電壓VREF導通。此處的參考電壓VREF是一個低電壓位準。

在此階段，由於第二電壓重置信號RST2仍然保持在高電壓位準，因此電晶體TFT2仍然將導通，但是在第二階段II，在電晶體TFT2導通的電流方向與第一階段I不同。由於先前在第一階段I中，感測節點Sdet已經取得輸入電壓VDD，因此導通電流Iro將由感測節點Sdet流向電晶體TFT2與電晶體TFT1相連的汲極節點Vd。

再者，對於電晶體TFT1而言，由於其閘極電壓係由感測節點Sdet的電壓Vdet所提供，而此時的電壓值為VDD，因此電晶體TFT1將導通，並產生導通電流Iro流至參考電壓VREF。

當電晶體TFT1在閘汲極壓差降至大約其臨界電壓的大小時，將停止導通。因此，當電晶體TFT1關閉時，感測節點Sdet的電壓Vdet大致與參考電壓VREF與臨界電壓VTH的總和(Vdet=VREF+VTH)相當。

參考電壓VREF可以根據應用的不同而採用不同的電壓值，其電壓會在小於VDD-Vth的範圍內。

附帶一提的是，第一階段I與第二階段II的操作係發生於電壓重置期間，而這個電壓重置期間的選擇可以根據實際應用而不同。通常來說，每個畫面在顯示過程中，會有一段空白而未實際顯示畫面的時間(V-Blanking)，而這段時間便可以被用來作為電壓重置期間，也就是用來將感測節點Sdet之電壓提升至VREF+VTH的用途。需注意的是，電壓重置修正期間並不一定只能利用V-Blanking的期間，關於提供電壓重置期間的頻率在後續討論中會提到。

請參見第4C圖，其係根據本發明之第一較佳實施例，在第三階段將感測電壓維持在參考電壓與臨界電壓之和之示意圖。由第4C圖可以看出，在第三階段III期間，電晶體TFT1與電晶體TFT2均呈現不導通的狀態。

當第一電壓重置信號RST1t1為高電壓位準時，第一開關S1連接於輸入電壓VDD，並將第二開關S2導通，使感測線於輸入電路之輸入端彼此導通。第二電壓重置信號RST2在第三階段III為低電壓位準，因此與第二電壓重置信號RST2相連的電晶體TFT2也就因為閘極為低電壓而被關閉。

當電晶體TFT2為關閉時，感測節點Sdet的電壓處於浮動的狀態，當閘線GL[n]未被掃描到之前，電晶體TFT1的閘極將維持在浮動狀態而不會導通，此時，感測電壓Vdet仍然維持在原本的電壓，即，Vdet=VREF+VTH。

請參見第4D圖，其係根據本發明之第一較佳實施例，在第四階段因應閘線被致能時而導通電晶體之示意圖。當第一電壓重置信號RST1t1為高電壓位準時，代表將第一開關SW1連接於輸入電壓VDD，並將第二開關SW2導通，使感測線於輸入電路之輸入端彼此導通。

在第四階段時，閘線GL[n]被致能而拉高電壓，將閘線GL[n]的電壓變化幅度ΔV定義為：閘線的高電壓位準VGH，與閘線的低電壓位準VGL之間的差值(ΔV=VGH-VGL)。而掃描到閘線GL[n]這個時候，閘線GL[n]的電壓變化幅度即為ΔV。

當閘線GL[n]的電壓提升時，將連帶使電晶體TFT1導通。此時電晶體TFT1的導通電流將受到感測電壓Vdet影響。對於感測節點Sdet來說，感測電壓Vdet會受到參考電容Cref、液晶電容Clc以及電壓變化幅度ΔV的影響。

當閘線G[N]上的電壓變化至VGH，在感測節點Sdet上的電壓便可以透過參考電容Cref與液晶電容Clc的分壓計算得出：

V det=VREF +VTH +×ΔV

綜上所述，當電晶體TFT1被掃描到時，在其閘極端的電壓會受到參考電壓VREF、臨界電壓VTH與經由分壓計算得出的電壓變化幅度ΔV的影響。即使在觸控感生的狀態下，這個公式仍然成立，因為是否存在觸控操作僅影響其中分壓計算的部份(即，×ΔV )。

換言之，採用第一較佳實施例的觸控感測像素30在掃描時，電晶體TFT1之閘極電壓為V det=VREF +VTH +×ΔV 。如此一來，無論是搭配前述式1(ID =K 1(VGS -VTH )² )計算在飽和區操作時的導通電流、或是搭配前述式2(ID =K 1[2(VGS -VTH )×VDS -VDS ² ])在線性區操作時的導通電流Iro時，臨界電壓VTH均可被抵銷。也因為此種作法係以電晶體TFT1本身的臨界電壓VTH來抵銷，因此對於a-Si TFT LCD或LTPS TFT LCD均可適用，而改善了習用技術的缺失。

以下的實施例，係用以輔助說明本案的構想可被彈性應用，因此不再逐一說明在各階段時的細部動作，僅說明電路的架構與不同階段下的信號轉換。

請參見第5A圖，其係根據本發明之第二較佳實施例之電路架構示意圖。此處提供了兩個重置信號，分別是電連接於電晶體TFT3之閘極的第一電壓重置信號RST1，與電連接於電晶體TFT2之閘極的第二電壓重置信號RST2。

當第一重置信號RST1為高電壓位準時，第二開關SW2連接至讀取電路，當第一電壓重置信號RST1為低電壓位準時，則透過第二開關SW2將感測線SL導通至參考電壓VREF。

對電晶體TFT1來說，閘極與源極仍然連接至感測節點Sdet與感測線SL，但是汲極則改為電連接至電晶體TFT2與電晶體TFT3之間的節點，因此，電晶體TFT2與電晶體TFT3在因應重置信號而導通或斷路時，將連帶影響電晶體TFT1之汲極電壓Vd。在此架構上，再搭配閘線GL[n]的電壓變化，便可以修正電晶體TFT1的導通電流Iro。

請參見第5B圖，其係說明本發明之第二較佳實施例在不同控制階段之示意圖。此處將第一階段與第二階段劃分為電壓重置期間，以及將第三階段、第四階段歸類為閘線掃描期間。電壓重置期間的選擇可以視應用而調整，而閘線掃描期間則代表對個別之顯示畫面進行掃描的過程。由於第一階段與第二階段代表電壓重置信號在電壓重置期間的變化，因此第一階段I又稱為第一電壓重置期間，第二階段II又稱為第二電壓重置期間。

在第一階段I，第一電壓重置信號RST1與第二電壓重置信號RST2均為高電壓，因此，電晶體TFT2與電晶體TFT3均導通。透過電晶體TFT2、電晶體TFT3的導通，感測節點的電壓Vdet在第一階段I取得輸入電壓VDD。此時，電晶體TFT1並未導通，而其源極電壓與閘極電壓大致為VDD。

在第二階段II，第一電壓重置信號RST1被拉低而為低電壓，第二電壓重置信號RST2仍維持在高電壓。電晶體TFT3因為第一電壓重置信號RST為低電壓而關閉，電晶體TFT2則因為第二電壓重置信號RST2為高電壓位準而導通。

由於第一電壓重置信號RST1為低電壓位準，第二開關SW2將電晶體TFT1的源極導通至參考電壓VREF。因此，感測電壓Vdet相當於參考電壓VREF與臨界電壓VTH之總和(Vdet=VREF+VTH)。

在第三階段III，第一電壓重置信號RST1恢復為高電壓位準，第二電壓重置信號RST2則降低至低電壓位準。第二開關SW2因應第一電壓重置信號RST1的電壓位準改變，而重新將感測線SL連接至讀取電路。電晶體TFT3在此時導通，電晶體TFT2關閉，此時感測電壓Vdet仍維持為參考電壓與臨界電壓之總和(VREF+VTH)。

在第四階段IV，第一電壓重置信號RST1與第二電壓重置信號RST2均維持與第三階段III相同。此時閘線GL[n]為被掃描的標的，因此閘線GL[n]的電壓由低電壓位準VOL上升至高電壓位準VOH。同樣將閘線GL[n]的電壓變化幅度ΔV定義為高低電壓位準之間的壓差(ΔV=VHL-VHL)。因此，感測電壓Vdet將受到參考電容Cref、液晶電容Clc以及電壓變化幅度ΔV的影響。

亦即，採用本發明構想之第二較佳實施例時，若觸控感測像素50處於第四階段IV，感測電壓為：V det=VREF +VTH +×ΔV 。

也就是說，根據式1(Iro =K 1(VGS -VTH )² )、式2(Iro =K 1[2(VGS -VTH )×VDS -VDS ² ])可以看出，當電晶體TFT1導通時，無論是在飽和區或線性區的狀態下，電晶體TFT1的臨界電壓VTH並不會影響導通電流Iro的大小。此種架構適合被應用在a-Si TFT LCD、LTPS TFT LCD製程中。

請參見第6A圖，其係根據本發明之第三較佳實施例之電路架構示意圖。此種架構適合被應用在a-Si TFT LCD、LTPS TFT LCD製程中。此處提供了三個重置信號，分別是電連接於電晶體TFT3之閘極的第一電壓重置信號RST1；電連接於電晶體TFT2之閘極的第二電壓重置信號RST2；與電連接於電晶體TFT4之閘極的第三電壓重置信號RST3。

當第一電壓重置信號RST1為高電壓位準時，第二開關SW2連接至讀取電路，當第一電壓重置信號RST1為低電壓位準時，則透過第二開關SW2將感測線SL導通至參考電壓VREF。

就電路連接方式而言，此圖式中的電晶體TFT1、電晶體TFT2、電晶體TFT3連接方式與第5A圖類似。主要差別是，新增了電晶體TFT4，並提供第三電壓重置信號RST3來控制電晶體TFT4之導通狀態。

請參見第6B圖，其係說明本發明之第三較佳實施例在不同控制階段之示意圖。此處將第一階段I與第二階段II歸類為電壓重置期間，以及將第三階段III、第四階段IV歸類為閘線掃描期間。由於第一階段與第二階段代表電壓重置信號在電壓重置期間的變化，因此第一階段I又稱為第一電壓重置期間，第二階段II又稱為第二電壓重置期間。

再者，電壓重置期間的選擇可以視應用而調整，而閘線掃描期間則代表對個別之顯示畫面進行掃描的過程。參考第6A、6B圖，第三較佳實施例的操作如下所述：

在第一階段I，第一電壓重置信號RST1與第三電壓重置信號RST3均為高電壓位準，而第二電壓重置信號RST2為低電壓位準。因此，電晶體TFT3與電晶體TFT4均導通，而電晶體TFT2為關閉。由於第一電壓重置信號RST1為高電壓位準，此時第二開關SW2將電晶體TFT1的源極(感測線SL)連接至讀取電路。

透過電晶體TFT3、電晶體TFT4的導通，感測節點的電壓Vdet位準相當於輸入電壓VDD。此時，電晶體TFT1並未導通，而其源極電壓與閘極電壓大致為VDD。

在第二階段II，第一電壓重置信號RST1與第三電壓重置信號RST3均為低電壓位準，第二電壓重置信號RST2則提升至高電壓位準。電晶體TFT3因為第一電壓重置信號RST1為低電壓位準而關閉，電晶體TFT4也因為第三電壓重置信號RST3為低電壓位準而關閉；電晶體TFT2則因為第二電壓重置信號RST2為高電壓位準而導通。

此時，第二開關SW2因為第一電壓重置信號RST1為低電壓位準，因而將電晶體TFT1的源極導通至參考電壓VREF。因此，感測電壓Vdet相當於參考電壓與臨界電壓的和VREF+VTH。

在畫面掃描期間的第三階段III與第四階段IV中，第一電壓重置信號RST1持續保持在高電壓位準、第二電壓重置信號RST2與第三電壓重置信號RST3均持續保持在低電壓位準。第二開關SW2因應第一電壓重置信號RST1在高電壓位準而將感測線SL連接至讀取電路。

在第三階段III中，閘線GL[n]為低電壓位準，根據各個重置信號的狀態，電晶體TFT3將導通，而電晶體TFT2與電晶體TFT4均關閉，此時電晶體TFT1將導通至其VGS降低至臨界電壓的大小，也就是使感測電壓Vdet維持在VREF+VTH的狀態。

在第四階段IV，閘線GL[n]上升至高電壓位準VOH，而電晶體TFT1也將因應感測電壓的上升而導通。此時電晶體TFT1的導通電流可依據前述式1與式2得出。同樣的，當電晶體TFT1導通時，由於閘極電壓包含了臨界電壓的成份，因此無論電晶體TFT1是在飽和區或線性區的狀態下，臨界電壓並不會影響導通電流Iro的大小。此種架構適合被應用在a-Si TFT LCD、LTPS TFT LCD製程中。

請參見第7A圖，其係根據本發明之第四較佳實施例之電路架構示意圖。此種架構適合被用在LTPS TFT製程中。此處提供了兩個重置信號，分別是電連接於電晶體TFT2與電晶體TFT3之閘極的第一電壓重置信號RST1，與電連接於電晶體TFT4之閘極的第三電壓重置信號RST3。需留意的是，此處的電晶體TFT2為PMOS類型之TFT。

當第一電壓重置信號RST1為高電壓位準時，第二開關SW2連接至讀取電路，當第一電壓重置信號RST1為低電壓位準時，則將第二開關SW2導通至參考電壓VREF。

對電晶體TFT1來說，閘極與源極仍然連接至感測節點Sdet與感測線SL，但是汲極則改為電連接至電晶體TFT2與電晶體TFT3之間的節點，因此，電晶體TFT2與電晶體TFT3在因應重置信號而導通或斷路時，將連帶影響電晶體TFT1之汲極電壓。在此架構上，再搭配閘線GL[n]的電壓變化，便使電晶體TFT1的導通電流Iro受到控制。

請參見第7B圖，其係說明本發明之第四較佳實施例在不同控制階段之示意圖。此處將第一階段I與第二階段II歸類為電壓重置期間，以及將第三階段III、第四階段IV歸類為閘線掃描期間。由於第一階段與第二階段代表電壓重置信號在電壓重置期間的變化，因此第一階段I又稱為第一電壓重置期間，第二階段II又稱為第二電壓重置期間。此外，電壓重置期間的選擇可以視應用而調整，而閘線掃描期間則代表對個別之顯示畫面進行掃描的過程。

在第一階段I，第一電壓重置信號RST1與第三電壓重置信號RST3均為高電壓位準，因此，電晶體TFT3與電晶體TFT4均導通，但是電晶體TFT2因為為pType的關係，則為關閉狀態。透過電晶體TFT3、電晶體TFT4的導通，感測電壓Vdet在第一階段I取得輸入電壓VDD。此時，電晶體TFT1並未導通，而其源極電壓與閘極電壓均與輸入電壓VDD相當。

在第二階段II，第一電壓重置信號RST1與第二電壓重置信號均為低電壓位準。電晶體TFT3因為第一電壓重置信號RST為低電壓位準而關閉，此時電晶體TFT2則導通。電晶體TFT4同樣因為第三電壓重置信號RST3為低電壓位準而關閉。第二開關SW2也因為第一電壓重置信號RST1為低電壓位準，因而將電晶體TFT1的源極導通至參考電壓VREF。

在第二階段II期間，感測電壓Vdet將透過電晶體TFT1的導通而由輸入電壓Vdd降低至參考電壓VREF與臨界電壓VTH的總和(Vdet=VREF+VTH)。

在進行畫面掃描的第三階段III與第四階段IV期間，第一電壓重置信號RST1均維持在高電壓位準，第三電壓重置信號RST3則維持在低電壓位準。而第二開關SW2也因應第一電壓重置信號RST1的位準改變而重新連接至讀取電路。

在第三階段，電晶體TFT3導通，而電晶體TFT2、電晶體TFT4均關閉。此時閘線GL[n]為低電壓位準，因此電晶體TFT1並未導通。電晶體TFT1的閘極電壓，即，感測電壓Vdet仍維持其電壓位準為VREF+VTH。電晶體TFT1的汲極電壓則因應電晶體TFT3的導通而為VDD。

在第四階段IV，此時閘線GL[n]因為被掃描的關係，而由低電壓VOL上升至高電壓VOH。此時電晶體TFT1的導通電流Iro可依據前述式1與式2得出。同樣的，當電晶體TFT1導通時，由於閘極電壓包含了臨界電壓的成份，因此無論電晶體TFT1是在飽和區或線性區的狀態下，臨界電壓並不會影響導通電流Iro的大小。此種架構適合被應用在LTPS TFT LCD製程中。

請參見第8A圖，其係根據本發明之第五較佳實施例之電路架構示意圖。此種架構適合被應用在a-Si TFT LCD、LTPS TFT LCD製程。此處提供了三組重置信號：分別是電連接於電晶體TFT3與電晶體T5之閘極的第一電壓重置信號RST1，電連接於電晶體TFT2之閘極的第二電壓重置信號RST2；以及電連接於電晶體TFT4之閘極的第三電壓重置信號RST3。

對電晶體TFT1來說，閘極仍然連接至感測節點Sdet，汲極電連接至電晶體TFT2與電晶體TFT3之間的節點，而源極則電連接於電晶體TFT4與電晶體TFT5之間的節點。在此架構上，再搭配閘線GL[n]的電壓變化，便使電晶體TFT1的導通電流受到控制。

請參見第8B圖，其係說明本發明之第五較佳實施例在不同控制階段之示意圖。此處將第一階段I與第二階段II歸類為電壓重置期間，以及將第三階段III、第四階段IV歸類為閘線掃描期間。電壓重置期間的選擇可以視應用而調整，而閘線掃描期間則代表對個別之顯示畫面進行掃描的過程。

在第一階段I，第一電壓重置信號RST1與第二電壓重置信號RST2均為高電壓位準，而第三電壓重置信號RST3為低電壓位準。因此，電晶體TFT2、電晶體TFT3、第五電晶體TFT5均導通，而電晶體TFT4為關閉。透過電晶體TFT2、電晶體TFT3的導通，感測節點的電壓Vdet在第一階段取得輸入電壓VDD。此時，電晶體TFT1並未導通，而其源極電壓與閘極電壓大致為VDD。

在第二階段II，第一電壓重置信號RST1為低電壓位準，第二電壓重置信號RST2仍維持在高電壓位準，而第三電壓重置信號RST3也提升至高電壓位準。電晶體TFT3、電晶體TFT5因為第一電壓重置信號RST為低電壓位準而關閉；電晶體TFT2因為第二電壓重置信號RST2為高電壓位準而導通；電晶體TFT4因為第三電壓重置信號RST3為高電壓位準而導通。

透過電晶體TFT4的導通，電晶體TFT1的源極電壓相當於參考電壓VREF，而其閘極、源極之間的壓差VGS相當於臨界電壓VTH的值。因此，感測電壓Vdet相當於參考電壓VREF與臨界電壓VTH的和(VREF+VTH)。

在第三階段III與第四階段IV，第一電壓重置信號RST1恢復為高電壓位準，第二電壓重置信號RST2與第三電壓重置信號RST3則降低至低電壓位準。由於第一電壓重置信號RST1為高電壓位準，電晶體TFT3與電晶體TFT5均導通。由於第二電壓重置信號RST2與第三電壓重置信號RST3均為低電壓電位，電晶體TFT2與電晶體TFT4均關閉，此時感測電壓Vdet仍維持為參考電壓與臨界電壓的和VREF+VTH。

在第四階段IV，閘線GL[n]因為被掃描的關係，而由低電壓VOL上升至高電壓VOH。此時電晶體TFT1可被導通，且其導通電流可依據前述式1與式2得出。同樣的，當電晶體TFT1導通時，由於閘極電壓包含了臨界電壓的成份，因此無論電晶體TFT1是在飽和區或線性區的狀態下，臨界電壓VTH並不會影響導通電流Iro的大小。此種架構適合被應用在a-Si類型之薄膜電晶體、LTPS類型之薄膜電晶體的製程中。

請參見第9A圖，其係根據本發明之第六較佳實施例之電路架構示意圖。此種架構適合被應用在LTPS TFT LCD製程，需注意的是，電晶體TFT4為PMOS型態。此處提供了兩個重置信號，分別是電連接於電晶體TFT3、電晶體TFT4、電晶體TFT5之閘極的第一電壓重置信號RST1，與電連接於電晶體TFT2之閘極的第二電壓重置信號RST2。

此圖的電晶體排列方式大致與第8A圖類似，但是電晶體TFT4為p型的電晶體，由於p型電晶體與n型電晶體的導通條件不同，此處電晶體TFT4與電晶體TFT5便改為共用第一電壓重置信號RST1。

請參見第9B圖，其係說明本發明之第六較佳實施例在不同控制階段之示意圖。此處將第一階段I與第二階段II歸類為電壓重置期間，以及將第三階段III、第四階段IV歸類為閘線掃描期間。電壓重置期間的選擇可以視應用而調整，而閘線掃描期間則代表對個別之顯示畫面進行掃描的過程。

在第一階段I，第一電壓重置信號RST1與第二電壓重置信號RST2均為高電壓位準，因此，電晶體TFT3與電晶體TFT5均導通。透過電晶體TFT3的導通，感測電壓Vdet在第一階段I取得輸入電壓VDD。此時，電晶體TFT1並未導通，而其源極電壓與閘極電壓大致為VDD。

在第二階段II，第一電壓重置信號RST1為低電壓位準，第二電壓重置信號RST2仍維持在高電壓位準。由於第一電壓重置信號RST為低電壓位準，因此電晶體TFT3、電晶體TFT5為關閉、電晶體TFT4為導通狀態；電晶體TFT2則因為第二電壓重置信號為高電壓位準而導通。此時，感測電壓Vdet相當於VREF+VTH。

在第三階段III，第一電壓重置信號RST1恢復為高電壓位準，第二電壓重置信號RST2則降低至低電壓位準。電晶體TFT3、電晶體TFT5導通，電晶體TFT2、電晶體TFT4關閉，此時感測電壓Vdet仍維持在VREF+VTH。此時電晶體TFT1並未導通。

在第四階段IV，第一電壓重置信號RST1與第二電壓重置信號RST2均維持與第三階段III相同。此時閘線GL[n]因為被掃描的關係，而由低電壓VOL上升至高電壓VOH。此時電晶體TFT1可被導通，且其導通電流Iro可依據前述式1與式2得出。同樣的，當電晶體TFT1導通時，由於閘極電壓包含了臨界電壓VTH的成份，因此無論電晶體TFT1是在飽和區或線性區的狀態下，臨界電壓VTH並不會影響導通電流Iro的大小。此種架構適合被應用在a-Si TFT LCD、LTPS TFT LCD製程中。

根據以上的較佳實施例可以得知，本發明的構想是在第一電晶體與位準電壓之間提供耦接的第一開關；以及在感測線耦接第二開關，第二開關的切換將使感測線選擇性的與參考電壓或讀取電路電連接。第一開關與第二開關係由第一電壓重置信號控制，透過這些開關的導通狀態而控制修正電路的導通狀態，進而提供修正偏壓至電晶體TFT的閘極。須注意的是，由前述的較佳實施例也可以看出，實現修正電路、第一開關及第二開關的方式並不需要被限定。

例如：在第3A圖中，修正電路包含電晶體TFT2，而在第5A圖中，修正電路同樣包含電晶體TFT2，但是第一開關便改採用電晶體TFT3。

在後續的較佳實施例中，第6A、7A圖除了延續第5A圖的作法外，還進一步改變了修正電路的設計。其中第6A較第5A圖多採用一個利用第三電壓重置信號RST3控制導通狀態的電晶體TFT4。第7A圖則是以相反型態之電晶體置換第6A圖的電晶體TFT2，並因應此置換而改用第一電壓重置信號RST1控制電晶體TFT2的導通。

此外，第8A、9A圖則是就第5A圖的基礎上，進一步改變了第二開關的設計。其中第8A較第5A圖多採用兩個電晶體TFT4、TFT5，分別由第三電壓重置信號RST3、第一電壓重置信號RST1所控制。第9A圖則是以相反型態之電晶體置換第8A圖的電晶體TFT4，並因應此置換而改用第一電壓重置信號RST1控制電晶體TFT4的導通。

進一步歸納前述的各個較佳實施例可以看出，本發明的構想係透過重置電壓的切換，使感測電壓Vdet包含臨界電壓VTH的成份，進而使電晶體TFT1在導通時，能夠消除電流導通公式中的臨界電壓所造成的影響。即，透過修正電路的使用，在電壓重置期間提供由參考電壓VREF與臨界電壓VTH所組成的修正偏壓至電晶體TFT1的閘極。

為便於說明以下重新引用電晶體TFT1分別在飽和區(Saturation Region)與線性區(Linear Region)操作時的電流導通公式如下：

當電晶體TFT1操作在飽和區時，其導通電流Iro的公式為式3：

Iro =K 1(VGS -VTH )² 　(式3)

由於電晶體TFT1的閘極電壓VG(即，感測電壓Vdet)相當於參考電壓(VREF)、臨界電壓(VTH)與根據參考電容、液晶電容的比例關係計算得出之電壓差量(變化電壓)×ΔV ，因此，電晶體TFT1的閘極、源極壓差VGS可以用(VREF +VTH +-Vs )來表示。

因此，式3所代表的導通電流公式可被進一步利用前述參數來代換，並得出式4：

Iro =K 1(VGS -VTH )² =K 1(VREF +VTH +-Vs -VTH )² 　(式4)=K 1(VREF +-Vs )²

根據式4可以看出，當電晶體TFT1操作在飽和區時，電晶體TFT1的導通電流Iro將不會受到臨界電壓VTH的影響，即使電晶體TFT1被使用一段期間後，而使臨界電壓VTH的電壓值產生變異(無論是變大或是變小)，對於電晶體TFT1上的導通電流Iro來說，都不會使臨界電壓VTH受到影響。

當閘線GL[n]被掃描時，其施加於上的脈波寬度(gate pulse width)可以時間差量Δt來定義，而導通電流在這段期間累積的變化則用來作為讀取電路使用。

對於液晶電容Clc而言，其儲存電荷Q會因應觸控操作而產生變動，而儲存電荷Q的變動連帶使其兩端的電壓改變。也就是說，感測節點Sdet的電壓將發生變化，代表電晶體TFT1之閘極電壓也受到影響，甚而影響電晶體TFT1的導通電流Iro。而感測線SL將進一步把導通電流Iro之變動所產生的影響，傳送至讀取電路的輸入端，作為後續之類比數位轉換器使用。

將式4的導通電流代入式5的電壓計算公式，便可進一步得出讀取電路所接收的電性變化，由於讀取端的輸入端連接至液晶電容Clc，而液晶電容Clc的電壓變化可以用Vs(t)來代表。

另一方面，當電晶體TFT1操作在線性區時，其導通電流Iro的公式為式7：

Iro =K 1[2(VGS -VTH )×VDS -VDS ² ]　(式7)

由於感測電壓Vdet(即，電晶體TFT1的閘極電壓)相當於參考電壓(VREF)、臨界電壓(VTH)與根據電容比例關係計算得出之電壓差量(變化電壓)×ΔV 。因此，電晶體TFT1的閘極、源極壓差VGS可以用(VREF +VTH +-Vs )來表示。

因此，式7的導通電流公式可被進一步將VGS代入，並展開如式8：

根據式8可以看出，由於電晶體TFT1的閘極電壓具有臨界電壓VTH的成份，因此在導通電流公式中扣除的臨界電壓將被抵銷。也就是說，當電晶體TFT1操作在線性區時，導通於電晶體TFT1的導通電流Iro將不會受到臨界電壓VTH的影響，即使電晶體TFT1被使用一段期間後，而使臨界電壓VTH的電壓值變大，對於導通電流Iro來說，都不會使臨界電壓VTH受到影響。

同樣的，根據液晶電容Clc的電壓變化對於操作在積分模式的讀取電路、後續之類比數位轉換器的影響可以利用式9來表示。當電晶體TFT1操作在線性區時，將式8在線性區的導通電流代入式9代表的輸出電壓時，便可進一步得出液晶電容的輸出電壓為：

換言之，根據本發明的構想，在掃描前將電晶體TFT1的閘極電路透過設計的方式，以臨界電壓VTH來提供，作為後續抵銷使用。同理，這樣的設計也可適用於其他在顯示面板中的薄膜電晶體。因此，無論是a-Si、LTPS類型之TFT LCD，本發明所提出之實施例可適用。

此外，根據本發明的構想，每一次電壓重置期間的間隔時間可以根據應用的不同而調整。電壓重置期間的頻率可影響觸控感測的靈敏度。當每一次電壓重置期間彼此間的間隔越接近時，對於觸控靈敏度的判斷也更加敏銳。

舉例來說，可能作為電壓重置期間的時點可能為：在顯示每個畫面(frame)之前均進行、在經過一段預設期間後進行、在每次開機時進行等。這些時點的選擇可以根據應用的特性來決定。

顯示面板在顯示畫面時，每一個畫面與畫面之間不是直接相鄰的，而會提供一些空白位準(blanking)的區間。若是在這些畫面間的空白位準之顯示期間(V-Blanking)進行重置時，相當於每顯示一個畫面便對感測電壓Vdet進行重置，可即時修正電晶體TFT臨界電壓變化對觸碰偵測電流的影響，以達到最佳的觸碰靈敏度。

若設定為每次開機時感測節點的電壓重置，只需每次開機時重新偵測觸碰偵測電路內的驅動TFT的臨界電壓變化，可維持一定的觸碰靈敏度效果。此種方式較不需要反覆的進行電壓重置而較為省電。

與上述兩者相較，一種較為折衷的作法則是，設定為每隔一段時間對VD電壓重置，例如：設定每60個frame對感測電壓進行重置，因此每隔60個frame即可重新修正TFT臨界電壓變化對觸碰偵測電流的影響。

前述的較佳實施例均說明了如何依據本發明的構想，改善在a-Si、LTPS面板上電流會因為臨界電壓與閘極電壓之改變而影響顯示效果的缺失，而能提升顯示面板的壽命。輔以電壓重置期間之密度/頻率的選擇，可以在觸控敏銳度與省電的考量下，選擇較為恰當的組合。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

101．．．觸控感測電路

102．．．讀取電路

201、202、203．．．修正電路

20、21、22、30、50、60、70、80、90．．．觸控感測像素

第1A圖，其繪示在面板上以內嵌方式提供觸控感測功能之示意圖。

第1B圖，其係具觸控功能之面板循序掃描各閘線並感測觸控是否發生之示意圖。

第2A圖，其係根據本發明構想，在觸控感測像素中提供修正電路之示意圖。

第2B圖，其係根據本發明構想，在觸控感測像素中提供第一種態樣之修正電路之示意圖。

第2C圖，其係根據本發明構想，在觸控感測像素中提供第二種態樣之修正電路之示意圖。

第3A圖，其係以根據本發明構想之第二種電路態樣為基礎之電路架構示意圖。

第3B圖，其係根據本發明構想之第一較佳實施例，輔以說明第3A圖之電路架構中，相關信號線的電壓變化之波形圖。

第4A圖，其係根據本發明構想之第一較佳實施例，在第一階段提供輸入電壓作為感測電壓之示意圖。

第4B圖，其係根據本發明之第一較佳實施例，在第二階段將感測電壓降低至參考電壓與臨界電壓之和之示意圖。

第4C圖，其係根據本發明構想之第一較佳實施例，在第三階段將感測電壓維持在參考電壓與臨界電壓之和之示意圖。

第4D圖，其係根據本發明構想之第一較佳實施例，在第四階段因應閘線被掃描時而導通電晶體之示意圖。

第5A圖，其係根據本發明之第二較佳實施例之電路架構示意圖。

第5B圖，其係說明本發明之第二較佳實施例在不同控制階段之示意圖。

第6A圖，其係根據本發明之第三較佳實施例之電路架構示意圖。

第6B圖，其係說明本發明之第三較佳實施例在不同控制階段之示意圖。

第7A圖，其係根據本發明之第四較佳實施例之電路架構示意圖。

第7B圖，其係說明本發明之第四較佳實施例在不同控制階段之示意圖。

第8A圖，其係根據本發明之第五較佳實施例之電路架構示意圖。

第8B圖，其係說明本發明之第五較佳實施例在不同控制階段之示意圖。

第9A圖，其係根據本發明之第六較佳實施例之電路架構示意圖。

第9B圖，其係說明本發明之第六較佳實施例在不同控制階段之示意圖。

Claims (14)

1. 一種顯示面板，包含：至少一觸控感測像素，包含：一第一閘線；一感測線；一觸控感測單元，電連接於該第一閘線與一接地電壓之間；一第一電晶體，電連接於該觸控感測單元與該感測線；以及一修正電路，電連接於該第一電晶體，根據一參考電壓與一臨界電壓來提供一修正偏壓至該第一電晶體閘極；以及一讀取電路，電連接於該感測線，其係因應該感測線之電流變化而輸出一觸控讀取信號。
2. 如申請專利範圍第1項所述之顯示面板，其中該修正電路係電連接於該第一電晶體之源極與閘極間，或電連接於該第一電晶體之汲極與閘極間。
3. 如申請專利範圍第1項所述之顯示面板，其中該觸控感測單元係包含：一參考電容，電連接於該第一閘線與該修正電路；以及一液晶電容，電連接於該修正電路與該接地電壓，其中該液晶電容係因應一觸控操作而產生一變化電壓。
4. 如申請專利範圍第1項所述之顯示面板，其中該至少一觸控感測像素更包括：一第一開關，耦接於該第一電晶體與一位準電壓之間；以及一第二開關，耦接於該感測線，並且選擇性的與一參考電壓或該讀取電路電連接，其中該等開關係由一第一電壓重置信號控制。
5. 如申請專利範圍第4項所述之顯示面板，其中，在一第一電壓重置期間，該修正電路被致能且該第一開關被導通，該第二開關被切換與該讀取電路電連接，該第一電晶體之閘極被重置為該位準電壓；在一第二電壓重置期間，該第一開關被斷開，該第二開關被切換至與該參考電壓電連接，使該第一電晶體之源極被重置為該參考電壓；該第一電晶體之閘極被放電至該參考電壓與該臨界電壓之和；該第二電壓重置期間在該第一電壓重置期間之後。
6. 如申請專利範圍第5項所述之顯示面板，其中，在一掃描期間，該修正電路被禁能，該第一開關被導通，該第二開關被切換與該讀取電路電連接。
7. 如申請專利範圍第4項所述之顯示面板，其中該修正電路係包含：一第二電晶體，電連接於該第一電晶體之閘極與該位準電壓之間，其係由一第二電壓重置信號控制。
8. 如申請專利範圍第4項所述之顯示面板，其中該第一開關為一第三電晶體。
9. 如申請專利範圍第8項所述之顯示面板，其中該修正電路係包含：一第二電晶體，電連接於該第一電晶體之閘極與該第一開關之間，其係由一第二電壓重置信號控制；一第四電晶體，電連接於該第一電晶體之閘極與該位準電壓之間，其係由一第三電壓重置信號控制。
10. 如申請專利範圍第9項所述之顯示面板，其中，在一第一電壓重置期間，該第四電晶體以及該第一開關被導通，該第二開關被切換至與該讀取電路電連接，該第一電晶體之閘極被重置為該位準電壓；在一第二電壓重置期間，該第一開關被斷開，該第二開關被切換至與該參考電壓電連接，使該第一電晶體之源極被重置為該參考電壓；該第二電晶體被導通，該第一電晶體之閘極被放電至該參考電壓與該臨界電壓之和；該第二電壓重置期間在第一電壓重置期間之後。
11. 如申請專利範圍第10項所述之顯示面板，其中，在一掃描期間，該第二電晶體被關閉，該第一開關被導通，該第二開關被切換至與該讀取電路電連接；該掃描期間在該第二電壓重置期間之後。
12. 如申請專利範圍第9項所述之顯示面板，其中該第二電晶體與該第一開關為相反型態之電晶體，該第一電壓重置信號與第二電壓重置信號為相同訊號。
13. 如申請專利範圍第4項所述之顯示面板，其中該第二開關為一電晶體電路，該電晶體電路包括：一第四電晶體，電連接於該第一電晶體之閘極與該參考電壓之間，其係由一第三電壓重置信號控制；以及一第五電晶體，電連接於該第一電晶體之閘極與該感測線之間，其係由該第一電壓重置信號控制。
14. 如申請專利範圍第13項所述之顯示面板，該第四電晶體與該第五電晶體為相反型態之電晶體，該第一重置訊號與該第三重置訊號為相同訊號。