TW200534355A - Semiconductor structure - Google Patents

Semiconductor structure Download PDF

Info

Publication number
TW200534355A
TW200534355A TW094105022A TW94105022A TW200534355A TW 200534355 A TW200534355 A TW 200534355A TW 094105022 A TW094105022 A TW 094105022A TW 94105022 A TW94105022 A TW 94105022A TW 200534355 A TW200534355 A TW 200534355A
Authority
TW
Taiwan
Prior art keywords
semiconductor material
region
semiconductor
transistor
groove
Prior art date
Application number
TW094105022A
Other languages
English (en)
Inventor
Manish Sharma
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW200534355A publication Critical patent/TW200534355A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Description

200534355 九、發明說明： L發明所屬之技術領域3 發明領域 本發明係有關一種半導體結構及製造半導體結構的方 5 法。雖非唯獨地，但本發明尤係關於一種半導體結構，其 所設之半導體特徵細構會具有南縱橫比’即該細構的珠度 對寬度之比。 L先前技術3 發明背景 10 在電腦系統中用來儲存資料的記憶裝置典型會包含一 記憶胞元陣列。該等記憶胞元會被一沿縱向與橫向延伸佈 列的導線格網所連結。這些記憶胞元典型具有整合的半導 體元件諸如二極體或電晶體等。舉例而言’磁致電阻式隨 機存取記憶體（MRAM)裝置會具有一二極體整合於各 15 MRAM胞元來防止潛行電流。一動態隨機存取記憶體 (DRAM)典型會包含一存取場效電晶體（FET)及一儲存電 容。該存取FET可在讀取及寫入操作時容許資料電荷送入及 傳出該儲存電容器。 半導體陣列典型係以罩蔽和蝕刻製法來製成。在習知 20 的微影製程中，一罩幕會被覆設在半導體基材上，而未被 罩蔽的區域將會被蝕刻除掉。因此其所能造成之最小的特 徵細構尺寸會由該微影製程來決定。該最小的細構尺寸將 會決定該陣列的尺寸，進而決定一記憶裝置的資料儲存容 •200534355 -習知的dram製造方法包括 … 層來形成-電晶體的p型和n型層等，然的半導體材料 結構中製成溝槽。故npn材料層的桎y j虫」在°亥宜層 / 1工 A于g呈一栅袼陣列杳 形成電晶體。當於各罩蔽和_步驟時， 會發生氧化。為了保護溝槽的側壁， Μ、/ q的底部 II化矽會被以化學蒗 汽沈積法來沈積，嗣後再被除去。在 …、 仕舔4溝槽側壁上的氮 化物層之目的係為了在氧化過程中保罐 4鱗電晶體柱塊的 鄰接層。
L 惟其最好能製成具有高縱橫比的半導體結構。 發明概要 -種製造半導體結構的方法，包含㈣該半導體材料 來製成至少一具有側壁的凹槽。該半導體材料的側壁嗣會 被反應來形成該半導體材料的氧化物。此氧化物嗣會由該 15等凹槽的側壁來被選擇地除去。 圖式簡單說明 第1〜4圖示出在製造本發明之一實施的電晶體時的截 面示意圖。 第5圖為本發明一實施例之二極體陣列的立體示意圖； 第6圖為依本發明所製成之PIN二極體的側視示意圖； 第7至15圖示出依本發明另一實施例來製造電晶體的 截面示意圖。 【實施冷式3 較佳實施例之詳細說明 6 200534355 第1圖示出一基材100其上設有p型和η型材料102、 104、106等。該基材100可包含一矽晶圓，而該等ρ型和η型 材料係以習知的蠢晶法來製成。或者，該等ρ型和η型材料 亦可由非結晶矽或多晶矽來構成。其製法可包括適當摻雜 5 的ρ型和η型矽之低溫沈積，且可為非結晶或多晶的相態。 在本發明之一較佳形式中係使用電漿加強的化學蒸汽沈積 (PECVD)法。其它的技術包括脈衝雷射沈積(PLD)法，其會 在注入摻雜劑之後照射該非晶矽或多晶矽。此將會因極快 的溶解及凝固而使該矽結晶化，且令該等摻雜劑活化。 10 該低溫沈積法能被進行而使底下的基材100較少受 熱。因此，該等矽層可被沈積在低溫基材上，例如陶瓷、 介電質、玻璃或聚合物等。且，若該製法保留該基材，則 矽層能被構建在下層或結構物例如矽積體電路上。因此其 較好係使用非晶矽或多晶矽的較低溫沈積，則多層的半導 15 體元件將可互相疊設地被製成。若在各層中的半導體元件 呈陣列排設，則多數的半導體元件陣列將可疊層來構建。 該等矽層102、104、106可被製設在一平坦化的介電層或石 英層上。 第2圖示出所形成的凹槽係呈溝槽200的形式來貫穿各 20 半導體材料層102、104、106等。若該等溝槽200排列成正 交的柵格，則留下來之各層102、104、106材料將會形成半 導體材料柱塊202等。 所沈積的矽材料層之圖案化會同時地由縱向及橫向的 溝槽來開始進行。或者，其亦可先製成縱向溝槽的平行線 7 200534355 槽，再後續完成橫向溝槽的平行線槽。後者之方式會特別 適用於縱向溝槽的蝕刻深度必須與橫向溝槽的蝕刻深度不 同的情況。或者，該圖案化亦可僅造成溝槽的平行線而來 形成一或多數的半導體材料凸緣。 5 該等溝槽可先進行一微影製程再後續以深矽異向性蝕 刻技術而來製成。在各溝槽間之殘留材料的寬度已可達到 50〜150nm的尺寸。其寬度減至i〇nm亦可被達成。 該等石夕柱塊202的外部嗣會被熱氧化而形成自然氧化 區302。該等柱塊202的側壁係可藉先在柱塊202頂面上及溝 10槽200底面上提供一保護性氮化物層而被選擇性地氧化。或 者，該等柱塊頂面及溝槽底面亦可被氧化。在該等柱塊頂 面的氧化物可於一嗣後的平坦化步驟中被除掉。 通常，熱氧化法會使用一溫度約為900〜ll〇〇°C的標準 半導體處理爐。於此環境下，該矽柱塊2〇2會被曝露於一種 15 氧氣或蒸汽的氛圍中。 如第4圖所示，該等氧化區3〇2嗣會被由該等柱塊2〇2 的側壁除去’而形成較細的柱塊。此可使柱塊的寬度成為 大約ίο〜ioonm，其高度約為2〇〇〜4〇〇nm。此會令所形成 的電as體柱塊202具有較咼的縱橫比（aSpect rati〇)。通常， 20此縱横比係大於10 ·· 1。較好是，該縱橫比係約為10 : 1〜 50 : 1。另一較佳範圍則為10 : 1〜20 : 1。 以上係描述一如第4圖所示之pnp型電晶體400的構 造。適當的接點將會在後續的處理步驟中被製成於連接物 區域中例如，该等電晶體4〇〇可能被構建於一設在該基材 200534355 100内的導線上方。又，閘極接點亦可被設在該等電晶體4〇〇 之間的溝槽内。而该等溝槽之間的其它空間則可被填滿絕 緣材料譬如介電材料。且，導線亦可被設在該等電晶體400 上方。舉例而言，該等導線能藉一嵌銅法來製成。該等導 5線可被排成互相正交而來形成一交又連結的電晶體陣列。 又，該等電晶體400亦可形成部份的其它裝置，包括記 憶元件如MRAM、DRAM或任何其它類型的交叉連結記憶 陣列。 第1〜4圖係示出一pnp型電晶體的構造。一類似的方法 10亦可用來製造npn型的電晶體。又，二極體柱塊亦可被構建 成如第5圖所示的二極體柱塊5〇〇之陣列。同樣地，第6圖示 出一正性/本徵/負性二極體。其係為一光電二極體，而 具有一大中性摻雜的本徵區（i)602中夾於基材600上的p型 和η型換雜的半導體區604和606之間。但是，其構造原理仍 15 類似於第1至4圖中所示者。 雖以上第1至4圖所述係針對以矽為基礎的技術（規 則’任何疋向，晶體，多晶石夕；非結晶的應變石夕；SiGe， SiC等）惟應請瞭解其它的半導體材料亦可被使用，例如瓜-V族及Π-VI族的半導體等。 20 第7至15圖係示出本發明之第二較佳實施例如第15圖 所示之一場效應電晶體的製造方法。請參閱第7圖，一呈矽 晶圓700形式的基材會被摻以ρ型雜質。利用深離子植入 法，η型雜質會被注入一遠離該基材700表面704的區域702 中。如後所述，該η型區將會變成電晶體的源極。在該η型 9 200534355 雜質區702上方的區域將會形成該電晶體的通道。另一 n型 雜質區亦可被注入較靠近於基材表面7〇4處來形成該電晶 體的;及極。但疋，此並未被示於該較佳實施例中，而該沒 極區會被分開地製設，如第15圖所示。 5 該？型基材700可包含一單晶基材。或者，該ρ型區700 亦可包含非結晶石夕沈積在一絕緣體（未示出）上。 如第8圖所示，該矽材料已被圖案化來形成一柱塊 802。該矽基材700會被蝕刻至該η型區7〇2處，而將該口型材 料的矽柱塊802製設在該η型區702上。其圖案化是以微影法 10 配合深異向性蝕刻來完成。 在第9圖中，該基材700和柱塊802會被熱氧化。其中示 出氧化物區902形成於柱塊802的側面上。實際上，該氧化 物會形成於該柱塊802之所有的表面包括頂面上。在柱塊 802頂面上的氧化物材料可在稍後的平坦化步驟中被除掉。 15 如第10圖所示，該等氧化物區902會被以反應離子蝕刻 法來除去。此會造成一細薄化的柱塊1 〇〇〇如第丨〇圖所示， 而使该柱塊1000形成較大的縱橫比。 如第11圖所示，該柱塊1000可再進一步被熱氧化，而 於其側面上形成閘極氧化物區1102。或者，該等閘極氧化 20物區1102亦可藉留下一些稍後要構成閘極氧化物的氧化物 區902而來製成。但是，如第10及11圖所示的步驟將會較佳。 在第12圖中，鉑會被沈積在該柱塊1〇〇〇的側壁上來形 成閘極1202。已知始係較適用於此目的，但亦能以其它易 黏附於柱塊1000側壁上的金屬來替代。此外，在本發明之 * 200534355 、欠化例中，閘極線亦可由沈積在相鄰於該柱塊1〇〇〇之一 或二凹槽内的鉑來被圖案化製成。 如第12圖所示，—介電材料1204會被沈積在基材700 上。雖其於此係被示為另一個別的材料，但該介電區12〇4 5亦可只是由第9及11圖中所述之熱氧化產生的二氧化石夕來 構成者。 固厂/|
10 15
20 嗖逼會板蝕刻於該介電區1204中。 金屬會被沈積來形成一矽化物觸點，譬如矽化鎢或矽化 鈷。此通道接觸物1302會與該n型區7〇2接觸，如圖所示。 睛蒼閱第14圖，包含源極線1術與閘極線14〇4的導線 等嗣會被製設在該介電材料1204上。它們可由任何適當的 金屬例如絲崎製成，銅導線亦能以嵌銅法來製成。 請參閱第15圖，在該等導線上的空_會被以-第二 丨電材料15〇2來復蓋。此材料嗣會被平坦化至該柱塊剛〇 頂面，且在此過程中，該柱塊麵頂面的氧化物層亦會被 除去。η型材料可被沈積在該柱塊麵頂面上來形成該電晶 體的;及極1504。此n型材料係可被沈積成_層祕回該柱塊 頂面之—區域中。若要沈積該另-η型材料，則較好是 ^丨電區域15G2以二氧化碎為宜。—沒極線1506嗣可 依需要來製成而與沒極1504接觸。其它的介電材料(未示出） 亦可添加於上並平坦化至所需水平。 曰應μ瞭解該柱塊麵如型區會形成一垂直腿聊丁 。曰豆2通道。该通迢的長度係等於該柱塊1000的長度， 其是由第8圖中所進行的選擇性垂直_制來決定。故， 11 200534355 將該源極702和汲極1504分開地製造乃能使通道長度被製 成該範圍的整個長度，其可藉異向性蝕刻來達成。即，較 長的通道將能被製成，其會垂直地延伸而不會佔用較大的 石夕面積。較長的通道能夠達成某些操作效益。例如，利用 5 一長窄通道，則只需一較小的偏壓來達到夾止電壓。又， 以一長通道，則一成分變化將能沿該通道來形成而提升高 頻效應，此為該領域中之專業人士所習知。此高頻效應可 包括沿該通道的載子遷移率調制及濃度變化。其亦可使用 W隙工程材料和超晶格，因該通道長度僅由該柱塊的長度 1〇 來設定。 雖以上的加強型實施例係描述一 η通道MOSFET的特 定設置，但應可瞭解本發明亦能應用於一空乏型MOSFET 或甚至一ρ通道MOSFET。又，取代一ρη接面的金屬氧化物 閘極’一JFET電晶體亦可被製成。且，其設置方式並不限 15 於將該汲極和源極製設在所示之位置，而亦可以相反設置。 應可瞭解，以一垂直電晶體或二極體結構使用於該等 二極體或電晶體要被併入於一MRAM陣列中的狀況將會特 別有利。此將會有助於達到更小甚多的MRAM胞元尺寸。 但是’本發明並不限於呈陣列結構的電晶體、二極體及其 20它的半導體細構。 雖上述實施例係描述具有高縱橫比的二極體和電晶 體’但本發明並不限於這些類型的半導體細構，而可涵括 其它類型的半導體細構。且，本發明亦不限於半導體細構 的陣列’而可實施於單獨的半導體細構或不同類型的半導 12 200534355 體細構之組合。 依據本發明的第二態樣，係在提供一種半導體結構， 其包含半導體材料具有凹槽設於其中。該縱橫比係被定義 為一或多個凹槽的深度除以該等凹槽之間的半導體材料之 5 寬度。此縱橫比係大於10 : 1。 依據本發明的第三態樣是在提供一種具有源極、汲極 和通道之電晶體的製造方法，該方法包含：在半導體材料 中遠離其表面製成一第一種導電性的第一區，並在該表面 • 與第一區之間製成一第二種導電性的第二區；在該半導體 10 材料中製成至少一凹槽，而在該等凹槽的侧面之間形成一 柱體；其中該第一區係位在該柱體下方，而會形成該電晶 體的源極或、/及極’該第二區則會形成該電晶體的通道。 L圖式簡單說明3 第1〜4圖示出在製造本發明之一實施的電晶體時的截 15 面示意圖。 第5圖為本發明一實施例之二極體陣列的立體示意圖； • 第6圖為依本發明所製成之PIN二極體的側視示意圖； 第7至15圖示出依本發明另一實施例來製造電晶體的 截面示意圖。 20 【主要元件符號說明】 100…基材 202，802，1000…柱塊 102，106···ρ型半導體層 302，902…氧化區 104···η型半導體層 400…電晶體 200…溝槽 500…二極體 13 •200534355 600，700…基材 602···本徵區 604···ρ型半導體 606···η型半導體 702…η型區 704…表面 1102···閘極氧化物區 1202···閘極 1204，1502…介電材料 1302…通道 1402…源極線 1404…間極線 1504···汲極 1506…汲極線
14

Claims (1)

  1. 200534355 十、申請專利範圍： i 一種半導體結構的製造方法，包含： 敍刻半導體材料來製成至少-凹槽其具有數侧壁； 令該等側壁上的半導體材料反應而形成該半導體材料的氧化物，·及
    10 15
    20 ^U價的側壁上選擇地除去該氧化物。 申明專利fesi第1項之方法，其巾該半導體材料是石夕。 3·如申請專利範圍心項之方法，其中該反應係 氧化來進行。 4.Γ請專利範圍第1項之方法，其中該至少—凹槽係藉 珠異向性钱刻來製成。 5· 2請專利範圍第1項之方法，其t該至少-凹槽係包 含多數的溝槽。 6· 2請專利範圍第1項之方法，其中該至少-凹槽係被 可界限至少-柱體結構，其含有數層適當摻雜的半 導體材料而形成二極體。 7. ，申請專利範圍第！項之方法，其令該至少_凹槽包含 多數的凹槽，而該等凹槽的深度除以相鄰凹槽間之半導 8體材料的寬度所界定之縱橫比係大於H): !。 ' 8. -種具有源極、汲極和通道之電晶體的製造方法，該方 法包含：在半導體材料中製成一第一種導電性的第二區 $離該半導體材料的表面，及一第二種導電性的第二區 介=該材料表面與第—區之間；在該半導體材料中製成 至夕凹槽而在該等凹槽的側壁之間形成一柱體；其中 15 200534355 该第一區係位於該柱體底下而形成該電晶體的源極或 /及極中之I，且第二區係形成該電晶體的通道。 9·如申請專利範圍第8項 ^ 一 貝之方法，其中有一第三區被設在 者。 第-區上方，而形成該電晶體之源極或沒極中之另一 !〇·如申請專利範圍第8項 、万法，其中該第一區係以深離 子植入法來製成。 16
TW094105022A 2004-03-19 2005-02-21 Semiconductor structure TW200534355A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/805,471 US20050208769A1 (en) 2004-03-19 2004-03-19 Semiconductor structure

Publications (1)

Publication Number Publication Date
TW200534355A true TW200534355A (en) 2005-10-16

Family

ID=34962785

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094105022A TW200534355A (en) 2004-03-19 2005-02-21 Semiconductor structure

Country Status (3)

Country Link
US (1) US20050208769A1 (zh)
TW (1) TW200534355A (zh)
WO (1) WO2005091339A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667250B2 (en) * 2004-07-16 2010-02-23 Aptina Imaging Corporation Vertical gate device for an image sensor and method of forming the same
KR100574498B1 (ko) * 2004-12-28 2006-04-27 주식회사 하이닉스반도체 반도체 장치의 초기화 회로
US7795673B2 (en) * 2007-07-23 2010-09-14 Macronix International Co., Ltd. Vertical non-volatile memory
KR100948093B1 (ko) * 2007-12-21 2010-03-16 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074585A1 (en) * 1988-05-17 2002-06-20 Advanced Power Technology, Inc., Delaware Corporation Self-aligned power MOSFET with enhanced base region
KR960000225B1 (ko) * 1991-08-26 1996-01-03 가부시키가이샤 한도오따이 에네루기 겐큐쇼 절연게이트형 반도체장치의 제작방법
JP3243303B2 (ja) * 1991-10-28 2002-01-07 ゼロックス・コーポレーション 量子閉じ込め半導体発光素子及びその製造方法
US5757038A (en) * 1995-11-06 1998-05-26 International Business Machines Corporation Self-aligned dual gate MOSFET with an ultranarrow channel
US5990509A (en) * 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
DE69841171D1 (de) * 1997-08-01 2009-11-05 Canon Kk Reaktionsstellenarray, Verfahren zu seiner Herstellung, Reaktionsverfahren unter seiner Verwendung und quantitatives Bestimmungsverfahren für eine Substanz in einer Probelösung unter seiner Verwendung
US6319813B1 (en) * 1998-07-06 2001-11-20 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry and integrated circuitry constructions
US6355532B1 (en) * 1999-10-06 2002-03-12 Lsi Logic Corporation Subtractive oxidation method of fabricating a short-length and vertically-oriented channel, dual-gate, CMOS FET
DE10130766B4 (de) * 2001-06-26 2005-08-11 Infineon Technologies Ag Vertikal-Transistor, Speicheranordnung sowie Verfahren zum Herstellen eines Vertikal-Transistors
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7192533B2 (en) * 2002-03-28 2007-03-20 Koninklijke Philips Electronics N.V. Method of manufacturing nanowires and electronic device
TW591756B (en) * 2003-06-05 2004-06-11 Nanya Technology Corp Method of fabricating a memory cell with a single sided buried strap

Also Published As

Publication number Publication date
WO2005091339A3 (en) 2005-11-17
US20050208769A1 (en) 2005-09-22
WO2005091339A2 (en) 2005-09-29

Similar Documents

Publication Publication Date Title
TWI482278B (zh) 以閘流體為基礎之記憶體單元、包含其之裝置及系統及用於形成其之方法
KR101417764B1 (ko) 수직형 반도체 소자 및 이의 제조 방법
TWI396252B (zh) 提供電性隔離之方法及包含該方法之半導體結構
KR101364780B1 (ko) Ｕ-형상의 트랜지스터 및 대응하는 제조 방법
JP5466818B2 (ja) 半導体装置
TWI360846B (en) Integrated circuitry, electromagnetic radiation in
JP6265347B2 (ja) ナノワイヤ・アクセス・トランジスタを有するｄｒａｍを含む半導体構造体及びその形成方法
US7960780B2 (en) Vertical-type semiconductor device
TWI532185B (zh) 有頂阻擋層的具有自對準鰭部的非平面半導體裝置
TW201142928A (en) A self-aligned multiple gate transistor formed on a bulk substrate
TWI447856B (zh) 單電晶體單電阻器電阻式記憶體元件及其製作方法
JP2008124189A (ja) 半導体装置及びその製造方法
TW201415641A (zh) ｐ型場效電晶體結構與其形成方法
JP4293193B2 (ja) 半導体装置および半導体装置の製造方法
TW201005943A (en) Transistor with contact over gate active area
JP2010073879A (ja) 電界効果トランジスタ、メモリセル、および電界効果トランジスタの製造方法
JP2013165220A (ja) 半導体装置及びその製造方法
TW201637175A (zh) 電容器帶體連接結構及製作方法
TW201114034A (en) Vertical transistor and array of vertical transistor
TW200534355A (en) Semiconductor structure
US20100025757A1 (en) Conductive structure and vertical-type pillar transistor
JP2008218808A (ja) 半導体装置およびその製造方法
TW200810089A (en) Vertical transistor structure and manufacture thereof
JP2005116954A (ja) 半導体装置