TW200529480A - Dielectric element, piezoelectric element, ink jet head and method for producing the same head - Google Patents

Dielectric element, piezoelectric element, ink jet head and method for producing the same head Download PDF

Info

Publication number
TW200529480A
TW200529480A TW094100090A TW94100090A TW200529480A TW 200529480 A TW200529480 A TW 200529480A TW 094100090 A TW094100090 A TW 094100090A TW 94100090 A TW94100090 A TW 94100090A TW 200529480 A TW200529480 A TW 200529480A
Authority
TW
Taiwan
Prior art keywords
electrode layer
layer
dielectric
substrate
oriented
Prior art date
Application number
TW094100090A
Other languages
English (en)
Other versions
TWI264839B (en
Inventor
Katsumi Aoki
Kenichi Takeda
Tetsuro Fukui
Hiroshi Funakubo
Shoji Okamoto
Goji Asano
Original Assignee
Canon Kk
Hiroshi Funakubo
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk, Hiroshi Funakubo filed Critical Canon Kk
Publication of TW200529480A publication Critical patent/TW200529480A/zh
Application granted granted Critical
Publication of TWI264839B publication Critical patent/TWI264839B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14201—Structure of print heads with piezoelectric elements
    • B41J2/14233—Structure of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/03—Specific materials used

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

200529480 (1) 九、發明說明 【發明所屬之技術領域】 本發明係關於一種可應用至電容、感測器、換能器、 致動器等之介電兀件、使用此介電元件之壓電元件（電致 伸縮元件）、噴墨頭以及其製造方法。此介電元件亦可應 用至用作鐵電記憶體、微機電元件、記憶頭、光學快門以 及擴聲器之壓電元件。 【先前技術】 電容需要有高相對介電常數的介電材料，而陶瓷材料 (如BaTi〇3 )的薄膜則變得更薄以減小電容的尺寸。然 而，如BaTiCh、Ba(Zr、Ti)03等陶瓷材料的相對介電常數 至高爲1 5 0 0，再加上燒結的問題與介面間的結構缺陷都會 影響到有使用陶瓷薄膜的電子裝置之功能。近來，有人將 具有穩定附加極化値之PZT ( 1 1 1 )導向薄膜應用至記憶 φ 體。例如，曰本專利特許公開第2003 - 1 79278號即揭露一 製造（1 1 1 )導向薄膜的方法。此方法首先在一砂基板上 形成一 Y S Z ( 1 1 1 )導向薄膜以作爲緩衝層，然後在利用 緩衝層的晶格以在矽基板上形成一S r R U Ο 3 ( s R Ο ) ( 1 1 1 )導向薄膜的（1 1 1 )導向薄膜。此方法卻存有許多缺點 。此方法必須要有一緩衝層，且必須控制緩衝層內的應力 ，以避免元件的效能受損。此外，當薄膜內的拉應力過大 時，會造成SRO(lll)導向薄膜的結晶不穩定。再者， 此類薄膜通常係由取向附生所形成，故再生能力通常均較 200529480 (2) 差。所以爲解決上述的缺失，便希望能製造出具有均勻特 性且相同導向的單軸導向薄膜或是具有高再生能力的取向 附生薄膜結構。 近來有諸多的硏究致力於將壓電元件應用至微機電等 領域，以期能製作出具有高效能的壓電元件薄膜。壓電元 件係將壓電層置於電極之間以在電壓的作用下進行膨脹或 收縮，從而應用至馬達、超音速馬達以及致動器等各領域 •。 前述應用領域所使用的材料通常爲約5 0年前所發現的 PZT基礎。他們係在1 1〇〇 °C以上燒結，並利用如溶膠-凝 膠法（sol-gel)、濺鍍、MBE、PLD或是CVD等方法形 成薄膜元件。作爲一薄膜元件其常發生之問題在於其薄膜 內部或是薄膜介面之間常發生物理性的結構損壞。因此， 便有許多的硏究致力於改善壓電層的裝置結晶結構，藉以 確保高的壓電常數與電阻値。日本專利特許公開字第H8-φ 116103號揭露一噴墨頭的濺鍍製造（001)導向薄膜方法 。此方法在基板上提供一導向電極以控制壓電層的結晶結 構。此方法可在單結晶的氧化鎂基板上形成具有高結晶度 的（001)導向鉑電極。然而，由於氧化鎂基板昂貴且受 限於尺寸，使得此類裝置的應用性大受影響。再者，（ 1 1 1 )導向壓電薄膜係形成在溶解的氧化鎂（1 1 1 )平面上 ’故仍存有空間以期更穩定的形成（11 1 )導向鉑結晶薄 膜。 200529480 (3) 【發明內容】 本發明的主要目的在於提供一種在一普通基板上設置 優先導向或是單軸導向之晶體結構介電層的方法。 本發明第一實施例之介電元件係在一基板上依序設有 一下電極層、一介電層與一上電極層，其中： 下電極層與上電極層至少其中之一係包括有一主要由 金屬組成之第一電極層與一主要由氧化物組成之第二電極 層； 第一電極層、第二電極層與介電層均各自具有優先導 向晶體結構或是單軸導向晶體結構；以及 第一電極層、第二電極層與介電層均符合下列的關係 式（1 ): f3>f2>fl ^0.1° 其中fl、f2、f3係分別爲優先導向軸或是單軸導向軸 之第一電極層、第二電極層以及介電層的X射線繞射儀 (XRD)頂峰之半頻寬，其寬度係由pseud〇-Voigt函數的 代入來決定，且Π係介於0.1°至10°之間。 在第一實施例中，第一電極層之金屬係以面心立方晶 體系統並爲（111)導向爲較佳。而第二電極層係主要由 鈣鈦礦（perovskite)氧化物所組成爲較佳，鈣鈦礦氧化 物係優先導向或單軸導向於（1 1 1 )方向，並透過pseudo-Voigt函數的代入決定而在（ιοί)方向具有〇.5。至3.〇。之 200529480 (4) 間XRD頂峰之半頻寬f2，此（101 )方向係與第二電極層 之表面不相垂直。介電層係具有鈣鈦礦（perovskite )結 構爲較佳，鈣鈦礦結構係優先導向或單軸導向於（1 1 1 ) 方向，並透過pseudo-Voigt函數的代入決定而在（101 ) 方向具有1.0°至6.0°之間XRD頂峰之半頻寬f3，此（101 )方向係與介電層之表面不相垂直。 本發明第二實施例之介電元件係在一基板上依序設有 ^ 一中介層、一下電極層、一介電層與一上電極層，其中： 下電極層係包括有一第一電極層與一第二電極層，第 一電極層主要由面心立方晶體金屬所組成，且爲（Π 1) 導向，並透過pseudo-Voigt函數的代入決定而具有0.K至 10°之間的XRD (111)頂峰半頻寬，而第二電極層係與第 一電極相鄰接，並主要由鈣鈦礦氧化物所組成，鈣鈦礦氧 化物係導向於（1 1 1 )方向，並透過pseudo-Voigt函數的 代入決定而在具有〇·5°至1 1 °之間之XRD ( 101 )頂峰半頻 • 寬。 介電層係具有導向於（1 1 1 )方向之鈣鈦礦結構，並 透過pseudo-Voigt函數的代入決定而具有1.0°至12°之間 的XRD ( 1 01 )頂峰半頻寬。 在第二實施例中，基板係由矽所組成爲較佳，並於基 板上形成有一至少5nm厚度之二氧化矽層以作爲中介層。 此外，無論是第一或第二實施例，介電層係在（1 1 1 )方向具有至少8 0 %以上之晶體導向度爲較佳’並以具有 至少9 9 %以上之晶體導向度爲更佳。 2^00529480 (5) 再者’本發明之介電元件係在一基板上依序設有一下 電極層、一介電層與一上電極層，其中： 下電極層與上電極層至少其中之一係包括有一主要由 金屬組成之第一電極層與一主要由氧化物組成之第二電極， 層； 第一電極層、第二電極層與介電層均爲優先導向或單 軸導向之晶體結構；以及 g 第一電極層、第二電極層與介電層均爲單晶體層，並 符合下列的關係式（1): f3>f2>fl $ 〇· 1。 （ 1 ) 其中Π、f2、f3係分別爲第一電極層、第二電極層以 及介電層的X射線繞射儀（XRD )頂峰之半頻寬，其寬度 係由pseudo-Voigt函數的代入來決定，且fl係介於0.1°至 φ 3。之間。 又再者，本發明之介電元件包括有： 一（1〇〇)導向之單晶體薄膜，係包括有1%至20%重 量百分比之Y2O3，而剩餘成分則爲Zr〇2 ; 一（Π 1 )導向之單晶體薄膜，係由面心立方晶體金 屬所組成； 一（Π 1)導向之單晶體薄膜，係由鈣鈦礦氧化物所 組成；以及 一由鈣鈦礦氧化物所組成之（Π 1 )導向單晶體薄膜 -9- 200529480 (6) ，係作爲一介電層，且前述各層係依序設置於一（100) 導向矽基板上。 前述結構之介電元件均可應用至壓電元件。 本發明之噴墨頭係包括有一液體通道與一壓電元件， 液體通道係與一排出部相接通，藉以將液體自排出部排出 ，壓電元件係用以給予液體通道內之液體能量以自排出部 排出，其中前述結構之介電元件均可用作壓電元件。此噴 Φ 墨頭可應用至噴墨記錄單元。 本發明介電元件之製造方法，其中基板溫度係設定符 合下列的關係式（2 ):
T2 ^ T3>T1 Τ1係爲第一電極層形成時之基板溫度； Τ2係爲第二電極層形成時之基板溫度； Τ3係爲介電層形成時之基板溫度。 本發明之方法可製造多層體結構的介電元件，此元件 係在面心立方晶體金屬薄膜上塗佈氧化電極層與介電層， 其中各層體之頂峰半頻寬係透過交互晶格圖決定，並符合 特定的關係式，即便是使用普通材料之基板。 此外，本發明之方法可重複製造出特性偏差極爲有限 的介電元件，這是由於元件的介電層係在較低的溫度形成 以釋放應力，且對各種基板均可應用。介電元件可用至噴 墨頭的壓電元件，電容、感測器、換能器、致動器之介電 -10- 200529480 (7) 元件，以及應用至鐵電記憶體、微機電元件、記憶頭、光 學快門以及揚聲器之壓電元件。 有關本發明的特徵與實作，茲配合圖示作最佳實施例 詳細說明如下。 【實施方式】 首先描述本發明介電元件的第一實施例。介電元件係 φ 在一基板上依序形成下電極層、介電層以及上電極層的結 構。至少上電極層或是下電極層的其中之一包括有主要由 金屬組成的第一電極層與主要由氧化物所組成的第二電極 層。第一電極層、第二電極層以及介電層均各自擁有優先 或是單軸導向的結晶結構。第一電極層、第二電極層以及 介電層均符合下列的關係式（1 ): f3>f2>fl 2 0. 1。 （ 1 ) 其中，fl、f2以及f3係爲優先或是單軸導向軸中第一 電極層、第二電極層與介電層之交互晶格圖中XRD頂峰 的半頻寬，其寬度係由Pseudo-Voigt函數來決定，且fl 係介於〇 · 1至1 〇 °之間。 具有前述結構之介電元件並不因基板的不同而影響到 其穩定的特性。此結構之另一優點在於結晶的介電層可在 較低的溫度形成。再者，由於基板的移除與介電層的圖案 化以限制內部的應力在一範圍內，使得本發明可提供一種 -11 - 200529480 (8) 在裝置內形成時不會破裂或剝落的材料。 第一電極層主要係由（1 1 1 )導向的面心立方晶體金 屬所組成，並透過pseudo-Voigt函數的決定而具有介於 0.1至10°的XRD ( 1 1 1 )頂峰之半頻寬Π。 第二電極層主要係由優先地或是單軸地導向（111) 方向的釣鈦礦（perovskite)氧化物所組成，並透過 pseudo-Voigt函數的決定而在（101)方向具有介於0.5至 φ 1 1°的XRD頂峰之半頻寬f2，且此方向並不與第二電極層 的表面相垂直。 第一電極層的材質並不受限，只要其爲面心立方晶體 的金屬。例如，鎳、鉑、鉛、銥、銅、鋁、銀以及γ-鐵等 ’其中又以鎳、鉑與銥較佳。面心金屬由於爲自然（1 1 1 )導向薄膜’並可不顧下層結構與電極的組成，在各種薄 膜製成情形下很輕易的變爲（1 1 1 )導向，故以面心金屬 爲本發明之較佳實施例。此薄膜可透過pseudo_ V〇igt函數 φ 的決定而具有至少0 · 1以上的半頻寬。 本發明可將第二電極形成於具有特定半頻寬之第一電 極上’藉以形成具有良好特性之（1丨i )導向介電層（介 電薄膜）。 介電元件與透過交互晶格地圖的決定而具有低於0.1。 的（1 1 1 )頂峰半頻寬之第一電極層並不適用於裝置，在 於其電極層嚴格限制了基板，並在層體中產生了高應力， 儘管其具有筒結晶性。另一方面，半頻寬超過1 〇。的第一 電極層會造成介電元件在介電或壓電特性方面的不足，這 -12- 200529480 (9) 是由於吾人很難控制第一電極上第二電極的結晶性，並從 而導致介電層的隨機結晶性。 第二電極層係優先的或單軸導向於（111)方向，並 透過pseudo-Voigt函數於交互晶格圖中頂峰的決定而具有 介於0.5至1 1 °的XRD頂峰之半頻寬f2爲較佳。 第二電極層上的介電層以具有鈣鈦礦的結構爲較佳， 並優先或單軸導向於（111)方向，並透過pseudo-Voigt φ 函數具有介於0.5至1 1 °之間的交互晶格圖中（1 〇 1 )頂峰 之半頻寬f3。對介電層而言，由於其（101)頂峰與金屬 的（1 1 Ο頂峰相接近，故（1 01 )頂峰之半頻寬係受指定 。因此，使用（11 1 )頂峰以外之頂峰因具有較精確的半 頻寬，故爲較佳的實施例。在此情況下，（1 0 1 )頂峰約 被量測爲Ψ二3 5 °。通常以選取與其他頂峰重疊較少的頂 峰爲較佳，藉以判別一較精確的頂峰，儘管其位置常隨材 質的選取而不同。具有前述區間頂峰半頻寬的各層可減少 φ 製造上的困難，並能給予介電元件較佳的特性。不連續的 層或是非常薄的層均可置於前述的各層之間，只要不影響 到目標介電元件的功能。 在製造前述的介電元件時，基板係先設有包括第一、 第二電極的電極層A，然後再設置介電層以及電極層B以 獲得所欲的結構。當製造用的基板直接被用作介電層時， 電極層A即在基板上作爲下電極而電極層B則作爲上電 極。當製造用基板被移除且將基板設於電極B側時，電極 B即作爲元件基板的下電極，而電極A則作爲上電極。 -13- 200529480 (10) 接者描述本發明介電元件之第二實施例。此介電元件 包括有一錨釘層以作爲中介層，下電極層包括有第一與第 二電極層，前者係主要包括有（1 1 1 )導向的面心立方晶 體金屬，並透過pseudo-Voigt函數的決定具有介於0.1至 1 〇 °之間的X射線繞射儀（XRD ) ( 1 1 1 )頂峰之半頻寬。 而後者則設於第一電極的鄰近處，並主要包括有（1 1 1 ) 導向的金屬氧化物，並透過pseudo-Voigt函數的決定具有 g 介於〇 · 5至1 1 °之間的X射線繞射儀（XRD ) ( 1 0 1 )頂峰 之半頻寬。而介電層則具有導向於（111)方向的鈣鈦礦 (perovskite)結構，並透過pseudo-Voigt函數的決定具 有介於1.0至12°之間的X射線繞射儀（XRD ) ( 101 )頂 峰之半頻寬。 第一電極層的較佳半頻寬爲0.3至3 °之間，第二電極 層的較佳半頻寬爲1.0至5°之間，介電層（壓電層）的較 佳半頻寬爲2.0至6°之間。並以符合f3>f2>fl的關係式爲 φ 較佳，其中Π係爲第一電極層的半頻寬，f2係爲第二電極 層的半頻寬，而f3則爲介電層的半頻寬。第一電極層與 第二電極層以大體上相鄰接爲較佳，儘管在不影響目標介 電元件功能的情況下，兩電極層間係設有一薄且相異的薄 膜。同樣的情況亦適用於第二電極層與介電層之間。， 當塗佈一至少5nm厚度之二氧化矽層以作爲氧化層時 ，此第二實施例介電元件之基板可在不改變製程的情況下 ，穩定的做出元件。 第一與第二實施例之介電層在（1 1 1 )方向以擁有至 -14- 200529480 (11) 少8 0 %之晶體方向角度爲較佳，藉以確 電特性。此外，（1 11 )導向之介電層 上，甚至擁有99%以上爲較佳。 本發明第三實施例係有關於一（1 之介電元件結構，其在一基板上依序設 電層以及一上電極層。其中，至少下電 之一包括有一主要由金屬組成的第一電 | 氧化物組成的第二電極層。第一電極層 介電層均爲單晶體層。第一電極層、第 層均符合下列的通用關係式（1 ): f3>f2>fl ^0.1° 其中fl、f2、f3係分別爲第一電極 及介電層的X射線繞射儀（XRD )頂峰 係由pseudo-Voigt函數的代入來決定， 3 °之間。 此外，介電元件係依序在一（1 0 〇 有一含有1至20%重量百分比的 Y203與 向單晶體薄膜、面心立方晶體金屬的（ 薄膜、釣鈦礦（p e r ο ν s k i t e )氧化物的（ 薄膜以及作爲介電層的15鈦礦（pero vs 111)導向單晶體薄膜。 前述的結構可有效再生（Π 1 )導 保良好的介電與壓 以擁有9 0 %角度以 1 1 )導向、單晶體 有一下電極層、介 極層以及上電極層 極層以及一主要由 、第二電極層以及 二電極層以及介電 層、第二電極層以 之半頻寬，其寬度 且Π係介於0.1至 )導向矽基板上設 Zr〇d9 ( 1 〇〇 )導 1 1 1 )導向單晶體 :1 1 1 )導向單晶體 ;kite )氧化物之（ 向單晶體介電元件 -15- 200529480 (12) ，並從而解決習知的問題。 層結構之一較佳實施例係包括有（11 1 )導向的鉻鈦 酸鉛（PZT ) / ( 1 1 1 )導向的 SRO/ ( 1 1 1 )導向的鉑/ ( 1 00 )導向的YSZ/ ( 1 00 )導向的矽。 晶體導向的程度係透過X射線繞射儀（XRD )所量測 θ - Θ中的全方向總頂峰強度與主要導向頂峰強度的比率來 估計。在單晶體介電系統中，只有導向至一方向的頂峰強 | 度被量測，而面內（in_Plane )導向則如極圖所示被妥善 配置。 隹丐鈦礦（Perovskite)氧化物的電極層當直接形成在 (100)導向的YSZ上時傾向於（110)導向而非（111) 導向，故在s R ◦上。所以必須透過面心立方金屬層以形 成層。 當介電層爲壓電時，前述結構之介電元件即作爲壓電 層。 B 以下詳述介電元件各層之材質。 第一電極層的材質以於前述，第二電極層的材質則可爲導電性 鈣鈦礦氧化物。此類氧化物包括有La^SrxVO^O^qSl)、 Gdi.xSrxV03 ( 0.4<x<0.5 ) 、Lai.xSrxCo03 ( 0<χ<1 )、 C a i-x S r x Ru O 3 ( 〇 <x < 1 ) 、 （ Ba、Ca、Sr) Ti03.x ( χφ〇 ) 、SrRu〇3、CaRu〇3、BaPb〇3、La2SrCu2V〇6.2、SrCr〇3、 LaNi03、LaCu03、BaRu03、SrMo03、CaMo03、BaMo03 以及 Srlr03，其中又以 SrRu03、LaNi03、BaPb03 以及 CaRii03爲較佳。介電層或是壓電層的鈣鈦礦氧化物最好 -16- 200529480 (13) 包括有Pb ( ZrxTii-x) 〇3 ( 〇.2<x<0.8爲較佳）’並可混有 La、Nb、Si、Ca或是Sr。此些有用之材質除了 PZT基的 材質外尙包括有BaTi03-SrTi03-以及BaTi03-BaZr03-基的 材質。此外，當具有與基板平面相平行的（1 11 )平面時 ，介電或是壓電層係爲鐵電材質。 (111)導向的PZT層在形成在YSZ層上之（111) 導向面心立方金屬層上時，其結晶度會受毀壞。爲解決此 _ 問題可如第三實施例透過（111 )導向鈣鈦礦氧化物層以 形成層。各電極層需具有一定之厚度（後述）以確保電極 層的單結晶度。此外，YSL層係混有1至20%重量百分比 之 Y203以確保單結晶化。再者，YSL層的組合物最好不 要有傾向，且組成上之波動亦不要超過±5 %。 具有前述結構之介電元件之壓電元件係可用作噴墨頭 。當噴墨頭使用前述壓電元件的構造時，係可長期且穩定 的工作。第1、2圖所示爲噴墨頭結構之一實施例。第一圖 φ 所示之噴墨頭包括有一排出部1以排出液體（如墨汁）、 一液體通道2以分別將個別的液體腔體3連接至排出部1、 共同液體腔體、震動部5、下電極6、壓電層7以及上電極8 。壓電層7在震動部5的平面方向具有一矩形表面。然而， 亦可爲一橢圓形、圓形或是平行四邊行的表面。第2圖所 示爲第1圖中壓電層7之剖視圖，此圖係沿垂直於震動部5 之垂直方向的寬度切割，其中9爲第二電極層，7爲壓電層 ，5爲震動部，6爲第一電極層，8爲上電極層，12爲個別 液體腔體以及1 1爲液體腔體內的隔間。在此實施例中，第 -17- .200529480 (14) 二電極層係設計爲類似第一電極層6，並圖案化如壓電層 。在一較佳實施例中，第一電極層6與震動部5 (或是基板 )之間係設有一錨釘層。錨釘層之較佳材質爲包括有金屬 (如鈦、鉻、鉑與鎳）與氧化物（如二氧化鈦）。錨釘層 的薄膜厚度係介於0.5至50nm之間，並以1至20nm爲較佳 。組成錨釘層的物質係可爲由薄片組成的上述物質。此外 ，上電極可爲第一電極與第二電極的多層結構。在此實施 φ 例中，具有層7、9之層剖面可爲矩形，或是梯形與反梯形 的剖面。再者，層8與包含有層6與層9之電極層的順序可 以反轉。換言之，此結構可依序包含有第一電極層6、第 二電極層9以及壓電層7。而因裝置製造過程所產生的反向 結構亦可確保同樣的功效。 第一、第二電極層6、9或是下電極之第一電極層6可 延伸出壓電層7，而上電極則與下電極反向延伸出元件， 藉以連接至驅動動力源（圖中未示）。 φ 震動部可由楊氏係數50GPa以上（60GPa以上爲較佳 )之材質所組成，因此可形成平板的形狀。震動部5可用 的材質包括有Si02、SiN、SiNO、Zr02 (可摻雜有穩定成 分）、S i (可混有摻雜物）、不銹鋼、鈦、鉻、鎳以及鋁 等。震動部5的厚度可介於0.5至ΙΟμιπ之間，又以1.0至 6.0μηι之間爲較佳。電極層的厚度可介於〇. 0 5至0.6 μ m之 間，又以0.08至0.3 μηι之間爲較佳。對於至少包括有第一 與第二電極層兩層之電極層，第一層的厚度可介於5至 4 5 0 nm之間，又以1 0至2 0 0 nm爲較佳，第二電極層的厚度 -18- 200529480 (15) 則介於5至2 5 0 n m之間’又以1 〇至1 5 0 n m之間爲較佳。個 別液體腔體1 2之寬度 W a (如第5圖所示）係介於3 0至 1 8 0 μ m之間，而長度則介於〇 · 3至6 · 0 m m之間’儘管其値 係隨排出液滴的量而改變。排出部1擁有圓形或是星形剖 面，並在垂直於開口方向的面上有7至的直徑，且其 剖面係沿著開口方向朝著液體通道2展開。液體通道以 〇.〇5至0.5mm長爲較佳。當通道過長時液滴排出的速度可 B 能不夠，而通道過短時液滴排出的速度則可能波動太大。 前述結構的噴墨頭可用作噴墨紀錄單元。 前述結構之壓電元件可給予噴墨頭穩定的排出特性與 較長的使用壽命，並給予噴墨記錄單元較好的效能。 第8圖所示爲使用本發明噴墨頭之噴墨紀錄單元，而 第9圖所示爲將外部元件81-85、8 7移除後之噴墨記錄單元 ，藉以顯示其工作機制。此單元包括有一自動餵送器以自 動供應作爲記錄媒介之記錄紙至單元內部、一傳送部99以 φ 將自動餵送器97所供應的記錄紙傳送至一給定的記錄位置 並將記錄紙自記錄位置傳送至媒介輸出部9 8、一記錄部以 在記錄位置上的記錄紙上執行紀錄，以及一回復部90以負 責回復記錄部之作動。本發明之噴墨頭係設置於單元內的 滑動架92。第8圖所示爲一印表機以作爲本發明之噴墨頭 可應用之裝置之一。此外，本發明之噴墨頭亦可應用至傳 真機、復合加工機、影印機以及工業用輸出單元。 以下詳述製造上述結構之介電元件之方法。首先，將 製造用基板依序塗佈上第一電極層、第二電極層以及介電 -19- 200529480 (16) 層。在此，最好是當基板被加熱時，再設置第二電極層與 介電層。介電層出於製造因素的考量（如產能）最好爲（ 1 1 1 )導向。 第3 A-3D圖所示爲本發明介電元件之製造流程圖。此 流程包括有在一基板2 1上形成第一電極層2 2的步驟、形成 第二電極層23的步驟以及形成介電層24的步驟。介電元件 亦可設有一上電極層26。基板2 1的材質係可爲矽、不銹鋼 或其他材質。本發明之一特色在於基板的材質只要能耐熱 至6 00 □即可，而不需考慮結晶化與結晶導向。然而，在 後半的製程中以矽（1 〇〇 )、矽（1 1 〇 )與不銹鋼爲較佳的 選擇。以不銹鋼基板而言，具有低熱膨脹係數之殷鋼材料 係爲一較佳的選擇。由於本發明並不受制於基板的結晶結 構，故矽基板不論其是否塗佈有氧化物層，均能給予元件 類似的結構。而這亦免除了基板在蝕刻時需移除氧化物層 的麻煩。 電極層與介電層可利用多種方法製造，例如濺鍍、有 機金屬化學氣相沉積（MO-CVD )、雷射輔助硏磨、溶膠-凝膠法（sol-gel)以及分子束磊晶（MBE)等方法，其中 又以濺鍍、有機金屬化學氣相沉積（M0_CVD )以及溶膠一 凝膠法（sol-gel )爲較佳，又其中以濺鍍以及有機金屬化 學氣相沉積（M0-CVD )爲最佳。 基板21最好在未被加熱時即塗佈第一電極層，或是在 加溫至一溫和的溫度時，藉以避免在第一電極層產生高應 力。對於第一電極層而言，前述的面心立方金屬的選擇應 -20- 200529480 (17) 能在後續的步驟中之加熱過程中抗熱。面心立方金屬的選 擇以具有0.1°至10°的半頻寬爲較佳。 本發明形成介電元件的方法之中，基板的溫度水平以 能符合T2 - T3 2 T1的關係式爲較佳。其中，T1係爲第一 電極層形成時之基板溫度，T2係爲第二電極層形成時之基 板溫度，而T3則爲介電層形成時之基板溫度。此外，T 1 以介於室溫至3 5 0 °C之間爲較佳，其中又以l〇〇t至3 50 °C φ 之間爲較佳。T 2以介於3 0 0 °C至8 0 0 °C之間爲較佳，而T 3 以介於45 0 °C至600 °C之間爲佳。當T3 S T2時，介電層可 被形成而不致有任何問題（例如因作爲第二電極層的氧化 層釋出氧化物而造成組成成分上的偏差），藉以確保組裝 於裝置內之介電元件可維持其本有之特性。 第二電極係將基板維持在一適當的溫度水平，然後透 過加熱將鈣鈦礦氧化物形成於薄膜內的方式來進行製造爲 較佳。基板的加熱溫度係介於3 00 °C至8 00 °C之間，並以 φ 450°C至620°C之間爲較佳。鈣鈦礦氧化物可在前述的條件 下形成於具有0.5°至11°半頻寬之氧化物電極層中。本發明 之介電元件的製造係在基板加熱時，將介電層形成於第二 電極層上。薄的（1 1 1 )導向的鈣鈦礦結晶膜結構可透過 將介電層形成在第二電極層上，而在一較低的溫度形成爲 一介電薄膜。基板所需保持的溫度水平已如前述。介電層 以在5 0 0 °C左右間形成爲較佳，而基板則控制在4 5 0 °C至 5 5 0 °C之間。此外，介電層可透過操作環境（如空氣壓力 )的控制而具有1·〇°至12°的半頻寬。當使用有機金屬化學 -21 - 200529480 (18) 氣相沉積法（MO-CVD )時，以將起始空氣間歇而非連續 的供應至基板的脈衝製程爲較佳。此爲除了基板溫度外的 另一製程條件。 介電元件製造方法之第三實施例係包括有在一（100 )導向的矽基板上形成一（100 )導向的YSZ薄膜的步驟 、形成面心立方金屬薄膜的步驟、形成鈣鈦礦氧化物之電 極層的步驟、形成（1 1 1 )導向的介電元件的步驟以及在 _ 介電元件上形成另一個電極的步驟。 形成在加熱至800 °c的矽基板上的YSZ薄膜可在符合 基板的晶格常數下取向附生的長成，並以濺鍍形成爲較佳 ，且薄膜以形成在塗佈有至多15nm厚度之二氧化矽層的 基板上爲較佳。二氧化矽層必須夠薄，以確保其可與沈積 其上的金屬鉻完全反應耗盡。YSZ薄膜接者在塗佈（1 1 1 )導向之面心立方金屬薄膜，而鈣鈦礦氧化物的單晶體電 極層在形成於金屬薄膜上時，亦可爲（111)導向。 Φ (111)導向之介電層係透過前述的方法形成。 製造介電層之方法亦可用於製造將介電元件用作壓電 元件之噴墨頭。製造噴墨頭之方法可分爲下列兩類。 第一種方法至少包括有在基板加熱或不加熱的情況下 ，於其上形成一第一電極層的步驟，在加熱狀態下形成一 導向、導電且主要由金屬氧化物組成之第二電極層的步驟 ，形成一（ill)導向介電層的步驟，形成一上電極層的 步驟、形成個別液體腔體的步驟以及形成液體排出部的步 驟。 -22- 200529480 (19) 第二種方法至少包括有在基板不加熱的情況下，於其 上形成一第一電極層的步驟’在加熱狀態下形成一導向、 導電且主要由金屬氧化物組成之第二電極層的步驟，形成 一（111)導向介電層的步驟，將（111)導向介電層結合 至第二基板上之電極層的步驟’移除第一^基板的步驟’形 成個別液體腔體的步驟以及形成液體排出部的步驟。（ 111)導向介電層可在設置震動部後再連接至第二基板。 g 第一種方法在壓電層形成前與製造介電元件的方法均 相同，並額外包括有移除基板2 1 —部份的步驟與形成墨水 排出部的步驟。基板係被部分移除以形成個別液體腔體（ 第1圖中的元件3以及第2圖中的元件1 2 )。在基板上每相 隔一段距離進行濕蝕刻、乾蝕刻、砂磨等方法以形成複數 個腔體。再如第4圖（噴墨頭的平面示意圖）所示將腔體 1 2配置成Z字形以作爲一較佳實施例。由破折線所定義出 的區域1 2係代表被施予壓力的個別液體腔體，而區域7則 φ 代表圖案化的壓電元件的區域。壓電元件中的壓電層至少 包括有本發明之介電元件與上電極。在第4圖中，區域5係 代表震動部與下電極的區域。如第3A至3D圖所示，下電 極可相異於震動部而進行圖案化。位於介電層下之電極係 具有第一電極層與第二電極層的層體結構。在第4圖中， 個別液體腔體的區域形狀係爲平行四邊行。在製造第4圖 中第一或第二實施例的介電元件時，且當利用強鹼對（ 1 1 0 )導向的矽基板進行濕蝕刻而不需考慮基板的選擇時 ’上述的形狀係爲較佳的選擇。此外，亦可爲矩形。當如 -23- 200529480 (20) 第5圖所示爲平行四邊行時，壓電元件最好圖案化爲 四邊行以縮小排出部1、1 ’之間的距離。第5圖所示爲 個別液體腔體的平面示意圖，其中上電極2 6係透過自 液體腔體12所延伸出的區域13連接至驅動電路，而區 則代表自共同液體腔體延伸至個別液體腔體之通道內 制部分。在此圖中，壓電層係延伸至此並非必須的區 〇 Φ 墨水排出部1係形成在基板上並與其相連接，或 液體通道2相連接形成。此可透過蝕刻、機械製造或 射光來形成。上設有液體排出部之基板可與上設有壓 之基板相同或不相同。當基板爲不相同時，前者的基 質（如不銹鋼或鎳）係與後者的基板材質有熱膨脹 1E-6至1E-8°C的不同。 基板可透過有機黏劑相連接，但當利用金屬來連 ，由於可在低於30(TC的情況下進行連接，故可減少 φ 基板的熱膨脹係數不同所造成的問題（如因介電元件 度超出範圍而造成基板變形），並減少壓電層的損壞 爲較佳的選擇。而前述可用於連接基板的金屬包括有 金、銅、鎳、鉛、鈦、鉻以及鈀等。 接者敘述第二種方法。此係將設於第一基板上之 層（介電層）傳送至第二基板。在形成壓電層之前， 法係與第3 A至3 D圖中所示的介電元件製造法相同。 法額外包括有在壓電層未圖案化時，在上電極形成一 部5的步驟以及將震動部傳送至第二電極的步驟，或 平行 整個 個別 域14 的限 域中 是與 是雷 電層 板材 係數 接時 因與 的長 ，故 銦、 壓電 此方 此方 震動 是在 -24- 200529480 (21) 壓電層上形成電極以及/或是震動部的步驟以及連接震動 部與第二基板以將震動部與壓電層傳送至第二基板的步驟 。第二基板係透過第6A至6E圖中所示之步驟設有個別液 體腔體12、液體通道2以及共同液體腔體4。第6A圖所示 之步驟係在基板上針對各個別液體腔體形成一光罩。第6B 圖所示之步驟係由基板頂部進行蝕刻等製程（圖中的影線 區域代表被處理的部分）。第6C圖所示之步驟係爲移除 _ 光罩並設置一對應至液體通道2之光罩。第6D圖中所示之 步驟係透過蝕刻等相關製程將基板上之影線區域處理成液 體通道與共同液體腔體。第6E圖所示爲光罩移除後，具 有個別液體腔體、液體通道與共同液體腔體之基板。第6F 圖所示爲將基板連接至另一具有排出部與部分共同液體腔 體之基板。具有液體排出部之基板表面1 6最好處理爲具有 排水性。 連接至第一基板上壓電層之第二基板係應用在第6E φ 或6F圖中所示之情況。當壓電層不具有震動部時，具有 震動部在個別液體腔體1 2上之第二基板即被使用（第6E 或6F圖）。第7圖所示爲第一基板被連接然後被移除後， 圖案化之壓電層之示意圖。上電極8係在震動部5側依序設 有第二電極與第一電極。 當第二基板利用傳送壓電層並移除第一基板以設置震 動部時（如第二方法之替代方法所描述），壓電係可先圖 案化也可不先圖案化。當採用此方法時’以金屬連接層作 爲下電極爲較佳。 -25- 200529480 (22) 本發明製造噴墨頭之方法包括有圖案化壓電層以及/ 或是在製程中移除第一基板（本發明之特色之一）。在此 製程中，以製程的角度來說將金屬的第一電極層作爲蝕刻 的停止層係爲一較佳實施例。保持前述區間之半頻寬可最 小化因壓電圖案化步驟或是基板移除步驟所產生的應力改 變，藉以避免破裂、剝落或是變形等問題。是故，本發明 可將介電元件在大尺寸的基板上製造，從而減少裝置的單 φ 位成本並改善產能。相同的效果亦發生在壓電圖案化步驟 ，並可有效減少因製造過程所產生元件特性改變的問題。 以下搭配範例說明本發明。 [範例一] 一塗佈有l〇〇nm厚度之熱氧化二氧化矽層之矽基板可 在3 00 °C下，藉由濺鍍塗佈上一層100nm厚度之鉑層以作 爲第一電極層，然後將基板控制在600 °C下藉由有機金屬 φ 化學氣相沉積法將基板塗佈上厚度15nm的SRO ( SrRu03 )層，然後將基板控制在5 00 °C下藉由有機金屬化學氣相 沉積法將基板塗佈上厚度290nm的Pb ( Zr、Ti ) 03介電 層（Zr/Ti比率爲47/5 3 )。至此，已製造出平行於基板表 面之（111)方向的99%以上XRD取向之晶體導向度的多 層薄片結構。多層薄片中介電層、第二電極層與第一電極 層的半頻寬f3、f2、Π係透過pseudo-Voigt函數的決定分 別爲3.9°、1.7°、0.46。（如第11至13圖所示）。介電層與 第二電極層係如前所述利用（1 0 1 )頂峰來進行分析。多 -26- 200529480 (23) 層薄片接者再塗佈上厚度lOOnm的SRO層以作爲上電極 ，藉以製造本發明之介電元件。透過電性分析的決定，其 具有 47pC/cm2 的殘留極化（remanent ρ ο 1 ar i z at i ο η) 2 P r 與 71K V/cm的矯頑力（coercive force) Ec。這些性質已足 夠製造鐵電記憶體所需的元件。 [範例二] ρ 接者敘述本發明作爲壓電元件之介電元件。 透過濺鍍將200 μιη厚之（1 10 )導向矽基板塗佈上 1.5μηι厚之氮化矽層。控制基板在200 °C，並透過rf濺鍍 塗佈上5nm厚之鈦層以作爲錨釘層以及50nm厚之銥電極 層。然後控制基板在60(TC，同樣透過rf濺鍍塗佈上 100nm厚度之SRO層以作爲第二電極層。接者塗佈2.5μπι 厚度的Pb(Zr、Ti) 03壓電層（Zr/Ti比率爲48/52 )，以 及一鉑/鉻層以作爲上電極，其中壓電層係圖案化爲45 μιη ^ 寬、3 mm長之矩形。矽基板透過濕蝕刻將部分區域移除 以形成58μιη寬、2.2mm長之個別液體腔體，藉以製造具 有高度84μηι的排出部之壓電元件。第2圖所示爲圖案化壓 電元件之剖視圖，第一電極層可在製程中充分扮演蝕刻停 止層的角色。當施予20V的電壓時，此壓電元件可位移達 0 · 1 5 m 〇 用以組成壓電元件之PZT層、SRO層與銥層均在（ 111)方向具有99%以上之晶體導向，並透過與範例一相 同的方法具有 0.53° ( Π ) 、2.1° ( f2 ) 、4.5。（ f3 )的半 -27- 200529480 (24) 頻寬。 第10圖中具有液體通道2、排出部1與墨水供應通道之 不銹鋼基板係連接至前述的元件，藉以製作出本發明之噴 墨頭。 此元件已確認可在驅動電壓20V時平順地排出液滴’ 亦確認各部位與各裝置之間的特性改變極其有限。 | [範例三] 接者敘述本發明製造介電元件之另一實施例，其所採 用之製程係不同於範例二。 一（110)導向之矽基板塗佈有一 10 〇nm厚度之鉑層 以作爲第一電極層（基板溫度控制在25 0 °C )，並在基板 溫度控制在室溫Tl、650°C T2以及520°C T3時，塗佈60nm 厚度之LaNi03層以作爲第二電極層以及3.0μηι厚度之Pb (Zr、Ti ) 03層（Zr/Ti比率爲5 0/5 0 )以作爲壓電層，壓 φ 電層塗佈有200nm厚度之鉑/鈦電極層以及2.0μιη厚度之 SiN層以作爲震動部。此基板係在150°C時透過金層連接 至一第二矽基板，藉以準備進入第6E圖中所示之情形。 連接完成後，（1 〇〇 )導向之矽基板即透過強鹼蝕刻被移 除。第一與第二電極層並透過ICP進行圖案化。壓電層係 透過混合酸作爲蝕刻劑以進行蝕刻圖案化，藉以留存在個 別液體腔體。再將製作出的多層薄片結構連接至具有 20μιη直徑排出部之不銹鋼（SUS)平板，從而製造出本 發明之噴墨頭。其排出效能已被證實與範例二所製造出之 -28- 200529480 (25) 結果相仿。 第一電極層、第二電極層與壓電層在（111)方向具 有99%之晶體導向度，並各自具有0.56° (fl) 、2.0°(f2 )、3.3°(f3)的半頻寬。第一電極層替換爲（110)導向 矽基板之噴墨頭所展現出之特性亦未變化太多。 [相對於範例一之範例四] g —塗佈有20nm厚度之二氧化矽層係塗佈上一層二氧 化鈦層，然後控制基板溫度在200 °C時，塗佈上70nm厚度 之（1 1 1 )導向鉑層。此完成的多層薄片結構在控制基板 溫度爲500°C時，直接地或是利用MO-CVD製程透過40nm 厚度之（111)導向 SRO層塗佈上厚度3 00nm之（111) 導向PZT層（Zr/Ti比率爲40/60 )，藉以評鑑其鐵電特性 。此SRO薄膜係當基板溫度控制在600°C時設置。而製作 出的本發明具有SRO層之壓電元件的殘留極化（remanent ^ P〇larization)2Pr爲44pC/cm2，而不具有SRO層的殘留極 化（remanent polarization)2Pr 則爲 21pC/cm2。而層體的半 頻寬則爲 〇·63 ° ( Π ) 、2.9。（ Π ) 、4.4° ( f3 )。 [相對於範例二] (U 1 )導向之單晶體氧化鎂基板係在60(TC的溫度下 透過灘鍍塗佈上ΙΟΟηηι厚度之鉑層以形成（111)導向層 。然後透過濺鍍在6 5 0 °C時塗佈上15nm厚度之SRO層以 及在60 0 °C時塗佈上PZT層（Zr/Ti比率爲4 8/52 )。這些 -29- 200529480 (26) 層體之半頻寬爲0.09°(：['1)、0.48°(€2)、1.5°([3)。 PZT層之半頻寬可謂相當寬廣。此多層薄片在如範例三連 接至第二基板時會產生多處剝落，故需要一些改善措施。 此外，當ΡΖΤ層直接與鉑層相接觸而沒有PtTi03層作爲 中介時，其結晶度的變化很大。 [相對於範例二之範例五] g ( 100 )導向之矽基板被沖洗以移除表面之氧化物層 ，並施予H202以在其上另形成一氧化物層。控制基板溫 度在800 °C以透過濺鍍金屬標的塗佈上鉻層，然後在濺鍍 含有30% Y成分之標的以塗佈上YSZ層。此YSZ層係爲 (100 )導向之單晶體取向附生層。 塗佈有上述總厚度約30nm至60nm層體之基板係在60 °C時塗佈上50nm至80nm厚度之鉑層。此鉑層之半頻寬fl 爲0.10°。然後在基板溫度600 t時再塗佈上150nm厚度之 φ SRO層。鉑層與SRO層均爲（1 1 1 )導向之單晶體。接者 再將PZT層形成於其上，如此即形成（1 1 1 )導向之單晶 體。爲求比較，一（111)導向且不具SRO之鉑層係塗佈 上一 PZT層。然而，PZT層並非單晶體，且在面內方向 爲隨機導向，並在面外方向具有（110)成分。 上述層體在犧牲單晶體之3.0。半頻寬Π (決定（111 )導向之單晶體鉑層）以保持單晶體至介電層。然而，超 過3.0°後單晶體即不復見，且介電層也非單軸導向，而是 具有多個其他導向之頂峰。 -30- 200529480 (27) 雖然本發明以前述之較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習相像技藝者，在不脫離本發明 之精神和範圍內，當可作些許之更動與潤飾，因此本發明 之專利保護範圍須視本說明書所附之申請專利範圍所界定 者爲準。 【圖式簡單說明】 第1圖所示爲噴墨頭之結構示意圖； 第2圖所示爲壓電元件之剖視圖； 第3A至3D圖所示爲本發明介電元件之製造流程示意 圖， 第4圖所示爲噴墨頭之平面示意圖； 第5圖所示爲噴墨頭中個別液體腔體之平面示意圖； 第6A至6F圖所示爲噴墨頭第二基板之製造流程示意 圖； 第7圖所示爲噴墨頭縱向剖視示意圖； 第8圖所示爲噴墨記錄單元示意圖； 第9圖所示爲噴墨記錄單元移除外部元件後之示意圖 第10圖所示爲具有相連通之液體通道與排出部之基板 剖視圖； 第1 1圖所示爲代入pseudo-Voigt函數以求取交互晶格 圖中頂峰之半頻寬示意圖； 第12圖所示爲代入pseudo-Voigt函數以求取交互晶格 -31 - 200529480 (28) 圖中頂峰之半頻寬示意圖；以及 第13圖所示爲代入pseudo-Voigt函數以求取交互晶格 圖中頂峰之半頻寬示意圖。 【主要元件符號說明】 1 排 出 部 2 液 體 通 道 3、 12 個 別 液 體 腔 4 共 同 液 體 腔 5 震 動 部 6、 22 第 一 電 極 層 7 壓 電 層 8、 26 上 電 極 層 9、 23 第 二 電 極 層 2 1 基 板 24 介 電 層 8 1 - 85 ' 87 外 部 元 件 90 回 復 部 92 滑 動 架 97 白 動 餵 送 器 98 媒 介 輸 出 部 99 傳 送 部 -32-

Claims (1)

  1. 200529480 ⑴ 十、申請專利範圍 1. 一種介電元件，係在一基板上依序設有一下電極層 、一介電層與一上電極層，其中： 該下電極層與該上電極層至少其中之一係包括有一主 要由金屬組成之第一電極層以及一主要由氧化物組成之第 二電極層； 該第一電極層、該第二電極層與該介電層均各自具有 Φ 優先導向晶體結構或是單軸導向晶體結構；以及 該第一電極層、該第二電極層與該介電層均符合下列 的關係式（1 ):
    f3>f2>f 1 ^0.1° 其中fl、f2、f3係分別爲優先導向軸或是單軸導向軸 之該第一電極層、該第二電極層以及該介電層的X射線 φ 繞射儀（XRD )頂峰之半頻寬，其寬度係由pseudo-Voigt 函數的代入來決定，且Π係介於0.1°至10°之間。 2 ·如申請專利範圍第1項所述之介電元件，其中該第 一電極層之金屬係爲面心立方晶體系統，並爲（11 1 )導 向。 3 ·如申請專利範圍第1項所述之介電元件，其中該第 二電極層係主要由鈣駄礦（perovskite )氧化物所組成， 該鈣鈦礦氧化物係優先導向或單軸導向於（1 1 1 )方向， 並透過pseudo-Voigt函數的代入決定而在（1〇1)方向具 -33- 200529480 (2) 有0.5。至3.0。之間XRD頂峰之半頻寬f2，該（101 )方向 係與該第二電極層之表面不相垂直。 4. 如申請專利範圍第1項所述之介電元件，其中該介 電層係具有鈣鈦礦（p e r 〇 v s k i t e )結構，該鈣鈦礦結構係 優先導向或單軸導向於（111)方向，並透過 pseudo-Voigt函數的代入決定而在（101)方向具有1.0°至6.0°之 間XRD頂峰之半頻寬f3，該（101)方向係與該介電層之 p 表面不相垂直。 5. —種介電元件，係在一基板上依序設有一下電極層 、介電層與一上電極層，其中： 該下電極層係包括有一第一電極層與一第二電極層， 該第一電極層主要由面心立方晶體金屬所組成，且爲（ 111)導向，並透過pseudo-Voigt函數的代入決定而具有 0.1°至10°之間的XRD ( 1 1 1 )頂峰半頻寬，而該第二電極 層係與該第一電極相鄰接，並主要由鈣鈦礦氧化物所組成 B ，該鈣鈦礦氧化物係導向於（1 1 1 )方向，並透過pseudo-Voigt函數的代入決定而在具有0.5°至1 1 °之間之XRD ( 1 〇 1 )頂峰半頻寬；以及 該介電層係具有導向於（1 1 1 )方向之鈣鈦礦結構， 並透過pseudo-Voigt函數的代入決定而具有1.0°至12°之 間的XRD ( 101 )頂峰半頻寬。 6 ·如申請專利範圍第5項所述之介電元件，其中該基 板係由砂所組成，並於該基板上形成有一至少5 n m厚度之 二氧化矽層以作爲中介層。 -34- 200529480 (3) 7.如申請專利範圍第1至6項中任一項所述之介電元件 ，其中該介電層係在（1 1 1 )方向具有至少8 0 %以上之晶 體導向度。 8 .如申請專利範圍第7項所述之介電元件，其中該介 電層係在（111)方向具有至少99%以上之晶體導向度。 9. 一種介電元件，係在一基板上依序設有一下電極層 、一介電層與一上電極層，其中： B 該下電極層與該上電極層至少其中之一係包括有一主 要由金屬組成之第一電極層與一主要由氧化物組成之第二 電極層； 該第一電極層、該第二電極層與該介電層均爲單晶體 層；以及 該第一電極層、該第二電極層與該介電層均符合下列 的關係式（1 ): • f3>f2>fl - O.r ( 1 ) 其中Π、f2、f3係分別爲該第一電極層、該第二電極 層以及該介電層的X射線繞射儀（XRD )頂峰之半頻寬， 其寬度係由pseudo-Voigt函數的代入來決定，且fi係介 於0.1 °至3 °之間。 1 0 · —種介電元件，包括有： 一（100)導向之單晶體薄膜，係包括有至20%重 量百分比之Y2〇3，而剩餘成分則爲Zr〇2 ; 35- 200529480
    一（π 1 )導向之單晶體薄膜，係由面心立方晶體金 屬所組成； 一（1 U )導向之單晶體薄膜，係由鈣鈦礦氧化物所 組成；以及 一由鈣鈦礦氧化物所組成之（1 1 1 )導向單晶體薄膜 ，係作爲一介電層，且前述各層係依序設置於一（1〇〇) 導向矽基板上。 g 1 1 · —種壓電元件，係具有如申請專利範圍第1、5、9 、10項其中任一項中所述之介電元件。 12. —種噴墨頭，係包括有一液體通道與一壓電元件 ，該液體通道係與一排出部相接通，藉以將液體自該排出 部排出，該壓電元件係用以給予該液體通道內之液體能量 以自該排出部排出，該壓電元件係如申請專利範圍第11項 所述之壓電元件。 13. —種製造申請專利範圍第1、5、9或1〇項中任一項 φ 之介電元件之方法，其中： 該基板溫度係設定符合下列的關係式（2 ):
    T2 ^ T3>T1 Τ 1係爲第一電極層形成時之基板溫度； Τ2係爲第二電極層形成時之基板溫度； Τ3係爲介電層形成時之基板溫度。 -36 -
TW094100090A 2004-01-09 2005-01-03 Dielectric element, piezoelectric element, ink jet head and method for producing the same head TWI264839B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004004748 2004-01-09

Publications (2)

Publication Number Publication Date
TW200529480A true TW200529480A (en) 2005-09-01
TWI264839B TWI264839B (en) 2006-10-21

Family

ID=34650737

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094100090A TWI264839B (en) 2004-01-09 2005-01-03 Dielectric element, piezoelectric element, ink jet head and method for producing the same head

Country Status (6)

Country Link
US (1) US7262544B2 (zh)
EP (1) EP1560278B9 (zh)
KR (1) KR100875315B1 (zh)
CN (1) CN100457458C (zh)
DE (1) DE602005011690D1 (zh)
TW (1) TWI264839B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820314B (zh) * 2019-03-22 2023-11-01 日商大口電材股份有限公司 半導體元件搭載用基板

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672883B1 (ko) * 2003-01-31 2007-01-24 캐논 가부시끼가이샤 압전 소자
JP4717344B2 (ja) * 2003-12-10 2011-07-06 キヤノン株式会社 誘電体薄膜素子、圧電アクチュエータおよび液体吐出ヘッド
TWI255057B (en) * 2004-02-27 2006-05-11 Canon Kk Dielectric element, piezoelectric element, ink jet head and ink jet recording apparatus and manufacturing method of same
JP2005244133A (ja) * 2004-02-27 2005-09-08 Canon Inc 誘電体素子、圧電素子、インクジェットヘッド及びインクジェット記録装置、並びにこれらの製造方法
US7235917B2 (en) * 2004-08-10 2007-06-26 Canon Kabushiki Kaisha Piezoelectric member element and liquid discharge head comprising element thereof
US8082640B2 (en) * 2004-08-31 2011-12-27 Canon Kabushiki Kaisha Method for manufacturing a ferroelectric member element structure
JP2006069152A (ja) * 2004-09-06 2006-03-16 Canon Inc インクジェットヘッド及びその製造方法
US20070046153A1 (en) * 2005-08-23 2007-03-01 Canon Kabushiki Kaisha Piezoelectric substrate, piezoelectric element, liquid discharge head and liquid discharge apparatus
US7521845B2 (en) * 2005-08-23 2009-04-21 Canon Kabushiki Kaisha Piezoelectric substance, piezoelectric element, liquid discharge head using piezoelectric element, and liquid discharge apparatus
US7591543B2 (en) * 2005-08-23 2009-09-22 Canon Kabushiki Kaisha Piezoelectric member, piezoelectric member element, liquid discharge head in use thereof, liquid discharge apparatus and method of manufacturing piezoelectric member
US7528530B2 (en) * 2005-08-23 2009-05-05 Canon Kabushiki Kaisha Piezoelectric substance, piezoelectric substance element, liquid discharge head, liquid discharge device and method for producing piezoelectric substance
US7528532B2 (en) * 2005-08-23 2009-05-05 Canon Kabushiki Kaisha Piezoelectric substance and manufacturing method thereof, piezoelectric element and liquid discharge head using such piezoelectric element and liquid discharge apparatus
US8142678B2 (en) * 2005-08-23 2012-03-27 Canon Kabushiki Kaisha Perovskite type oxide material, piezoelectric element, liquid discharge head and liquid discharge apparatus using the same, and method of producing perovskite type oxide material
US7998362B2 (en) * 2005-08-23 2011-08-16 Canon Kabushiki Kaisha Piezoelectric substance, piezoelectric element, liquid discharge head using piezoelectric element, liquid discharge apparatus, and production method of piezoelectric element
US7759845B2 (en) * 2006-03-10 2010-07-20 Canon Kabushiki Kaisha Piezoelectric substance element, liquid discharge head utilizing the same and optical element
JP5188076B2 (ja) * 2006-04-03 2013-04-24 キヤノン株式会社 圧電素子及びその製造方法、電子デバイス、インクジェット装置
US8198199B2 (en) * 2007-03-30 2012-06-12 Canon Kabushiki Kaisha Epitaxial film, piezoelectric element, ferroelectric element, manufacturing methods of the same, and liquid discharge head
JP2008258516A (ja) * 2007-04-09 2008-10-23 Funai Electric Co Ltd 圧電素子及び結晶質セラミックスの成膜方法
JP4361102B2 (ja) * 2007-09-12 2009-11-11 富士フイルム株式会社 圧電素子の製造方法
JP5531653B2 (ja) * 2010-02-02 2014-06-25 日立金属株式会社 圧電薄膜素子、その製造方法及び圧電薄膜デバイス
WO2011145453A1 (ja) * 2010-05-17 2011-11-24 株式会社村田製作所 圧電アクチュエータ及び駆動装置
US8456061B2 (en) * 2011-01-25 2013-06-04 Hewlett-Packard Development Company, L.P. Architecture for piezoelectric MEMS devices
US8426270B2 (en) * 2011-07-22 2013-04-23 Intermolecular, Inc. Memory device with a textured lowered electrode
US8866367B2 (en) 2011-10-17 2014-10-21 The United States Of America As Represented By The Secretary Of The Army Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making
US9761785B2 (en) 2011-10-17 2017-09-12 The United States Of America As Represented By The Secretary Of The Army Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing
JP2013197522A (ja) * 2012-03-22 2013-09-30 Ricoh Co Ltd 圧電体薄膜素子とその製造方法、該圧電体薄膜素子を用いた液滴吐出ヘッドおよびインクジェット記録装置
JP2017063138A (ja) * 2015-09-25 2017-03-30 株式会社リコー 圧電体膜、圧電デバイス、圧電体膜の製造方法
JP2017092097A (ja) * 2015-11-04 2017-05-25 セイコーエプソン株式会社 圧電素子、超音波プローブ、超音波測定装置及び圧電素子の製造方法
KR102383925B1 (ko) * 2019-12-18 2022-04-08 엔지케이 인슐레이터 엘티디 진동판 접합체
JP7667052B2 (ja) * 2021-09-27 2025-04-22 富士フイルム株式会社 圧電積層体及び圧電素子
EP4216245A3 (en) 2022-01-19 2023-11-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device comprising the capacitor, and method of fabricating the capacitor
CN116046029B (zh) * 2023-03-27 2023-07-14 成都凯天电子股份有限公司 压电式力学传感器温度漂移补偿结构及其补偿方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3104550B2 (ja) 1994-10-17 2000-10-30 松下電器産業株式会社 圧電アクチュエータおよびその製造方法
JP3209082B2 (ja) 1996-03-06 2001-09-17 セイコーエプソン株式会社 圧電体薄膜素子及びその製造方法、並びにこれを用いたインクジェット式記録ヘッド
JP3796394B2 (ja) * 2000-06-21 2006-07-12 キヤノン株式会社 圧電素子の製造方法および液体噴射記録ヘッドの製造方法
JP3754897B2 (ja) 2001-02-09 2006-03-15 キヤノン株式会社 半導体装置用基板およびｓｏｉ基板の製造方法
JP3833070B2 (ja) 2001-02-09 2006-10-11 キヤノン株式会社 液体噴射ヘッドおよび製造方法
WO2002093740A1 (en) 2001-05-11 2002-11-21 Ube Electronics, Ltd. Film bulk acoustic resonator
US6663989B2 (en) 2001-06-06 2003-12-16 Max-Planck-Institut Fur Mikrostrukturphysik Non c-axis oriented bismuth-layered perovskite ferroelectric structure epitaxially grown on buffered silicon
JP4099818B2 (ja) 2001-12-10 2008-06-11 セイコーエプソン株式会社 圧電アクチュエータ及びインクジェット式記録ヘッド
JP3817730B2 (ja) * 2001-12-10 2006-09-06 セイコーエプソン株式会社 圧電アクチュエータの製造方法、インクジェット式記録ヘッド、及びプリンタ
JP2004006722A (ja) * 2002-03-27 2004-01-08 Seiko Epson Corp 圧電アクチュエータ、インクジェット式ヘッド及び吐出装置
JP4086535B2 (ja) 2002-04-18 2008-05-14 キヤノン株式会社 アクチュエータ及びインクジェットヘッドの製造方法
US6969157B2 (en) * 2002-05-31 2005-11-29 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, method for manufacturing the same, and ink jet recording apparatus
JP4708667B2 (ja) 2002-08-08 2011-06-22 キヤノン株式会社 アクチュエータおよび液体噴射ヘッド
JP4457587B2 (ja) * 2002-09-05 2010-04-28 セイコーエプソン株式会社 電子デバイス用基体の製造方法及び電子デバイスの製造方法
JP3873935B2 (ja) * 2003-06-18 2007-01-31 セイコーエプソン株式会社 強誘電体メモリ素子
JP4165347B2 (ja) * 2003-06-25 2008-10-15 セイコーエプソン株式会社 圧電素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820314B (zh) * 2019-03-22 2023-11-01 日商大口電材股份有限公司 半導體元件搭載用基板

Also Published As

Publication number Publication date
KR100875315B1 (ko) 2008-12-19
DE602005011690D1 (de) 2009-01-29
KR20050073410A (ko) 2005-07-13
EP1560278B9 (en) 2009-08-19
CN100457458C (zh) 2009-02-04
EP1560278B1 (en) 2008-12-17
CN1636729A (zh) 2005-07-13
EP1560278A1 (en) 2005-08-03
TWI264839B (en) 2006-10-21
US7262544B2 (en) 2007-08-28
US20050168112A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
TW200529480A (en) Dielectric element, piezoelectric element, ink jet head and method for producing the same head
TWI253392B (en) Dielectric member, piezoelectric member, ink jet head, ink jet recording apparatus and producing method for ink jet recording apparatus
TWI249437B (en) Dielectric thin film element, piezoelectric actuator and liquid discharge head, and method for manufacturing the same
KR100581257B1 (ko) 압전소자, 잉크젯헤드, 각속도센서 및 이들의 제조방법,그리고 잉크젯방식 기록장치
CN101490316B (zh) 压电物质、压电元件及使用压电元件的液体排出头和液体排出设备
JP5164052B2 (ja) 圧電体素子、液体吐出ヘッド及び液体吐出装置
CN100590902C (zh) 压电元件
CN100592982C (zh) 致动器装置的制造方法以及致动器装置和液体喷射头
CN100402292C (zh) 电介质元件、压电元件、喷墨头和喷墨记录装置
JP2007288123A (ja) エピタキシャル酸化物膜、圧電膜、圧電膜素子、圧電膜素子を用いた液体吐出ヘッド及び液体吐出装置
JP2004186646A (ja) 圧電素子、インクジェットヘッド及びこれらの製造方法、並びにインクジェット式記録装置
JP5241087B2 (ja) 圧電体、圧電素子、圧電素子を用いた液体吐出ヘッド、液体吐出装置及び圧電素子の製造方法
JP3907628B2 (ja) 圧電アクチュエーターおよびその製造方法ならびに液体吐出ヘッド
JP2009113419A (ja) 液体噴射ヘッドの製造方法及び圧電素子の製造方法
JP2005119166A (ja) 圧電素子、インクジェットヘッド、及びこれらの製造方法、並びにインクジェット式記録装置
JP5398131B2 (ja) 圧電体素子、圧電体の製造方法及び液体噴射ヘッド
JP5241086B2 (ja) 圧電体、圧電素子、圧電素子を用いた液体吐出ヘッドおよび液体吐出装置
JP4250593B2 (ja) 誘電体素子、圧電体素子、インクジェットヘッド及びその製造方法
JP5304976B2 (ja) 積層膜の製造方法及びアクチュエータ装置の製造方法並びに液体噴射ヘッドの製造方法、アクチュエータ装置
JP4689482B2 (ja) 圧電アクチュエーター、圧電アクチュエーターの製造方法、液体吐出ヘッド
JP5152461B2 (ja) 圧電素子及びその製造方法並びに液体噴射ヘッド及び液体噴射装置
JP2003347618A (ja) 圧電素子、インクジェットヘッド及びこれらの製造方法、並びにインクジェット式記録装置
JP2011166037A (ja) 圧電素子の製造方法、圧電素子、液体噴射ヘッド及び液体噴射装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees