TW200527594A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TW200527594A
TW200527594A TW093132436A TW93132436A TW200527594A TW 200527594 A TW200527594 A TW 200527594A TW 093132436 A TW093132436 A TW 093132436A TW 93132436 A TW93132436 A TW 93132436A TW 200527594 A TW200527594 A TW 200527594A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
manufacturing
mask
semiconductor device
Prior art date
Application number
TW093132436A
Other languages
English (en)
Inventor
Junji Noguchi
Hideo Aoki
Shoji Hotta
Takayuki Oshima
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200527594A publication Critical patent/TW200527594A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

200527594 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置之製造技術，尤其係關於 一種有效適用於具有包含以銅（Cu)為主要成分之導電膜的 佈線之半導體裝置製造之技術。 【先前技術】 作為用於實現高速、高性能的LSI之技術，必須採用層間 絕緣膜之介電常數低且使用金屬鑲嵌法的Cu佈線。尤其 疋’層間絕緣膜的低介電常數化不僅能降低佈線間電容， 還可降低LSI的電力消耗，故為非常重要的技術。 金屬鑲嵌法具有：單金屬鑲嵌法，其係在裸洞中埋入插 塞之後，在佈線溝内形成Cu佈線；及雙道金屬鑲嵌法，其 係在裸洞及佈線溝内同時形成以佈線，但從縮短工序的觀 點來看，吾人認為今後後者之雙道金屬鑲嵌法將成為主流。 以下說明使用雙道金屬鑲嵌法的Cu佈線形成方法之一實 例，首S，在下層佈線的上部堆疊層間絕緣膜之後，在層 間絕緣膜的上部堆疊硬掩模用絕緣膜，接著將纽膜作為 掩板進行乾式姓刻’藉此在硬掩模用絕緣膜和層間絕緣膜 上$成H接著，在除去光阻膜之後，將硬掩模用絕緣 膜作為掩模進行乾式則，將層間絕緣膜㈣到—半而形 成布線溝如此’在形成佈線溝之工序中，因為在層間絕 緣之一丰彳奉丨卩亡丨 ^ J ’所以钱刻之掩模係使用對層間絕緣 ^蝕刻k擇比南於光阻膜之絕緣膜。之後，在用賤射法 〆 '又去在裸洞之内部和佈線溝之内部埋入Cu膜後，利用 96360.doc 200527594 化學機械研磨法除去佈線溝外部之〇11膜，而形成（：11佈線。 曰本專利特開2003-168738號公報（專利文獻丨）中，作為以 金屬鑲嵌法形成Cu佈線時之層間絕緣膜，揭示有介電常數 比氧化矽膜低之SiOC系絕緣膜；作為硬掩模用絕緣膜，揭 示有氮化矽膜、碳化矽（SiC)膜和SiCN(氮碳化矽）膜。 曰本專利特開2000-3 1 i 899號公報（專利文獻2)雖然非關 金屬鑲嵌法，然其中揭示之技術，係將包含金屬氧化物膜 等之硬掩模層和堆疊在其上部之光阻膜作為掩模，而將細 微之線/蓋之金屬佈線圖案化。其中作為金屬氧化物，較佳 係氧化鈕、氧化鋁、二氧化鈦等。 專利文獻1 曰本專利特開2003-168738號公報 專利文獻2 曰本專利特開2000_311899號公報 本發明者研究在低介電常數層間絕緣膜材料中使ffisi〇c 膜之雙道金屬鑲嵌製程之結果，發現在層間絕緣膜上形成 佈線溝之工序中，使用氮化矽膜、Sic膜或SiCN膜作為硬掩 模之情形時，不能充分確保硬掩模和層間絕緣膜之蝕刻選 擇比。 / 、 因此’對替代上述絕緣膜之硬掩模用絕緣材料進行各種 研究之結果，證實氧化鋁膜具備充分之蝕刻 選擇比。下面說明本發明者使用氧化鋁膜作為硬掩模而實 施之Cu佈線之形成方法。 首先，使用衆所周知之單金屬鑲嵌法在半導體基板上形 96360.doc 200527594 成第1層Cu佈線之後，在第1層佈線之上部依序堆疊屏障絕 緣膜、由S i Ο C膜構成之層間絕緣膜、由氧化石夕膜構成之罩 蓋絕緣膜及氧化鋁膜。屏障絕緣膜係用於防止第丨層佈線中 之Cu在層間絕緣膜中擴散之絕緣膜，其由Sic膜或SiCN膜 構成。罩蓋絕緣膜係在藉由化學機械研磨形成Cu佈線時， 用於保護機械強度比氧化矽膜低之Sioc膜（層間絕緣膜）之 絕緣膜，其由氧化矽膜構成。 接著，在藉由將第1光阻膜作為掩模進行乾式蝕刻，將氧 化鋁膜圖案化而形成氧化鋁掩模之後，除去第丨光阻膜，接 著，藉由將裸洞形成區域成開口之第2光阻膜作為掩模，對 罩蓋絕緣膜及層間絕緣膜進行乾式蝕刻，而在第〗層 t部形成裸洞。接著’在除去第2光阻膜之後，將氧化銘掩 模作為掩模，對罩蓋絕緣膜及㈣絕賴進行乾式韻刻， 藉此形成佈線溝。 根據上m在以氧化料模作為掩模進行乾式㈣ 而在層間絕緣膜上形成佈線溝時，氧化紹掩模對膜（層 =、巴緣膜）係π選擇比。可是，若在第2光阻膜與氧化銘掩 核之間產生偏差，則在佈線溝形成之前形成裸洞時，氧化 鋁掩模之端部會露出於裸洞之内側。因此，露出部位之氧 化銘掩模也會㈣漏刻，使得氧㈣殘 側壁或底面。結果，在該氧化嶋附 = 殘渣將作為蝕刻格握無於乳化多呂 杳杈（作用，阻礙其後之層間絕緣膜之蝕 d所以會產生裸洞不能正常開口之問題。 本么明之目的在於提供—種技術，能夠在佈線溝形成之 96360.doc 200527594 前形成裸洞之雙道金屬 之層間絕緣膜之乾式* :序:’防止在*Sioc膜構成 形狀不自。 使用氧化鋁掩模時產生之裸洞 根據本說明蚩夕>、+、^ 场之描述及附圖 以及其他目的及新型特徵。 【發明内容】 可更容易理解本發明之前述 下面間單說明在本申請案 概要。 中揭示之發明中具代表性者之 本發明之半導體裳置之製造方法，具有以下工序： ⑷在形成有導電層之半導體基板上形成以獄膜為 主體之層間絕緣膜後’在前述層間絕緣膜上，形成佈線溝 形成區域成開口之氧化鋁掩模； (b)在前述⑷卫序之後，藉由將纽作為掩模進行乾式 姓刻’而在前述導電層上部之前述層間絕緣膜上形成裸洞； ⑷在除去前述光阻狀後，用氫㈣洗淨前述裸洞内 (d)在别述（c)工序之後，藉由將前述氧化鋁掩模作為掩 換進行乾式蝕刻，而在前述層間絕緣膜上形成佈線溝； k)在前述（d)工序之後，除去前述氧化鋁掩模；及 (f)在前述（e)工序之後，藉由在前述裸洞及前述佈線溝 之内部形成包含以銅為主體之導電膜之佈線，而將前述佈 、線和前述導電層電性連接。 本發明之半導體裝置之製造方法，具有以下工序： (a)在形成有導電層之半導體基板上形成以Si〇C膜為 96360.d〇c 200527594 主體之層間絕緣膜後，在前述層間絕緣膜上，形成佈線溝 形成區域成開口之氧化鋁掩模； (b)在前述⑷卫序之後，在前述氧化歸模之上部形成 有機系SOG膜’並在前述有機系Sqg膜之上部形成無機系 SOG 膜； (〇藉由將光阻膜成為掩模之乾式蝕刻，而在裸洞形成 區域之前述有機系SOG膜及前述無機系s〇G膜上形成開 σ ; (d) 在前述（c)工序之後，除去前述光阻膜； (e) 在前述（d)工序之後，藉由將前述有機系s〇G膜及前 述無機系SOG膜作為掩模進行乾式蝕刻，而在前述導電層 上部之前述層間絕緣膜上形成裸洞，並除去前述無機^ SOG 膜； ’、 (f) 在用濕蝕刻除去前述有機系SOG膜之後，藉由將前 述氧化鋁掩模作為掩模進行乾式蝕刻，而在前述層間絕緣 膜上形成佈線溝； ' (g) 在剷述（f)工序之後，除去前述氧化鋁掩模，·及 (h) 在4述（g)工序之後，藉由在前述裸洞及前述佈線溝 之内部形成包含以銅為主體的導電膜之佈線，而將前述佈 線和前述導電層電性連接。 [發明之效果] 下面簡單說明根據在本申請案中揭示之發明中具代表性 者而得到之效果。 在佈線溝形成之前形成裸洞之雙道金屬鑲嵌工序中，即 96360.doc 200527594 便在由SiOC膜構成之層間絕緣膜之乾式蝕刻中使用氧化銘 掩模之情況下，也可防止裸洞形狀不良。 【實施方式】 下面，根據附圖來詳細地說明本發明之實施形態。另外， 在用於說明實施形態之全部附圖中，原則上對相同之構件 附以相同之符號，省略其重複說明。 (實施方式1) 本實施形態適用於具有多層佈線之CMOS-LSI，使用圖 圖I5，依工序順序來說明其製造方法。 首先，如圖1所示，使用衆所周知之半導體製造方法，在 由單晶矽構成之半導體基板（下面簡稱為基板}1之主面上， 形成η通道型MISFET(Qn)及p通道型MISFET(Qp)。圖中之符 旒2係在蝕刻基板1而形成之溝渠内部埋入氧化矽膜3而形 成之元件分離溝。4係p型井，5係11型井，在基板丨中離子植 入雜質後，進行熱處理而形成。 η通道型MISFET(Qn)包含如下構成：包含在p型井4之表 面形成的氧化矽膜或氧氮化矽膜等之閘極絕緣膜6;包含^ 閘極絕緣膜6之上部形成之多晶㈣等之閘極電極7;包含 在閘極電極7之側壁形成之氧化石夕膜等之側壁分隔件⑻及 在閘極電極7兩側之p型井4上形成之一對n型半導體區域 (源極、汲極川等。ρ通道型MISFET(Qp)包含閑極絕緣膜6、 閘極電極7]則壁分隔件10，爾在閘極電極7兩側之n 型井5上之-對p型半導體區域（源極、沒極如等。在構成。 通道型Μ鹏T(Qn)之閘極電極7之多晶韻中導人ρ(碌）， 96360.doc 200527594 在構成p通道型MISFET(Qp)之閘極電極7之多晶矽膜中導 入B(硼）。另外，在n通道型MISFET(Qn)之閘極電極了和^型 半導體區域（源極、汲極）U之各自表面、及p通道型 MISFET(Qp)之閘極電極7和p型半導體區域（源極、汲極）12 之各自表面上形成Co(鈷）矽化物膜13，其目的在於使閘極 電極7及源極、汲極低電阻化。 接著，如圖2所示，在基板丨上用CVD法堆疊氮化矽膜。 和氧化矽膜16之後，利用化學機械研磨法使氧化矽膜“之 表面平坦化。接著，在蝕刻n通道型MISFET(Qn)之n型半導 體區域（源極、汲極）11及ρ通道型MISFET(Qp)之ρ型半導體 區域（源極、汲極）12之各自上部之氧化矽膜16和氮化矽膜15 而形成接觸孔17之後，在各接觸孔17之内部形成插塞18。 插塞18例如包含由TiN(氮化鈦）構成之屏障膜與…（鎢）膜之 疊層膜。 接著，如圖3所示，在氧化矽膜16之上部用cvd法堆憂 SiOC膜20和罩蓋絕緣膜21之後，在罩蓋絕緣膜21之上部形 成佈線形成區域成開口之光阻膜23。必要時在光阻膜23之 下層形成反射防止膜22。罩蓋絕緣膜21包含利用CVD法堆 叠之氧化矽膜’其係在藉由化學機械研磨形成€1；1佈線時， 用於保護機械強度比氧化矽膜低之SiOC膜20。 作為SiOC膜2〇，有p-MTES(日立開發公司製造、比介電 系數=3.2)、CORAL(美國 Novellus System，Inc.製造、比介 電常數=2.7〜2.4、耐熱溫度=500。(：）和八111.(^2.7(曰本八8]^ 公司製造、比介電常數=2·7、耐熱溫度=45〇。〇等。另外， 96360.doc -12- 200527594 為了進一步降低介電常數，亦可使用多孔化膜之81〇(：膜。 此等SiOC系材料可透過CVD法形成。例如p-MTES是藉由使 用曱基三乙氧基矽烷和NsO混合氣體之CVD法形成。 接著，如圖4所示，將光阻膜23作為掩模，對反射防止膜 22、罩蓋絕緣膜21及Si〇C膜20進行乾式蝕刻，而在氧化矽 膜16之上部形成佈線溝25。以下工序中，在氧化矽膜16之 上部形成之第1層佈線26之膜厚係由罩蓋絕緣膜21和以〇〇 膜20之膜厚來規定。 接著，在藉由灰化除去光阻膜23及反射防止膜22之後， 如圖5所示，在佈線溝25之内部形成第1層佈線26。第1層佈 線26介以下層之插塞18而電性連接η通道型MISFET(Qn)之 源極、汲極（η型半導體區域11)或p通道型MISFET(Qp)之源 極、汲極（p型半導體區域12)。 要形成第1層佈線26，首先，用賤射法堆壘未完全埋入佈 線溝25内部之薄（50 nm左右）TiN膜，接著，用濺射法或電 鍍法堆壘完全埋入佈線溝25内部之厚（8〇〇 nm〜1600 nm左 右）Cu膜，之後，利用化學機械研磨法除去佈線溝25外部之 Cu膜和TiN膜。此處，也可採用濺射法堆壘15 nm左右之TiN 膜，接著堆壘15 nm左右之Ti膜之疊層膜構造，來代替單層 TiN膜。TiN膜係為防止Cu膜擴散至周圍之絕緣膜中之屏障 膜。屏障膜除TiN膜之外，可使用如WN(氮化鎢）或TaN(氮 化鈕）等之氮化金屬膜、或在此等氮化金屬膜中添加以之 膜、或例如Ta、Ti、W、TiW等之高熔點金屬膜等難以與Cu 反應之各種導電膜。 96360.doc •13- 200527594 接著，如圖6所示，在第}層佈線26之上部堆壘屏障絕緣 膜27之後’在屏障絕緣膜27之上部堆壘層間絕緣膜3〇、罩 蓋絕緣膜31及氧化鋁膜32。屏障絕緣膜27係用於防止第i 層佈線26中之Cu擴散至層間絕緣膜3〇中之絕緣膜，例如由 用電漿CVD法堆壘之膜厚為1〇 nm-4〇 nm左右之Sic(碳化矽） 膜或SiCN(碳氮化矽）膜構成。層間絕緣膜3〇係由介電常數 低之SiOC膜構成，用來降低在第}層佈線26和後續工序中在 其上層形成之第2層佈線（41)之間形成之電容。Si〇c膜利用鲁 CVD法堆壘’其膜厚為46〇 左右。罩蓋絕緣膜31包含利 用CVD法堆壘之膜厚為5〇 nm左右之氧化矽膜，用於在透過 化學機械研磨形成Cu佈線時，保護包含機械強度比氧化矽 膜低之sioc膜之層間絕緣膜30。氧化鋁膜32用濺射法堆 土’其膜厚為30nni〜75nm〇 接著’如圖7所示，在罩蓋絕緣膜3丨之上部堆壘反射防止 膜33和佈線溝形成區域成開口之光阻膜科後，將光阻膜μ 作為掩模，對反射防止膜33和氧化鋁膜32進行乾式蝕刻，籲 藉此形成氧化銘掩模32a。 接著’在藉由灰化除去光阻膜34及反射防止膜33之後， 如圖8所示，在氧化鋁掩模32a上部堆壘反射防止膜35和裸 同幵y成區域成開口之光阻膜3 6。而如圖9所示，藉由將光阻 膜36作為掩模，對反射防止膜35、罩蓋絕緣膜31及層間絕 緣膜30進行乾式蝕刻，形成裸洞37。此時，控制時間使在 裸洞37之底部到達層間絕緣3〇膜厚之一半左右的位置時停 餘刻另外，如圖1 〇所示，也可進行钱刻直到裸洞3 7之 96360.doc -14- 200527594 底部到達層間絕緣町層之料料膜27為止。此種情況 可使工序簡化’但由於屏障絕緣膜27之表面也會被蝕刻， 所以視屏障絕緣膜27之膜厚不同，有可能使第！層佈線26 之表面露出於裸洞37之底部。因此，必須考慮防止第丨層佈 線2 6之表面污染。 在上述蝕刻工序中，在光阻膜36與氧化鋁掩模32a之間產 生偏差時，氧化鋁掩模32a之端部會露出於裸洞37之内側。 因此硌出邛位之氧化鋁掩模32a也同時被餘刻，而在裸洞 37之側壁或底面附著氧化鋁殘渣39(參照圖9)。結果，在該 氧化鋁殘渣39附著之部位，氧化鋁殘渣39將作為蝕刻之掩 模起作用，阻礙其後之層間絕緣膜3〇之蝕刻，而無法使裸 洞3 7正常開口。 因此，在本實施形態中，在形成裸洞37之後，藉由灰化 除去光阻膜36及反射防止膜35，接著，如圖u所示，藉由 使用稀氫氟酸洗淨液洗淨裸洞3 7之内部，除去氧化鋁殘造 3 9。此時使用之稀氫氟酸洗淨液之氫氟酸濃度較佳為 0.1〜0.001%左右。當氫氟酸濃度較高之情形時，氧化鋁掩 模32a也會受到一定程度蝕刻，但只要是在如上述之低濃度 範圍内，則氧化鋁掩模32a之蝕刻量極少。 接著，如圖12所示，將氧化鋁掩模32a作為掩模，對罩蓋 絕緣膜3 1及層間絕緣膜3 0進行乾式蝕刻s藉此形成佈線溝 38。此時，裸洞37底部之層間絕緣膜30也被蝕刻，露出屏 障絕緣膜27之表面。該蝕刻係控制時間使佈線溝38底部到 達層間絕緣膜3 0膜厚之一半左右之位置時停止钱刻。 96360.doc -15- 200527594 在將氧化鋁掩杈32a作為掩模而對包含Si〇c膜之層間絕 緣膜30進行乾式㈣之上述_丄序中，在f通之氣曰麼（例 如200毫托〜1()()毫托）下進行钱刻之情形時，由於從氧化紹 掩模32a表面產1之氧化紹殘潰會附著在佈線溝％之内 部’阻礙層間絕緣膜30之韻刻，使得佈線溝38不能正常開 口 ° 因此，在本實施形'態巾，在將姓亥j氣體降為極低壓之條 件下敍刻層間絕緣膜30。具體言之，將姓刻氣體之麼力設 定在20毫托〜0.2毫托、較佳係1〇毫托〜〇2毫托之範圍内進行 钮刻。餘刻氣體較佳係CF4(四氟化碳），但也可使用其他蝕 刻氣體，例如在CHF”tC5F8中加入〇2和心(氬）之氣體等。 猎由在如此之條件下進行餘刻，可防止氧化銘殘潰附著在 佈線溝38内部之缺陷，而將佈線溝38形成正常開口。 接著如圖13所;^，藉由乾式钱刻除去露出於裸洞^底 部之屏障絕緣膜27，使第1㈣線26露出於裸肋底部。若 進行該乾式姓刻，則由於露出於裸洞37底部之p層佈線％ φ 表面也^曝路在钮刻氣體中，所以Cu與姓刻氣體反應產 生之Cu聚合物40會附著在第1層佈線26之表面。 接者’如圖U所示，在使用稀氫氟酸洗淨液除去氧化鋁 ' 之同時，也除去附著在第1層佈線26表面之Cu聚合 物40 〇 /之後’如圖15所示，按常法在佈線溝38及裸洞37之内部 乂成第2層佈線4卜換言之’首先用錢射法堆憂未完全埋入 、、、复溝3 8及裸洞37内部之較薄篇膜，接著用賤射法或電鍍 96360.doc -16- 200527594 法堆壘完全埋人佈線溝38及裸洞37内部之較厚⑽，之 後’透過化學機械研磨法除去佈線溝38外部之^膜和丁⑼ 雖然圖示省略， 但之後藉由重複上述之堆壘層間絕緣 膜、形成佈線溝及裸洞、 之上層形成多層CU佈 CMOS-LSI。 及埋入Cu膜，而在第2層佈線41 線’從而完成本實施形態之 (實施方式2) 在前述實施形態1中，將光阻膜36作為掩模進行乾式姓 刻’而在層間絕緣膜30上形成裸洞37,接著藉由灰化除去 光阻膜36後’將氧化銘掩模仏作為掩模進行乾式㈣，藉 此在層間絕緣膜30上形成佈線溝38(參照旧〜圖12)。 在上述工序中，因為在形成裸洞37之後藉由灰化除去光 阻膜36，所以露出於裸洞37側壁或底面之層間絕緣膜姆 被曝露在灰化氣體中而受到損害，而有可能引起裸洞”之 形狀不良。尤其是’為了進一步降低層間絕緣膜之介電 常數’而將膜多孔化之情形時，灰化氣體導致之損害大。 因此’在本實施形態中’說明防止層間絕緣膜3〇之灰化損 害之方法。 首先’如圖丄6所示，將光阻膜34作為掩模進行乾式蚀刻 而將氧化銘膜32圖案化’藉此形成氧化紹掩模…。此前之 工序與前述實施形態i之圖丨〜圖7中表示之工序相同。 接著，在藉由灰化除去光阻膜34及反射防止膜33之後， 如圖17所示，在氧仙掩模仏之上部形成有機s〇g膜"， 96360.doc 200527594 並進一步在有機SOG膜43之上部形成無機SOG膜44。此 處，無機S0G膜44雖然難以藉由濕式蝕刻除去，但其具有 灰化耐性高之特性。另一方面，有機S0G膜43則可藉由濕 式蝕刻除去，但其灰化耐性比無機S0G膜44低。作為無機 S0G膜44，例如有東京應化工業公司製之「Typel2」等， 作為有機SOG膜43，例如有美國Honeywell Electronic Materials公司製之「Duo」等。 接著，如圖18所示，在無機SOG膜44之上部堆壘反射防 止膜45和裸洞形成區域成開口之光阻膜46之後，將光阻膜 46作為掩模，對裸洞形成區域之反射防止膜45、無機SOG 膜44及有機SOG膜43進行乾式蝕刻。 接著，如圖19所示，藉由灰化除去光阻膜46及反射防止 膜45。此時，由於層間絕緣膜30被罩蓋絕緣膜3 1覆蓋，所 以層間絕緣膜30不會曝露於灰化氣體中。 接著，如圖20所示，將裸洞形成區域成開口之無機SOG 膜44及有機SOG膜43作為掩模，乾式蝕刻罩蓋絕緣膜31及 層間絕緣膜30，藉此形成裸洞37。此時，控制時間使裸洞 37之底部到達層間絕緣膜30膜厚之一半左右之位置時停止 蝕刻，但也可進行蝕刻，直到裸洞37之底部到達層間絕緣 膜3 0下層之屏障絕緣膜27為止。另外，在該工序中，在蝕 刻層間絕緣膜30時，也會蝕刻除去有機SOG膜43上部之無 機SOG膜44。 另外，雖於圖示省略，在上述之蝕刻工序中，在蝕刻無 機SOG膜44及有機SOG膜43時使用之光阻膜46和氧化鋁掩 96360.doc -18- 200527594 2 32a之間產生偏差之情形時，由於氧化鋁掩模之端部 會露出於裸洞37之内側，所以露出部位之氧化鋁掩模32&也 同寺被蝕刻，使得氧化鋁殘渣39附著在裸洞P之側壁或底 面。對此，與前述實施形態1相同，在形成裸洞37之後，使 用稀氫氟酸洗淨液洗淨裸洞37之内部，除去氧化鋁殘渣 9此時’因為氧化銘掩模32a被有機s〇G膜43覆蓋，所以 即便洗淨液稀氫氟酸濃度高，氧化鋁掩模32a也不被蝕刻。 接著’如圖21所示’透過濕式姓刻除去有機s〇g膜43， 接著，如圖22所示，將氧化銘掩模32a作為掩模，對罩蓋絕 緣膜3 1及層間絕緣膜3〇進行乾式蝕刻，藉此形成佈線溝 38。其後，於圖示省略，在依照前述實施形態1之圖13〜圖 W中表不之工序除去氧化鋁掩模32a之後，在佈線溝38及裸 洞37之内部形成第2層佈線41。 如此’根據本實施形態，由於層間絕緣膜3 〇未被曝露於 灰化氣體下，所以可確實地防止裸洞37之形狀不良，可促 進層間絕緣膜30之低介電常數化。 以上，基於實施形態已具體說明本發明者作出之發明， 但本發明不僅限於前述實施形態，當可在不脫離其精神之 範圍内進行各種變更。 [產業上之可利用性] 本發明係有效適用於具有金屬鑲嵌Cu佈線及低介電常數 絕緣膜之LSI之製造者。 【圖式簡單說明】 圖1係表示本發明之一實施形態之半導體裝置之製造方 96360.doc -19- 200527594 製造方法的半導體基 法的半導體基板之主要部分截面圖。 圖2係表示接續圖1之半導體裝置之 板之主要部分截面圖。 圖3係表示接續圖2之半導體裝置之製造方法的半導體J 板之主要部分截面圖。 圖4係表示接續圖3之半導體裝置之製造方法的半導體J 板之主要部分截面圖。
圖5係表示接續圖4之半導體裝置之製造方法的半導體基 板之主要部分截面圖。 囷6係表示接續圖5之半導體裝置之製造方法的半導體基 板之主要部分截面圖。 圖7係表示接_圖6之半導體裝置之製造方法的半導體基 板之主要部分截面圖。 圖8係表示接續圖7之半導體裝置之製造方法的半導體基 板之主要部分截面圖。
圖9係表示接續圖8之半導體裝置之製造方法的半導體基 板之主要部分截面圖。 圖10係表示接續圖9之半導體裝置之製造方法的半導體 基板之主要部分截面圖。 囷u係表示接續圖10之半導體裝置之製造方法的半導體 基板之主要部分截面圖。 圖12係表示接續圖u之半導體裝置之製造方法的半導體 基板之主要部分截面圖。 圖13係表不接續圖12之半導體裝置之製遠方法的半導體 96360.doc -20- 200527594 基板之主要部分截面圖。 圖丨4係表不接續圖13之半導體裝置之製造方法的半導體 基板之主要部分截面圖。 圖15係表示接續圖14之半導體裝置之製造方法的半導體 基板之主要部分截面圖。 圖16係表示本發明之另一實施形態之半導體袭置之製造 方法的半導體基板之主要截面圖。 圖17係表示接續圖16之半導體裝置之製造方法的半導體 基板之主要部分截面圖。 圖1 8係表示接續圖17之半導體裝置之製造方法的半導體 基板之主要部分截面圖。 圖19係表示接續圖18之半導體裝置之製造方法的半導體 基板之主要部分截面圖。 圖2〇係表示接續圖19之半導體裝置之製造方法的半導體 基板之主要部分截面圖。 圖21係表示接續圖20之半導體裝置之製造方法的半導體 基板之主要部分截面圖。 圖22係表示接續圖21之半導體裝置之製造方法的半導體 基板之主要部分截面圖。 【主要元件符號說明】 1 半導體基板 2 元件分離溝 3 氧化矽膜 4 P型井 96360.doc 200527594 5 n型井 6 閘極絕緣膜 7 閘極電極 10 側壁分隔件 11 η型半導體區域（源極 汲極） 12 ρ型半導體區域（源極 汲極） 13 Co矽化物膜 15 氮化矽膜 16 氧化矽膜 17 接觸孔 18 插塞 20 SiOC 膜 21 罩蓋絕緣膜 22 反射防止膜 23 光阻膜 25 佈線溝 26 第1層佈線 27 屏障絕緣膜 30 層間絕緣膜 31 罩蓋絕緣膜 32 氧化鋁膜 32a 氧化鋁掩模 33 反射防止膜 34 光阻膜 96360.doc -22- 200527594
35 反射防止膜 36 光阻膜 37 裸洞 38 佈線溝 39 氧化鋁殘渣 40 Cu聚合物 41 第2層佈線 43 有機SOG膜 44 無機SOG膜 45 反射防止膜 46 光阻膜 Qn η通道型MISFET Qp ρ通道型MISFET 96360.doc -23-

Claims (1)

  1. 200527594 、申請專利範圍： 一種半導體裝置之製造方法，包含以下工序： ⑷在形成有導電層之半導體基板上形成以膜為 主體之層間絕緣膜之後’在前述層間絕緣膜上，形成佈 線溝形成區域成開口之氧化鋁掩模，· W在前述⑷工序之後，藉由將綠膜作為掩模進行乾 式餘刻’而在前述導電層上部之前述層間絕緣膜形 洞； ⑷在除去前述光阻膜之後，以氫氟酸洗淨前述裸洞之 内部； 4⑷在冑述⑷工序之後，#由將前述氧化銘掩模作為掩 模進行乾式蝕刻，而在前述層間絕緣膜形成佈線溝； (e)在前述（d)工序之後，除去前述氧化鋁掩模；及 (0在月述（e)工序之後，藉由在前述裸洞及前述佈線溝 之内部形成包含以銅為主體之導電膜之佈線，而將前述 佈線和前述導電層電性連接。 2·如晴求項1之半導體裝置之製造方法，其中前述層間絕緣 膜係包含SiOC膜，在前述層間絕緣膜之上部形成包含氧 化矽膜之罩蓋絕緣膜。 3·如請求項1之半導體裝置之製造方法，其中在前述（b)工序 中餘刻前述層間絕緣膜而形成前述裸洞時，於前述裸、、同 之底部到達前述層間絕緣膜之一半時停止蝕刻，而在前 述（d)工序中蝕刻前述層間絕緣膜而形成前述佈線溝時， 將前述裸洞下部之前述層間絕緣膜蝕刻直到其底部為 96360.doc 200527594 止。 4. 5. 6· 8. 前述（b)工序 將前述裸洞 如請求項1之半導體裝置之製造方法，其中在 中蝕刻前述層間絕緣膜而形成前述裸洞時， 下部之前述層間絕緣膜蝕刻直到其底部為止 如請求们之半導體裝置之製造方法，其中在前述⑷工序 中使用之前述氫氟酸之濃度係0. 。 ^請求項！之半導體裝置之製造方法，其中前述⑷工序之 乾式蚀刻係在20毫托〜〇·2毫托之壓力下進行。 如請求項6之半導體裝置之製造方法，其中前述（句工序之 乾式姓刻係在10毫托〜0.2毫托之壓力下進行。 如明求項1之半導體裝置之製造方法，其中前述（句工序之 乾式蝕刻係使用以四氟化碳為主要成分之蝕刻氣體來進 行。 9· 一種半導體裝置之製造方法，包含以下工序： U)在形成有導電層之半導體基板上形成以Si〇c膜為 主體之層間絕緣膜之後，在前述層間絕緣膜上，形成佈 線溝形成區域成開口之氧化|呂掩模； (b) 在前述（a)工序之後，在前述氧化鋁掩模之上部形成 有機系SOG膜，並在前述有機系SOG膜之上部形成無機系 SOG 膜； (c) 藉由將光阻膜作為掩模進行乾式餘刻，而在裸洞形 成區域之前述有機系SOG膜與前述無機系s〇G膜上形成 開口； (d)在前述（C)工序之後’除去前述光阻膜； 96360.doc 200527594 ⑷在前述⑷卫序之後’藉由將前述有㈣s〇g膜及前 述無齡SQG料為掩模進行乾式㈣，而在前述導電層 上部之前述層間絕緣膜上形成裸洞，並除去前述無㈣ SOG 膜； (f) 在以濕式蝕刻除去前述有機系s〇G膜之後，藉由將 前述氧化鋁掩模作為掩模進行乾式蝕刻，而在前述層間 絕緣膜上形成佈線溝； (g) 在前述（f)工序之後，除去前述氧化鋁掩模；及 (h) 在前述（g)工序之後，藉由在前述裸洞及前述佈線溝 之内部形成包含以銅為主體之導電膜之佈線，而將前述 佈線和前述導電層電性連接。 10·如請求項9之半導體裝置之製造方法，其中前述光阻膜之 除去係藉由灰化來進行。 11·如請求項9之半導體裝置之製造方法，其中前述層間絕緣 膜係包含SiOC膜，而在前述層間絕緣膜之上部形成包含 氧化矽膜之罩蓋絕緣膜。 12·如請求項9之半導體裝置之製造方法，其中在前述層間絕 緣膜上形成前述裸洞之後，在將前述氧化銘掩模作為掩 模進行乾式餘刻而在前述層間絕緣膜上形成前述佈線溝 之工序之前，進一步包含以氫氟酸洗淨前述裸洞内部之 工序。 13·如請求項12之半導體裝置之製造方法，其中前述氫氟酸 之濃度係0.1〜0.001%。 14.如請求項9之半導體裝置之製造方法，其中前述（f)工序之 96360.doc 200527594 15. 16. 17. 18. 19. 20. 乾式餘刻係在20毫托〜〇·2毫托之壓力下進行 如請求項14之半導體裝置之製造方法， 之妒々左 一中前述（f)工序 <乾式蝕刻係在1 〇毫托〜0.2毫托之壓力下進行 如請求項9之半導體裝置之製造方法，复 一 T刖述（f)工序之 乾式餘刻係使用以四氟化碳為主要成分之蚀刻氣 行。 如請求们之半導體裝置之製造方法’其中前述層間絕緣 蜞係包含多孔化之sioc膜，在前述層間絕緣膜之上部形 成包含氧化矽膜之罩蓋絕緣膜。 汝明求項9之半導體裝置之製造方法，其中前述層間絕緣 膜係包含多孔化之Si0C膜，在前述層間絕緣膜之上部形 成包含氧化矽膜之罩蓋絕緣膜。 如請求項1之半導體裝置之製造方法，其中前述（d)工序之 乾式蚀刻係使用在CHF3或C5F8中加入02及Ar(氬）之氣體 來進行。 如請求項9之半導體裝置之製造方法，其中前述（f)工序之 乾式餘刻係使用在CHF3或C5F8中加入02及Ar(氬）之氣體 來進行。 96360.doc
TW093132436A 2003-11-06 2004-10-26 Manufacturing method of semiconductor device TW200527594A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003377411A JP2005142369A (ja) 2003-11-06 2003-11-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW200527594A true TW200527594A (en) 2005-08-16

Family

ID=34616077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093132436A TW200527594A (en) 2003-11-06 2004-10-26 Manufacturing method of semiconductor device

Country Status (5)

Country Link
US (2) US7109127B2 (zh)
JP (1) JP2005142369A (zh)
KR (1) KR100600689B1 (zh)
CN (1) CN1614764A (zh)
TW (1) TW200527594A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI558851B (zh) * 2014-09-10 2016-11-21 中川特殊鋼股份有限公司 線材的清洗方法及其裝置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5096669B2 (ja) 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7279411B2 (en) * 2005-11-15 2007-10-09 International Business Machines Corporation Process for forming a redundant structure
JP5045028B2 (ja) * 2006-08-16 2012-10-10 富士通セミコンダクター株式会社 表面形状センサとその製造方法
JP2008147434A (ja) * 2006-12-11 2008-06-26 Toshiba Corp 半導体装置の製造方法
KR100800728B1 (ko) * 2006-12-28 2008-02-01 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
WO2009084194A1 (en) * 2007-12-28 2009-07-09 Tokyo Electron Limited Etching method for metal film and metal oxide film, and manufacturing method for semiconductor device
JP2010226022A (ja) * 2009-03-25 2010-10-07 Elpida Memory Inc 半導体装置の製造方法
CN101905854B (zh) * 2009-06-04 2012-08-22 台湾积体电路制造股份有限公司 电子元件及其制法、电子系统
CN102044479B (zh) * 2009-10-13 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102054749A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN103531531B (zh) * 2012-07-05 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种用于制造半导体器件的方法
CN103545244A (zh) * 2012-07-10 2014-01-29 中芯国际集成电路制造(上海)有限公司 大马士革结构的制作方法
CN104124137B (zh) * 2013-04-28 2017-06-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN103346087B (zh) * 2013-06-03 2017-02-08 上海华虹宏力半导体制造有限公司 沟槽式金属氧化物半导体肖特基势垒器件的制造方法
US9209071B2 (en) * 2014-03-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with anti-etch structure in via and method for manufacturing the same
CN105632886B (zh) * 2014-10-30 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
JP2017003824A (ja) * 2015-06-11 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9793204B2 (en) * 2015-11-17 2017-10-17 Taiwan Semiconductor Manufacturing Company Limited Method of manufacturing semiconductor structure comprising plurality of through holes using metal hard mask
CN106887387B (zh) * 2015-12-15 2019-09-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN106024593A (zh) * 2016-06-24 2016-10-12 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
KR102490700B1 (ko) 2017-03-27 2023-01-26 주식회사 히타치하이테크 플라스마 처리 방법
US10504797B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device and resulting device
CN109994421B (zh) * 2017-12-29 2021-08-10 联华电子股份有限公司 形成接触洞的方法
CN110323350B (zh) * 2018-03-29 2021-01-29 京东方科技集团股份有限公司 一种薄膜封装方法、薄膜封装结构、显示装置
WO2023171370A1 (ja) * 2022-03-09 2023-09-14 日産化学株式会社 前処理用組成物

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0175017B1 (ko) * 1995-10-23 1999-04-01 윤종용 알루미나 형성장치 및 알루미나 마스크를 이용한 식각 방법
US6194323B1 (en) 1998-12-16 2001-02-27 Lucent Technologies Inc. Deep sub-micron metal etch with in-situ hard mask etch
JP2003051481A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 半導体集積回路装置の製造方法
JP4108310B2 (ja) * 2001-09-28 2008-06-25 富士通株式会社 シリコン含有絶縁膜を有する半導体装置の製造方法
KR100422597B1 (ko) 2001-11-27 2004-03-16 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
JP2003188254A (ja) 2001-12-18 2003-07-04 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6972253B2 (en) * 2003-09-09 2005-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
JP4029884B2 (ja) * 2005-03-29 2008-01-09 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI558851B (zh) * 2014-09-10 2016-11-21 中川特殊鋼股份有限公司 線材的清洗方法及其裝置
US10689765B2 (en) 2014-09-10 2020-06-23 Nakagawa Special Steel Inc. Method for cleaning wire and device therefor

Also Published As

Publication number Publication date
US20070004189A1 (en) 2007-01-04
US7109127B2 (en) 2006-09-19
JP2005142369A (ja) 2005-06-02
KR100600689B1 (ko) 2006-11-23
CN1614764A (zh) 2005-05-11
US20050118809A1 (en) 2005-06-02
KR20050043662A (ko) 2005-05-11
US7419916B2 (en) 2008-09-02

Similar Documents

Publication Publication Date Title
TW200527594A (en) Manufacturing method of semiconductor device
TWI239592B (en) Semiconductor device and its manufacturing method
TW541659B (en) Method of fabricating contact plug
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
US20210013096A1 (en) Method for manufacturing interconnection structure
KR20030087518A (ko) 규소함유금속배선층을 갖는 반도체장치 및 그의 제조방법
JP2001230317A (ja) 多層配線構造の形成方法及び半導体装置の多層配線構造
TWI235452B (en) Manufacturing method of semiconductor device
US7816279B2 (en) Semiconductor device and method for manufacturing the same
JP3781729B2 (ja) 半導体装置の製造方法
US6878619B2 (en) Method for fabricating semiconductor device
JP2001110894A (ja) 半導体装置の電気的連結配線製造方法
US20050009321A1 (en) Method of forming metal line in semiconductor device
US7622331B2 (en) Method for forming contacts of semiconductor device
TW202303759A (zh) 內連線結構的形成方法
JP5178025B2 (ja) 半導体メモリ素子の製造方法
US20060148244A1 (en) Method for cleaning a semiconductor substrate
TWI353036B (en) Damascene interconnection structure and dual damas
TW202123335A (zh) 形成半導體裝置結構的方法
US11658067B2 (en) Semiconductor structure and formation method thereof
TW567581B (en) A method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper
TW441003B (en) Structure of dielectric layer and method for making the same
KR20050004671A (ko) 반도체 소자의 금속배선 형성방법
US7842608B2 (en) Method for manufacturing semiconductor device having via plug
KR20060006336A (ko) 반도체 소자의 금속배선 형성방법