(54) УСТРОЙСТВО ДЛ Я ВЫЧИСЛ1-НИИ ФУНКЦИИ X -/А2+в2 гшющими входами первого и второго , коммутаторов и через элемент ИЛИ с первыми управп5пощими. входами третьего коммутатора и регистра остатка , пр мой и. инверсный выходы старшего разр да которого подключены ко второму управп гощему входу и входам двух младших разр дов третьего коммутатора и, соответственно, к третьему управл ющему входу третьего коммутатора и к одному из входов эле мента И, к выходу которого подключен второй вход элемента ИЛИ, второй вход элемента И и первые управл ющие входы регистров первого и второго oneрандов подключены ко второму тактирую щему входу устройства, третий тактирую щий вход которого подключен ко вторым управл ющим входам регистров первого и второго операндов, регистра результата , регистра остатка и ко входу обнулени счетчика, выходь которого вп К тс выходами устройства. На чертеже изображена схема устрой ства, где 1-(2 11+2)-разр дн|.1й блоЖ суммировани ( h -раор дность операндо 2-(2Л+2)-разр дный регистр остатка} +2)-разр дный регистр первого операнда; 4-( п+2)-разр дный регистр второго операнда; 5-( П+2)-разр дный регистр результата; 6-( )-разр дный первый коммутатор; 7-( 11 +4)-раз р дный второй коммутатор; 8-( )разр дный третий коммутатор, 9-2-разр дный счетчик; Ю - элемент ИЛИ; 11 - элемент И; 12, 13 - входы первого операнда; 14, 15 - входы второго операнда; 16, 17 - выходы результата; 18, 19, 20 - тактирующие входы. Регистр 2 имеет цепь левого сдвига на два разр да и цепи циклического переноса из старщих разр дов в младшие . Регистры 3,4,5 имеют цепи левого сдвига на один разр д. Кроме того, два младших разр да регистров 3,4 обладают суммирующим свойством, а бсталЬньге разр ды имеют цепь pacnpoci ранени переноса. Младший разр д регистра 5 обладает суммирующим свойств&м , а остальные разр дь имеют цепь распространени переноса. Исходные операнды А и В и результат X представлены двои.чным избыточНЫ1Й кодом с цифрами 0,1,2. При этом перанды А и В и результат X имеют ид п-1 A.Sa,2 , -1 В Г b, 2 , 1-1 ,2Л {од,2}... Каждый разр д числа в избыточном представлении кодируетс двум цифрами из мнОжества 0,1. При этом цифре 2 соответствует сигнал на входе 12 или 14, или выходе 16. Цифре 1 соответствует сигнал на входе 13 или 15 иди выходе 17. Цифре О соответствует отсутствие сигналов на входах 12, 13 или 14, 15 или выходах 16, 17. На величины Л и В накладьгааютс следующие ограничени : 1,1/2$В 1. Работа устройства состоит в следу1ощем . В исходном состош1ии все регистры и счетчик устройства установлены в нулевое состо ние. В каждом цикле вычислений на тактирующие входы 18, 19, 20 поочередно поступают соответ ственно тактирующие сигналы -fj У К началу каждого i -го цикла вычислений ( i-sl,2,... ) на входы 12, 13, и 14, 15 поступают цифры очередных разр дов 0 иЪ.В первом такте цикла вычислений сигнал 3 с входа 18 поступает на цепи выдачи кодов коммутаторов 6 и 7, на вход элемента ИЛИ 10, с выхода которого поступает сигнал на цепи выдачи кодов коммутатора 8 и регистра 2. В результате этого в блоке суммировани 1 происходит суммирование кодов, полученных на выходах регистра 2 и коммутаторов 6,7 и 8 и результат записьтаетс в регистр .2. При этом, если перед выполнением первого такта вычислений код регистра 2 был положительный (присутствует сигнал на инверсном вь1ходе старшего разр да регистра 2), то на четвертую группу входов блока суммировани 1 через коммутатор 8передаетс код со вторых входов этого коммутатора. Если же код регистра 2 был отрицательным (присутствует сигнал на пр мом вьпсода старшего разрйда регистра 2), то на четвертую группу входов блока суммировани 1 передаетс код с первых входсж коммутатора 8. На входы четвертой группы блока суммирован11 1, не св занные с выходами коммут .тора передаетс код старшего разр да этого коммутатора. Еспи существует сигнал на входе 13/15/, то через коммутатор 6/7/ на вторую третью группу входов бпока суммировани 1 передаетс пр мой код. Есг№ существует сигнал на входе 12/14/, то через коммутатор 6/7/ на вторую (третью) группу вхо-. дов блока суммировани .1 передаетс удвоенный пр мой код. Если сигнап Hia входах 12, 13 и 14,15 отсутствует, то коммутаторы 6 и 7 кодов не пере дают . На входы второй и третьей групп бпока суммировани 1, не св занные . с выходами коммутаторов 6 и 7, подаютс , нулевые сигналы. Одновременн с этим, еспи при выполнении суммировани в бпоке суммировани 1 результат положительный (существует сигнал на инверсном выходе старшего разр да блока суммировани 1), то к содержимому регистра 5 и счетчика 9 прибавл етс 1. Если результат отрицательный (соответствующий сигнал отсутст- вует) то регистр 5 и счетчик 9 не измен ет своего состо ни . Во втором такте цикла вычислений сигнап входа 19 поступает на цепи левого сдвига регистров .3 и 4 и на вход элемента И 11. В результате этого происходи сдвиг на один разр д влево содержимого регистров 3 и 4. Одновре менно с этим, если существует сигнал на втором входе элемента И 11, . е. если код в регистре 2 положител ный, то сигнап с выхода элемента И 1 поступает на вход элемента ИЛИ 10, с выхода которого сигнал поступает на цепи выдачи кода регистра 2 и комму татора 8. В результате этого в блоке йуммировани 1 происходит сложение кодов, полученных на выходах регистра 2 и коммутатора 8, и изменение состо ни регистра 5 и счетчика 9 аналогично предыдущему такту. Если же сигнап на втором входе элемента И 11 отсутствует (код в регистре 2 отрицательный ), то суммировани в блоке суммировани 1 не происходит в регистр 5 и счетчик 9 не измен ет своего состо ни . После вьтолнени двух тактов то цикла в счетчике 9 находитс цифра Х очередного разр да результата. В третьем такте цикла вычислений поступает сигнал с входа 2О на цепи приема кода регистров 3 и 4, на пепн сдвига регистров 2 и 5 и на цепь обнулени счетчика 9. В результате этого к содержимому регистров 3 и 4 прибавл ютс , соответственно цифры а., и bji содержимое регистра 2 сдвигаетс на два разр да влево, содержимое регистра 5 сдвигаетс на один разр д влево, а счетчик 9 устанавливаетс в нулевое состо ние. При сдвиге отрицательных чисел в регистре 2 на два разр да влево в два младших разр да этого регистра записываютс единицы. На этом заканчиваетс один цикл вычислений . Дл получени М разр дов результата необходимо выполнить ц циклов вычислений. Формула изобретени Устройство дл вычислени функции Х V В, содержащее блок суммировани , перва группа входов которого подключена к выходам регистра остатка , а выходы - -ЕС входам регистра остатка, регистры первого и второго операндов, отличающеес тем, что, с целью повышени быстродействи , в него введены регистр результата , счетчик, элементы И, ИЛИ, первый, второй и третий коммутаторы, втора , треть и четверта группы входов блока суммировани соединены соответственно с выходами первого, второго и третьего коммутаторов, ко входам которых подключены соответственно вьь. ходы регистров первого и второго операндов и регистра результата, первый : управл ющий вход которого и вход счетчика подкгаочены к инверсному выходу бпока суммировани , входы двух младших разр дов регистров первого и второго операндов, входы двух младших разр дов, первый и второй управл ющие входы первого и второго коммутаторов подключены к первому и второму входам регистров соответственно первого к второго операндов, первый тактирующий вход устройства соединен с третьими управл ющими входами первого и второго коммутаторов и через элемент ИЛИ - с первыми управл5пощими входами третьего коммутатора и регистра остатка, пр мой и инверсный выходы старшего разр да которого подклк чены ко второму управ 5пощему входу и входам двух младших разр дов треКёго коммутатора и, соответственно, -. .. .:,. ., ....7 .6 к третьему утгравл нАпему входу третье го коммутатора и к одному из входов эпемента И, к выходу которого подкгаочён второй вход эпемента ИЛИ, второй вход эпемента И и первые правп зощие входы регистров первого и второго операндов подкшочены ко второму так тирующему входу устройства, третий тактирующий вход которого подключен ко вторым управл ют входам регистров и второгб операндов, регистра резупьтата, регистра остатка 0 и ко входу обнулени счетчика, выходы которого 5шп ютс выходами устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР, №404082, кп. G 06 F 7/38, 1971,