SU1702376A1 - Устройство дл передачи данных с самотестированием - Google Patents

Abstract

Изобретение относитс  к импульсной технике, в частности к логическим устройствам , снабженным схемами встроенного контрол , и может примен тьс  в устройствах управлени  движением поездов. Цель изобретени  - повышение достоверности работы путем обнаружени  отказов блоков пам ти. Устройство содержит блок сравнени , датчик режимов, тактовый генератор, обрабатывающий и корректирующий блоки, каждый из которых содержит мультиплексор, преобразователь кода, схему сравнени , сумматор по модулю два, блок пам ти, дешифратор режима, коммутатор, счетчик тактовых сигналов, дешифратор импульсов записи, элемент ИЛИ, три элемента И. 4 ил. КЛ

Description

Изобретение относитс  к импульсной технике, в частности к логическим устройствам , снабженным схемами встроенного контрол , и может примен тьс  в ответственных устройствах обработки информации , например в устройствах управлени  движением поездов, содержащих блоки пам ти на регистрах и Д-триггерах.

Цель изобретени  - повышение достоверности работы путем обнаружени  отказов блоков пам ти.

На фиг.1 приведена структурна  схема устройства; на фиг.2 и 3 - приведены таблицы , по сн ющие динамику работы цепей

контрол  логического устройства; на фиг.4- временна  диаграмма

Устройство содержит обрабатывающий 1 и кррректирующий 2 блоки, объединенные входы которых  вл ютс  входом устройства. Выходы блоков 3 пам ти обоих блоков 1 и 2 х подключены к первым входам блока 4 сравнени , вторые входы которого подключены к выходам преобразователей 5 кода обоих блоков 1 и 2. Выходы блока 3 пам ти обрабатывающего блока 1  вл ютс  выходом устройства, а выход блока сравнени  4  вл етс  контрольным выходом устройства. Устройство содержит тактовый генератор бив обоих блоках 1 и 2 счетчик 7 тактовых имVJ о ю со VI о

пульсов и сумматор 8 по модулю два, первые входы которого подключены к выходам блока 3 пам ти. Кроме того, устройство содержит датчик 9 режимов, а также в каждом из обрабатывающих 1 и корректирующих 2 блоков - мультиплексор 10, схему сравнени  11, дешифратор режима 12, коммутатор 13, блок 14 задержки, первый 15 и эторой 16 элементы И, дешифратор импульсов записи 17, элемент ИЛИ 18 и третий элемент И 19, Выход управлени  датчика режимов 9 в каждом из обрабатывающих 1 и корректирующих 2 блоков подключен к соответствующему входу управлени  мультиплексором 10, входу сброса счетчика 7 тактовых импульсов и первому входу управлени  дешифратора 12. Синхровход дешифратора 12 соединен с вторым входом второго 16 и первого 15 элементов И и выходом тактового генератора 6. Входы обрабатывающего 1 и корректирующего 2 блоков соединены соответственно в каждом блоке с первой группой входов мультиплексора 10, втора  группа входов которого подключена к выходам счетчика 7 тактовых импульсов и входам дешифратора 17 импульсов записи. Выход дешифратора импульсов записи соединен с первым входом второго элемента И 16, выход которого через первый элемент ИЛИ 18 св зан с входом синхронизации блока 3 пам ти, а второй вход элемента ИЛИ 18 каждого из блоков 1 и 2 подключен к выходу третьего элемента И 19, первый вход которого соединен с выходом записи в рабочем режиме датчика 9 режимов, а второй вход - с вторым выходом дешифратора 12.

Выходы мультиплексора 10 в каждом из блоков 1 и 2 соединены с входами преобразовател  5 кода, выходы которого соедине- ны с вторыми входами сумматора 8, первыми входами схемы 11 сравнени  и входами блока 14 задержки. Выходы блока 14 задержки подключены к первым входам коммутатора 13, вторые входы которого подключены к выходам сумматора 8. Выходы коммутатора 13 подключены также в обоих блоках 1 и 2 к информационным входам блока 3 пам ти, выходы которого соединены с вторыми входами схемы сравнени  11, выход которой соединен с вторым входом дешифратора 12, первый выход которого соединен с управл ющим входом коммутатора 13. Выход переполнени  счетчика 7 тактовых импульсов соединен с первым входом первого элемента И 15, выход которого соединен с счетным входом счетчика тактовых сигналов.

Устройство работает следующим образом .

Информаци  поступает одновременно на рходы обрабатывающего 1 и корректирующего 2 блоков, а результат ее обработки с выхода блока 3 пам ти обрабатывающего

блока 1 управл ет устройствами железнодорожной автоматики, например локомотивным светофором. Сигнал управлени   вл етс  достоверным, если отсутствует сигнал ошибки на выходе блока 4 сравне0 ни . Как обрабатывающий 1,таки корректирующий 2 блоки работают в двух режимах - рабочем и контрольном. Эти режимы определ ют датчик 9 режимов сигналом на своем выходе управлени , обеспечивающем в ра5 бочем режиме в каждом из блоков 1 и 2 поступление входной информации через первый вход мультиплексора 10 на его выход и соответственно на вход преобразовател  кодов 5, Одновременно

0 осуществл етс  возврат в нулевое состо ние счетчика тактовых импульсов 7. Преобразователь 5 кода выполн ет функцию входного логического преобразовател  дл  блока 3 пам ти в структуре логичесокого

5 устройства, реализуемого схемой обрабатывающего и корректирующего блоков. Запись входных сигналов, преобразованных преобразователем кода 5 в триггере блока 3 пам ти осуществл етс  по фронту сигналов

0 с выхода записи в рабочем режиме датчика 9 режимов. Запись осуществл етс  в блок 3 пам ти через элемент ИЛИ 18, соединенный с входом синхронизации блока 3 пам ти . Информаци  на информационные входы

5 блока 3 пам ти поступает с выхода преобразовател  5 кода через блок 14 задержки, коммутатор 13 в случае, если в рабочем режиме схема 11 сравнени  фиксирует отличие информации на выходе

0 преобразовател  5 кода и на выходе блока 3 пам ти, В этом случае дешифратор 12 обеспечивает подключение к выходу коммутатора 13 его входа, св занного с выходом блока 14 задержки. Если в рабочем режиме

5 не фиксируетс  отличие информации, записанной в блок 3 пам ти и вновь поступившей , то сигналом с второго выхода дешифратора 12 снимаетс  единичный сигнал с входи третьего элемента И 19, что

0 соответственно приводит к запрету по влени  на его выходе сигнала записи от датчика 9 режимов, соединенного с вторым входом третьего элемента И 19. Тем самым обеспечиваетс  режим хранени  информации в ра5 бочем режиме.

8 контрольном режиме начинает работать счетчик тактовых импульсов 7, цикл работы которого завершаетс  по сигналу переполнени  на его выходе, обеспечивающем прекращение поступлени  тактовых

сигналов от тактового генератора б через второй элемент И 16 на счетный вход счетчика тактовых импульсов 7, В контрольном режиме на выходе мультиплексора 10 присутствуют сигналы с его второго входа, св занного с разр дами выходов счетчика 7 тактовых импульсов. При этом обеспечиваетс  перебор всего набора входных сигналов дл  преобразовател  5 кода и соответственно его тестирование с помощью блока 4 сравнени . На вторые входы сумматора 8 поступают с. выхода преобразовател  5 кода в контрольном режиме тестовые сигналы, приведенные дл  четырех разр дов блока 3 пам ти в табл.1. В табл.2 приведены состо ни  блока пам ти в моменты прохождени  тактов в контрольном режиме. После завершени  цикла контрол  информаци  на выходе блока 3 пам ти восстанавливаетс . Поскольку дл  тестировани  блока 3 пам ти используютс  не все кодовые комбинации с выхода счетчика тактовых импульсов 7, то выбор этих комбинаций осуществл ет дешифратор 17 импульсов записи, а их синхронизацию с тактовыми импульсами второй элементе И 16, выход которого через элемент И/11/f 18 св зан с входом синхронизации блока 3 пам ти .

Дл  сумматора 8, соединенного первым входом с выходом соответствующего разр да блока 3 пам ти, вторым входом с выходом преобразовател  5 кода, а выходом - с информационным входом разр да блока 3 пам ти обеспечиваетс  выполнение в кон- тольном режиме полного провер ющего теста 00, 01, 10, 11, т.е. самоконтроль всех типов отказов.

Дл  более сложной структуры тестовых сигналов, приведенной в табл.3, тестирование предлагаемого устройства по табл.4 обеспечиваетс  более достоверно, чем дл  известного, вз того в качестве прототипа (см. табл.5), так как контролируетс  расширенный класс неисправностей логических элементов, а не только константа О и 1, как дл  известного.

Преобразователь 5 кода формирует рабочие воздействи  в рабочем режиме, исход из всех потенциально возможных комбинаций сигналов на его выходах, например:

0000

0001 контр, сигнал

0010контр, сигнал

0011ч Рабочие сигналы 0100 контр, сигнал

0101

1000 контр, сигнал

В контрольном режиме к формируемым сигналам предъ вл ютс  требовани , как к контрольному тесту согласно табл.1 описа- ни . Контрольные сигналы получаютс  из общего набора рабочих воздействий путем формировани  записи в пам ть только на комбинаци х с выхода преобразовател  5, содержащих одну единицу в кодовом набо0 ре. Их совокупность при полном переборе комбинаций, содержащихс  в преобразователе кода 5 обеспечивает требуемый набор тестовых сигналов. Таким образом, дешифратор 17 импульсов записи подает сигнал

5 записи в пам ть только на тех кодах из общего числа на выходе преобразовател  5 кода, которые могут быть использованы в качестве контрольных тестов в контрольном режиме (см. временную диаграмму фиг.4).

0Из рассмотрени  табл.5 дл  известной

схемы и табл.4 дл  предлагаемого устройства это очевидно, так как в предлагаемом устройстве среди промежуточных тестовых состо ний блока пам ти первой и второй

5 групп разр дов есть инверсные рабочему состо нию. Кроме того, тест тестировани  в предлагаемом устройстве короче, чем в известном .

Управление исполнительными устрой0 ствами с периодической сменой рабочего и контрольного режима дл  систем железнодорожной автоматики осуществл етс  известным стандартным способом - через исполнительный элемент, имеющий замед5 ленпе на срабатывание и отпускание (электромагнитное реле). В предлагаемом устройстве длительность рабочих сигналов больше длительности контрольных, причем последние выбираютс  из услови , чтобы

0 сработавшее в рабочем режиме реле не отпало в контрольном режиме и не сработало ложно от контрольного сигнала, если до того в рабочем режиме отсутствовал сигнал включени  реле.

5Контроль отказов самого реле не требуетс , так как они включаютс  по специальной технологии с контактами уголь - серебро и  корем отпадающим под действием гравитации.

Структура предлагаемого устройства

0 обеспечивает полноту контрол  отказов схемы за счот введени  тестовых режимов и применени  корректирующего блока 2, дублирующего обрабатывающий блок 1. Достоинством схемы  вл етс  ее простота и

5 возможность реализации на серийно выпускаемых элементах высокой и средней степени интеграции (533 КП11, 533ИПЗ, 556РТ5, 533ИР16). Така  структура обеспечивает выполнение требовани  по контролю дефектов в наиболее ответственных

устройствах железнодорожной автоматики, обеспечивающих защиту от аварий. Повышение достоверности контрол  отказов блока пам ти в за вленном устройстве обеспечиваетс  за счет значительного сокращени  времени, в течение которого элемент блока пам ти находитс  в статическом состо нии и вследствие этого снижение веро тности кратных отказов и сбоев. Если обозначить интенсивность одиночных отказов и сбоев элементов пам ти А , среднее врем  между сменой входных сигналов Т, а врем  одного такта тактового генератора t, то веро тность необнаружени  отказов блока пам ти в за вленном устройстве по сравнению с известным устройством снижаетс  в

N :

раз

Aztz t2

Claims (1)

1. Принципиальные схемы и таблицы прожига дл  устройства локомотивной сигнализации подтверждают реализуемость и эффективность структуры устройства. Формула изобретени  Устройство дл  передачи данных с самотестированием , содержащее два канала и блок сравнени , причем каждый какал содержит блок пам ти, группы выходов блоков пам ти обоих каналов соединены с первой и второй группами входов блока сравнени , выход которой  вл етс  сигнальным выходом контрол  устройства, выход первого блока пам ти  вл етс  информационным выходом устройства, отличающеес  тем, что, с целью повышени  достоверности работы путем обнаружени  отказов блоков пам ти, устройство содержит тактовый генератор и датчик режимов, а каждый канал содержит мультиплексор, три элемента И, счетчик тактовых импульсов , дешифратор импульсов записи, элемент ИЛИ, коммутатор, схему сравнени , блко задержки, сумматор по модулю два, дешифратор режима, преобразователь кода , причем в каждом канале группа информационных входов канала соединена с

   первой группой информационных входов мультиплексора, группа выходов которого соединена через преобразователь кода с первой группой входов схемы сравнени  и

   сумматора по модулю два и блока задержки, группа выходов которого соединена с первой группой информационных входов коммутатора , группа выходов которого соединена с группой информационных входов блока пам ти, группа выходов которого соединена с вторыми группами входов схемы сравнени  и сумматора по модулю два, группа выходов которого соединена с второй группой информационных входов коммутатора , первый выход датчика режимов соединен с первым информационным входом дешифратора режима, с входом управлени  мультиплексора и с входом сброса счетчика тактовых импульсов обоих каналов , выход переполнени  счетчика тактовых импульсов каждого канала соединен с первым входом первого элемента И, выход которого соединен с счетным входом счетчика тактовых импульсов, группа разр дных выходов которого соединена с зторой группой информационных входов мультиплексора и с группой информационных входов дешифратора импульсов записи, выход которого соединен с первым входом второго элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен ссинхровходом блока пам ти, второй выход датчика режима соединен с первыми входами третьих элементов И обоих каналов , выход третьего элемента И в каждом канале соединен с вторым входом элемента ИЛИ, выход тактового генератора соединен с вторыми входами первого и второго элементов И и синхровходом дешифратора режима , второй информационный вход которого соединен с выходом Равно схемы сравнени , первый и второй выходы дешифратора режима соединены соответственно с управл ющим входом

   коммутатора и с вторым входом третьего элемента И.

   I

   N

   I

   If

   II Г

   V

   .г

   Тадмца /

   Т0&ицс(3

   tpt/г.З

   7аЈлща fy

   Tad/tuna 5

   Рабочий режим

   Контрольный режим

   счетч. т акт, сигн.7

   шишлллллл п.

   Выделит, имп. зап.

   &ППЛЛЛ

   И

   лгит

   ЛЛЛЛГ

   ФигЛ