JP2758736B2 - セル位相乗換回路 - Google Patents
セル位相乗換回路Info
- Publication number
- JP2758736B2 JP2758736B2 JP16583091A JP16583091A JP2758736B2 JP 2758736 B2 JP2758736 B2 JP 2758736B2 JP 16583091 A JP16583091 A JP 16583091A JP 16583091 A JP16583091 A JP 16583091A JP 2758736 B2 JP2758736 B2 JP 2758736B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- pulse
- cell
- fifo
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、ＩＳＤＮの非同期転送
モード回路間のセル位相乗換回路に利用する。特に、固
定ビット長のセルを単位として互いに異なるクロック信
号とセル位相パルスとで動作する非同期転送モード（Ａ
ＴＭ）回路間のセルの送受を可能とし、入力側および出
力側のセル位相パルスが正常でない周期で入力された場
合でもそれに従属し、周期の変動による影響を最小限に
抑えた動作を補償するセル位相乗換回路に関するもので
ある。
モード回路間のセル位相乗換回路に利用する。特に、固
定ビット長のセルを単位として互いに異なるクロック信
号とセル位相パルスとで動作する非同期転送モード（Ａ
ＴＭ）回路間のセルの送受を可能とし、入力側および出
力側のセル位相パルスが正常でない周期で入力された場
合でもそれに従属し、周期の変動による影響を最小限に
抑えた動作を補償するセル位相乗換回路に関するもので
ある。
【０００２】
【従来の技術】図４は従来例のセル位相乗換回路のブロ
ック構成図である。図５は従来例のセル位相乗換回路の
動作を示すタイムチャートである。
ック構成図である。図５は従来例のセル位相乗換回路の
動作を示すタイムチャートである。
【０００３】従来、セル位相乗換回路は、図４および図
５に示すように所定周期ＴＣのセル長を意識していない
ビット単位またはバイト単位などのＦＩＦＯ３が用いら
れ、入力側の書込クロック信号１１と書込パルス（セル
位相パルス）１２に従い、書込パルス１２によって区切
られた入力データ１０をそれぞれ一つのセルＤn 、Ｄ
n+1 、Ｄn+2 、…として書込を行っていた。
５に示すように所定周期ＴＣのセル長を意識していない
ビット単位またはバイト単位などのＦＩＦＯ３が用いら
れ、入力側の書込クロック信号１１と書込パルス（セル
位相パルス）１２に従い、書込パルス１２によって区切
られた入力データ１０をそれぞれ一つのセルＤn 、Ｄ
n+1 、Ｄn+2 、…として書込を行っていた。
【０００４】同様に出力側では、読出クロック信号２１
と読出パルス２２に従って、読出パルス２２によって区
切られた時間域にＦＩＦＯ３内に保持されたデータをセ
ルとして順次読出して出力していた（読出データ２
３）。上記の一連の動作において、制御手段４は書込ク
ロック信号１１と書込パルス１２とによって識別される
書込セル数と、読出クロック信号２１と読出パルス２２
とによって識別される読出セル数を比較し、ＦＩＦＯ３
内の保持されているセル数を認識し、読出すべきセルが
ない場合には制御信号２８によりセレクタ２１０を切替
え無意セル生成手段２２０の出力を選択して無意セルを
出力させていた。。
と読出パルス２２に従って、読出パルス２２によって区
切られた時間域にＦＩＦＯ３内に保持されたデータをセ
ルとして順次読出して出力していた（読出データ２
３）。上記の一連の動作において、制御手段４は書込ク
ロック信号１１と書込パルス１２とによって識別される
書込セル数と、読出クロック信号２１と読出パルス２２
とによって識別される読出セル数を比較し、ＦＩＦＯ３
内の保持されているセル数を認識し、読出すべきセルが
ない場合には制御信号２８によりセレクタ２１０を切替
え無意セル生成手段２２０の出力を選択して無意セルを
出力させていた。。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来例のセル位相乗換回路では、書込側は読出側のクロッ
ク信号およびパルスの入力と所定周期ＴＣの値が定常的
に保証されていることを前提としていた。そのために保
証されない場合に、例えば外部回路の誤動作によるクロ
ック信号またはパルスの欠落および雑音の混入による疑
似パルスが発生した場合などに、セルの書込または読出
の位相ずれが起こりＦＩＦＯ３内に余剰のデータが残留
する。この残留データのために出力側において読出パル
ス２２と読出データセル２３の位相ずれが起こり、従来
回路では自立的に障害の発生を認識できなかった。さら
に、２次的障害として制御手段４が認識できずにＦＩＦ
Ｏ３の障害（例えばオーバフロー、アンダーフロー）が
発生し、初期化を行うとＦＩＦＯ３内の他の正常セルが
全て廃棄され、またその期間中は周辺回路の動作が休止
する問題があった。
来例のセル位相乗換回路では、書込側は読出側のクロッ
ク信号およびパルスの入力と所定周期ＴＣの値が定常的
に保証されていることを前提としていた。そのために保
証されない場合に、例えば外部回路の誤動作によるクロ
ック信号またはパルスの欠落および雑音の混入による疑
似パルスが発生した場合などに、セルの書込または読出
の位相ずれが起こりＦＩＦＯ３内に余剰のデータが残留
する。この残留データのために出力側において読出パル
ス２２と読出データセル２３の位相ずれが起こり、従来
回路では自立的に障害の発生を認識できなかった。さら
に、２次的障害として制御手段４が認識できずにＦＩＦ
Ｏ３の障害（例えばオーバフロー、アンダーフロー）が
発生し、初期化を行うとＦＩＦＯ３内の他の正常セルが
全て廃棄され、またその期間中は周辺回路の動作が休止
する問題があった。
【０００６】本発明は上記の問題点を解決するもので、
正常でない書込または読出が行われても、入力条件の復
旧の後に自動的に回復し、かつセルを損失せずに障害の
波及を必要最小限に抑えることができるセル位相乗換回
路を提供することを目的とする。
正常でない書込または読出が行われても、入力条件の復
旧の後に自動的に回復し、かつセルを損失せずに障害の
波及を必要最小限に抑えることができるセル位相乗換回
路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、書込パルスに
同期して入力した所定周期のセルを保持するＦＩＦＯ
と、規定の無意セルを生成する無意セル生成手段とを備
えたセル位相乗換回路において、上記ＦＩＦＯに書込ク
ロック信号に基づき上記セルとともに上記書込パルスを
書込み、読出クロック信号および入力する読出許可信号
に基づきその内容を出力する手段を含み、上記読出許可
信号および読出クロック信号に基づき上記ＦＩＦＯの出
力および読出パルスを書込み上記読出クロック信号に基
づきその内容を出力するレジスタと、入力する制御信号
に基づき上記ＦＩＦＯと上記レジスタと上記無意セル生
成手段との出力を選択するセレクタと、上記読出パル
ス、読出クロック信号、上記ＦＩＦＯからの書込パルス
および上記レジスタに保持された読出パルスに基づき上
記読出許可信号および制御信号を出力する読出制御手段
とを備えたことを特徴とする。
同期して入力した所定周期のセルを保持するＦＩＦＯ
と、規定の無意セルを生成する無意セル生成手段とを備
えたセル位相乗換回路において、上記ＦＩＦＯに書込ク
ロック信号に基づき上記セルとともに上記書込パルスを
書込み、読出クロック信号および入力する読出許可信号
に基づきその内容を出力する手段を含み、上記読出許可
信号および読出クロック信号に基づき上記ＦＩＦＯの出
力および読出パルスを書込み上記読出クロック信号に基
づきその内容を出力するレジスタと、入力する制御信号
に基づき上記ＦＩＦＯと上記レジスタと上記無意セル生
成手段との出力を選択するセレクタと、上記読出パル
ス、読出クロック信号、上記ＦＩＦＯからの書込パルス
および上記レジスタに保持された読出パルスに基づき上
記読出許可信号および制御信号を出力する読出制御手段
とを備えたことを特徴とする。
【０００８】また、本発明は、上記読出制御手段は、上
記読出パルスを入力したときに上記読出許可信号を出力
する手段と、上記レジスタに保持された読出パルスによ
りその次の読出パルスの周期を検査する検査手段と、上
記ＦＩＦＯからの書込パルスと上記読出パルスとが同期
しこの検査手段の検査結果が適正のときに上記制御信号
を上記セレクタに与えて上記ＦＩＦＯからのセルを出力
させ、この検査結果が不適正のときには上記読出許可信
号の出力を禁止しこの検査結果が適性になりこの二つの
パルスが同期するまで上記制御信号を上記セレクタに与
えて上記レジスタからのセルを出力させ、上記ＦＩＦＯ
が空の状態でそれからの書込パルスが存在しない場合に
はこの書込パルスを検出するまで上記制御信号を上記セ
レクタに与えて上記無意セル生成手段からの無意セルを
出力させる手段を含むことができる。
記読出パルスを入力したときに上記読出許可信号を出力
する手段と、上記レジスタに保持された読出パルスによ
りその次の読出パルスの周期を検査する検査手段と、上
記ＦＩＦＯからの書込パルスと上記読出パルスとが同期
しこの検査手段の検査結果が適正のときに上記制御信号
を上記セレクタに与えて上記ＦＩＦＯからのセルを出力
させ、この検査結果が不適正のときには上記読出許可信
号の出力を禁止しこの検査結果が適性になりこの二つの
パルスが同期するまで上記制御信号を上記セレクタに与
えて上記レジスタからのセルを出力させ、上記ＦＩＦＯ
が空の状態でそれからの書込パルスが存在しない場合に
はこの書込パルスを検出するまで上記制御信号を上記セ
レクタに与えて上記無意セル生成手段からの無意セルを
出力させる手段を含むことができる。
【０００９】
【作用】ＦＩＦＯに書込クロック信号に基づきセルとと
もに書込パルスを書込み、読出クロック信号および入力
する読出許可信号に基づきその内容を出力する。レジス
タに読出許可信号および読出クロック信号に基づきＦＩ
ＦＯの出力および読出パルスを書込み読出クロック信号
に基づきその内容を出力する。セレクタは入力する制御
信号に基づきＦＩＦＯとレジスタと無意セル生成手段と
の出力を選択する。読出制御手段は読出パルス、読出ク
ロック信号、ＦＩＦＯからの書込パルスおよびレジスタ
に保持された読出パルスに基づき読出許可信号および制
御信号を出力する。
もに書込パルスを書込み、読出クロック信号および入力
する読出許可信号に基づきその内容を出力する。レジス
タに読出許可信号および読出クロック信号に基づきＦＩ
ＦＯの出力および読出パルスを書込み読出クロック信号
に基づきその内容を出力する。セレクタは入力する制御
信号に基づきＦＩＦＯとレジスタと無意セル生成手段と
の出力を選択する。読出制御手段は読出パルス、読出ク
ロック信号、ＦＩＦＯからの書込パルスおよびレジスタ
に保持された読出パルスに基づき読出許可信号および制
御信号を出力する。
【００１０】以上により正常でない書込または読出が行
われても、入力条件の復旧の後に自動的に回復し、かつ
セルを損失せずに障害の波及を必要最小限に抑えること
ができる。
われても、入力条件の復旧の後に自動的に回復し、かつ
セルを損失せずに障害の波及を必要最小限に抑えること
ができる。
【００１１】
【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明一実施例セル位相乗換回路のブロッ
ク構成図である。
する。図１は本発明一実施例セル位相乗換回路のブロッ
ク構成図である。
【００１２】図１において、セル位相乗換回路は、書込
パルス１２に同期して入力した所定周期のセルとして入
力データ１０を保持するＦＩＦＯ１と、規定の無意セル
を生成する無意セル生成手段２２０とを備える。
パルス１２に同期して入力した所定周期のセルとして入
力データ１０を保持するＦＩＦＯ１と、規定の無意セル
を生成する無意セル生成手段２２０とを備える。
【００１３】ここで本発明の特徴とするところは、ＦＩ
ＦＯ１に書込クロック信号１１に基づき入力データ１０
とともに書込パルス１２を書込み、読出クロック信号２
１および入力する読出許可信号３０に基づきその内容を
出力する手段を含み、読出許可信号３０および読出クロ
ック信号２１に基づきＦＩＦＯ１の出力および読出パル
ス２２を書込み読出クロック信号２１に基づきその内容
を出力するレジスタ２３０と、入力する制御信号２５に
基づきＦＩＦＯ１とレジスタ２３０と無意セル生成手段
２２０との出力を選択するセレクタ２１０と、読出パル
ス２２、読出クロック信号２１、ＦＩＦＯ１からの書込
パルス２４およびレジスタ２３０に保持された読出パル
ス２２に基づき読出許可信号３０および制御信号２５を
出力する読出制御手段２００とを備えたことにある。
ＦＯ１に書込クロック信号１１に基づき入力データ１０
とともに書込パルス１２を書込み、読出クロック信号２
１および入力する読出許可信号３０に基づきその内容を
出力する手段を含み、読出許可信号３０および読出クロ
ック信号２１に基づきＦＩＦＯ１の出力および読出パル
ス２２を書込み読出クロック信号２１に基づきその内容
を出力するレジスタ２３０と、入力する制御信号２５に
基づきＦＩＦＯ１とレジスタ２３０と無意セル生成手段
２２０との出力を選択するセレクタ２１０と、読出パル
ス２２、読出クロック信号２１、ＦＩＦＯ１からの書込
パルス２４およびレジスタ２３０に保持された読出パル
ス２２に基づき読出許可信号３０および制御信号２５を
出力する読出制御手段２００とを備えたことにある。
【００１４】また、読出制御手段２００は、読出パルス
２２を入力したときに読出許可信号３０を出力する手段
と、レジスタ２３０に保持された読出パルス２２により
その次の読出パルスの周期を検査する検査手段と、ＦＩ
ＦＯ１からの書込パルス２４と読出パルス２２とが同期
しこの検査手段の検査結果が適正のときに制御信号２５
をセレクタ２１０に与えてＦＩＦＯ１からのセルとして
読出データ２３を出力させ、検査結果が不適正のときに
は読出許可信号３０の出力を禁止し検査結果が適正にな
りこの二つのパルスが同期するまで制御信号２５をセレ
クタ２１０に与えてレジスタ２３０からのセルとして読
出データ２６を出力させ、ＦＩＦＯ１が空の状態でそれ
からの書込パルス２４が存在しない場合には書込パルス
２４を検出するまで制御信号２５をセレクタ２１０に与
えて無意セル生成手段２２０からの無意セルを出力させ
る手段を含む。
２２を入力したときに読出許可信号３０を出力する手段
と、レジスタ２３０に保持された読出パルス２２により
その次の読出パルスの周期を検査する検査手段と、ＦＩ
ＦＯ１からの書込パルス２４と読出パルス２２とが同期
しこの検査手段の検査結果が適正のときに制御信号２５
をセレクタ２１０に与えてＦＩＦＯ１からのセルとして
読出データ２３を出力させ、検査結果が不適正のときに
は読出許可信号３０の出力を禁止し検査結果が適正にな
りこの二つのパルスが同期するまで制御信号２５をセレ
クタ２１０に与えてレジスタ２３０からのセルとして読
出データ２６を出力させ、ＦＩＦＯ１が空の状態でそれ
からの書込パルス２４が存在しない場合には書込パルス
２４を検出するまで制御信号２５をセレクタ２１０に与
えて無意セル生成手段２２０からの無意セルを出力させ
る手段を含む。
【００１５】このような構成のセル位相乗換回路の動作
について説明する。図２は本発明のセル位相乗換回路の
セル位相乗換動作を示すタイムチャートである。図３は
本発明のセル位相乗換回路の読出動作を示すタイムチャ
ートである。
について説明する。図２は本発明のセル位相乗換回路の
セル位相乗換動作を示すタイムチャートである。図３は
本発明のセル位相乗換回路の読出動作を示すタイムチャ
ートである。
【００１６】図１において、まずＦＩＦＯ１に対する書
込動作について説明する。書込クロック信号１１と書込
パルス１２に同期して入力された入力データ１０は書込
パルス１２とともにＦＩＦＯ１に書込まれる。このとき
に外部回路の障害などにより異常長のセルが発生して
も、正常セルと区別することなくＦＩＦＯ１に書込む。
込動作について説明する。書込クロック信号１１と書込
パルス１２に同期して入力された入力データ１０は書込
パルス１２とともにＦＩＦＯ１に書込まれる。このとき
に外部回路の障害などにより異常長のセルが発生して
も、正常セルと区別することなくＦＩＦＯ１に書込む。
【００１７】次に、ＦＩＦＯ１およびレジスタ２３０に
対する読出動作について説明する。ここで正常な読出パ
ルス２２の所定周期をＴＣとする。読出クロック信号２
１と読出パルス２２とが読出制御手段２００に入力され
ると、読出制御手段２００はＦＩＦＯ１に読出許可信号
３０を出力し、ＦＩＦＯ１の読出を指示する。ＦＩＦＯ
１は読出許可信号３０を受取ると、レジスタ２３０とセ
レクタ２１０に同時に同じ読出データ２３を出力する。
このとき読出パルス２２もＦＩＦＯ１からの出力読出デ
ータ２３および書込パルス２４と同時にレジスタ２３０
に書込む。
対する読出動作について説明する。ここで正常な読出パ
ルス２２の所定周期をＴＣとする。読出クロック信号２
１と読出パルス２２とが読出制御手段２００に入力され
ると、読出制御手段２００はＦＩＦＯ１に読出許可信号
３０を出力し、ＦＩＦＯ１の読出を指示する。ＦＩＦＯ
１は読出許可信号３０を受取ると、レジスタ２３０とセ
レクタ２１０に同時に同じ読出データ２３を出力する。
このとき読出パルス２２もＦＩＦＯ１からの出力読出デ
ータ２３および書込パルス２４と同時にレジスタ２３０
に書込む。
【００１８】読出制御手段２００は、ＦＩＦＯ１の出力
読出データ２３に読出データ２３の先頭を示す書込パル
ス２４が存在することを認識し、セレクタ２１０の入力
をＦＩＦＯ１の出力読出データ２３（セレクタ２１０の
入力２１３）に切替える。ＦＩＦＯ１が読出許可信号３
０を受取り、読出データ２３を出力するとき、ＦＩＦＯ
１が空の状態で書込パルス２４が存在しない場合には、
レジスタ２３０に読出データ２３の書込が行われ書込パ
ルス２４の検出が可能になるまでＦＩＦＯ１の読出を継
続し、その間は無意セル生成手段２２０により無意セル
が出力されるようにセレクタ２１０の入力を入力２１１
に切替える。
読出データ２３に読出データ２３の先頭を示す書込パル
ス２４が存在することを認識し、セレクタ２１０の入力
をＦＩＦＯ１の出力読出データ２３（セレクタ２１０の
入力２１３）に切替える。ＦＩＦＯ１が読出許可信号３
０を受取り、読出データ２３を出力するとき、ＦＩＦＯ
１が空の状態で書込パルス２４が存在しない場合には、
レジスタ２３０に読出データ２３の書込が行われ書込パ
ルス２４の検出が可能になるまでＦＩＦＯ１の読出を継
続し、その間は無意セル生成手段２２０により無意セル
が出力されるようにセレクタ２１０の入力を入力２１１
に切替える。
【００１９】次に、非正常な周期で読出パルス２２が入
力されたときの動作を図２および図３を用いて説明す
る。読出パルス２２n が入力され、ＦＩＦＯ１が読出許
可信号３０を受取って読出許可となり、読出データ２３
と書込パルス２４n を出力しているときに読出パルス２
２n と読出パルス２２n+1 の間に外来ノイズによる誤っ
た周期の読出パルス２２n ´が発生した場合にレジスタ
２３０内の読出パルス周期検査位置で読出パルス２２n
と読出パルス２２n ´の周期を検査し所定の周期ＴＣが
正常でないと判定すると、読出制御手段２００は、セレ
クタ２１０の入力をレジスタ２３０の出力読出データ２
６になるように入力２１２に切替える。このとき必ず読
出パルス２２とレジスタ２３０に書込まれた読出データ
２３の先頭が一致するようにレジスタ２３０の読出を行
う。
力されたときの動作を図２および図３を用いて説明す
る。読出パルス２２n が入力され、ＦＩＦＯ１が読出許
可信号３０を受取って読出許可となり、読出データ２３
と書込パルス２４n を出力しているときに読出パルス２
２n と読出パルス２２n+1 の間に外来ノイズによる誤っ
た周期の読出パルス２２n ´が発生した場合にレジスタ
２３０内の読出パルス周期検査位置で読出パルス２２n
と読出パルス２２n ´の周期を検査し所定の周期ＴＣが
正常でないと判定すると、読出制御手段２００は、セレ
クタ２１０の入力をレジスタ２３０の出力読出データ２
６になるように入力２１２に切替える。このとき必ず読
出パルス２２とレジスタ２３０に書込まれた読出データ
２３の先頭が一致するようにレジスタ２３０の読出を行
う。
【００２０】また、ＦＩＦＯ１はレジスタ２３０に読出
データ２３の書込が完全に終了するまで継続し、書込が
終了するとＦＩＦＯ１の読出を停止する。さらに読出パ
ルス２２n+1 がレジスタ２３０に書込まれ、次に入力さ
れる読出パルス２２n+2 との所定周期ＴＣが正常である
ことを確認すると、ＦＩＦＯ１の読出を再開し、セレク
タ２１０の入力がＦＩＦＯ１の出力読出データ２３とな
るように入力２１３に切変える。
データ２３の書込が完全に終了するまで継続し、書込が
終了するとＦＩＦＯ１の読出を停止する。さらに読出パ
ルス２２n+1 がレジスタ２３０に書込まれ、次に入力さ
れる読出パルス２２n+2 との所定周期ＴＣが正常である
ことを確認すると、ＦＩＦＯ１の読出を再開し、セレク
タ２１０の入力がＦＩＦＯ１の出力読出データ２３とな
るように入力２１３に切変える。
【００２１】ＦＩＦＯ１が再び読出許可となり読出デー
タ２３を出力しているときに、つぎの読出パルス２２
n+3 が欠落した場合に、読出制御手段２００は読出許可
信号３０を停止し、ＦＩＦＯ１の読出を中止して、読出
パルス２２n+4 が入力され、読出が可能となるまでセレ
クタ２１０の入力を入力２１１にして無意セル生成手段
の出力に切替える。
タ２３を出力しているときに、つぎの読出パルス２２
n+3 が欠落した場合に、読出制御手段２００は読出許可
信号３０を停止し、ＦＩＦＯ１の読出を中止して、読出
パルス２２n+4 が入力され、読出が可能となるまでセレ
クタ２１０の入力を入力２１１にして無意セル生成手段
の出力に切替える。
【００２２】
【発明の効果】以上説明したように、本発明は、正常で
ない書込または読出が行われても、入力条件の復旧の後
に自動的に回復し、かつセルを損失せずに障害の波及を
必要最小限に抑えることができる優れた効果がある。
ない書込または読出が行われても、入力条件の復旧の後
に自動的に回復し、かつセルを損失せずに障害の波及を
必要最小限に抑えることができる優れた効果がある。
【図１】本発明一実施例セル位相乗換回路のブロック構
成図。
成図。
【図２】本発明のセル位相乗換回路の乗換動作を示すタ
イムチャート。
イムチャート。
【図３】本発明のセル位相乗換回路の読出動作を示すタ
イムチャート。
イムチャート。
【図４】従来例のセル位相乗換回路のブロック構成図。
【図５】従来例のセル位相乗換回路の乗換動作を示すタ
イムチャート。
イムチャート。
１、３ ＦＩＦＯ ４ 制御手段 １０ 入力データ １１ 書込クロック信号 １２ 書込パルス ２０ 出力データ ２１ 読出クロック信号 ２２ 読出パルス ２３、２６ 読出データ ２４ ＦＩＦＯに保持された書込パルス ２５、２７、２８ 制御信号 ３０ 読出許可信号 ２００ 読出制御手段 ２１０ セレクタ ２２０ 無意セル生成手段 ２３０ レジスタ
フロントページの続き (56)参考文献 特開 平２−226831（ＪＰ，Ａ) 特開 平４−278753（ＪＰ，Ａ) 特開 平４−74046（ＪＰ，Ａ) 特開 平３−174837（ＪＰ，Ａ) 特開 平４−220829（ＪＰ，Ａ) 特開 平４−119032（ＪＰ，Ａ) 特開 平５−14325（ＪＰ，Ａ) 永野宏、外７名、”ＡＴＭスイッチ用 高速ＣＭＯＳＬＳＩ群の実用化”，電子 情報通信学会技術研究報告、1990年７月 25日、ＳＳＥ90−36、Ｖｏｌ．90、Ｎ ｏ．157、Ｐ．31−36 (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56
Claims (2)
- 【請求項１】 書込パルスに同期して入力した所定周期
のセルを保持するＦＩＦＯと、規定の無意セルを生成す
る無意セル生成手段とを備えたセル位相乗換回路におい
て、 上記ＦＩＦＯに書込クロック信号に基づき上記セルとと
もに上記書込パルスを書込み、読出クロック信号および
入力する読出許可信号に基づきその内容を出力する手段
を含み、 上記読出許可信号および読出クロック信号に基づき上記
ＦＩＦＯの出力および読出パルスを書込み上記読出クロ
ック信号に基づきその内容を出力するレジスタと、入力
する制御信号に基づき上記ＦＩＦＯと上記レジスタと上
記無意セル生成手段との出力を選択するセレクタと、上
記読出パルス、読出クロック信号、上記ＦＩＦＯからの
書込パルスおよび上記レジスタに保持された読出パルス
に基づき上記読出許可信号および制御信号を出力する読
出制御手段とを備えたことを特徴とするセル位相乗換回
路。 - 【請求項２】 上記読出制御手段は、上記読出パルスを
入力したときに上記読出許可信号を出力する手段と、上
記レジスタに保持された読出パルスによりその次の読出
パルスの周期を検査する検査手段と、上記ＦＩＦＯから
の書込パルスと上記読出パルスとが同期しこの検査手段
の検査結果が適正のときに上記制御信号を上記セレクタ
に与えて上記ＦＩＦＯからのセルを出力させ、この検査
結果が不適正のときには上記読出許可信号の出力を禁止
しこの検査結果が適性になりこの二つのパルスが同期す
るまで上記制御信号を上記セレクタに与えて上記レジス
タからのセルを出力させ、上記ＦＩＦＯが空の状態でそ
れからの書込パルスが存在しない場合にはこの書込パル
スを検出するまで上記制御信号を上記セレクタに与えて
上記無意セル生成手段からの無意セルを出力させる手段
を含む請求項１記載のセル位相乗換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16583091A JP2758736B2 (ja) | 1991-07-05 | 1991-07-05 | セル位相乗換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16583091A JP2758736B2 (ja) | 1991-07-05 | 1991-07-05 | セル位相乗換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514394A JPH0514394A (ja) | 1993-01-22 |
| JP2758736B2 true JP2758736B2 (ja) | 1998-05-28 |
Family
ID=15819815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16583091A Expired - Lifetime JP2758736B2 (ja) | 1991-07-05 | 1991-07-05 | セル位相乗換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758736B2 (ja) |
-
1991
- 1991-07-05 JP JP16583091A patent/JP2758736B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 永野宏、外７名、"ＡＴＭスイッチ用高速ＣＭＯＳＬＳＩ群の実用化"，電子情報通信学会技術研究報告、１９９０年７月２５日、ＳＳＥ９０−３６、Ｖｏｌ．９０、Ｎｏ．１５７、Ｐ．３１−３６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514394A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4825411A (en) | Dual-port memory with asynchronous control of serial data memory transfer | |
| US5663921A (en) | Internal timing method and circuit for programmable memories | |
| US5343439A (en) | Memory apparatus | |
| KR940001340A (ko) | 셀프- 타임드 메모리 어레이를 갖는 완전 테스트 가능한 칩 | |
| JPH04220829A (ja) | セル位相乗換回路 | |
| US4651277A (en) | Control system for a magnetic disk drive unit | |
| US4672646A (en) | Direct-injection FIFO shift register | |
| US5117395A (en) | Expansible FIFO memory for accommodating added memory stages in a multistage memory with common control signals | |
| US5077690A (en) | Memory input data test arrangement | |
| JPH0331928A (ja) | フレーム変換回路 | |
| JP2758736B2 (ja) | セル位相乗換回路 | |
| EP0493138B1 (en) | Memory circuit | |
| US6535479B1 (en) | Hitless switching system of ATM switch apparatus in which discard priority control is stopped | |
| KR100253565B1 (ko) | 동기식 기억소자의 양방향 데이타 입출력 회로 및 그 제어방법 | |
| JP2950012B2 (ja) | マイクロコンピュータ | |
| JP2752806B2 (ja) | セル位相乗換回路 | |
| JP2702318B2 (ja) | セル位相乗換回路 | |
| JP2748069B2 (ja) | フリップフロップ回路 | |
| JP2665045B2 (ja) | Ａｔｍセルゆらぎ発生装置 | |
| US7158599B2 (en) | Elastic store circuit | |
| SU1702376A1 (ru) | Устройство дл передачи данных с самотестированием | |
| JP3564652B2 (ja) | 位相差吸収回路及び位相差吸収システム | |
| JPH11102325A (ja) | メモリ監視方式 | |
| JPH0289300A (ja) | 半導体メモリ素子 | |
| JPH08331105A (ja) | 伝送路無瞬断切替システムおよび方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080313 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110313 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 14 |