KR940001340A - 셀프- 타임드 메모리 어레이를 갖는 완전 테스트 가능한 칩 - Google Patents
셀프- 타임드 메모리 어레이를 갖는 완전 테스트 가능한 칩 Download PDFInfo
- Publication number
- KR940001340A KR940001340A KR1019930010204A KR930010204A KR940001340A KR 940001340 A KR940001340 A KR 940001340A KR 1019930010204 A KR1019930010204 A KR 1019930010204A KR 930010204 A KR930010204 A KR 930010204A KR 940001340 A KR940001340 A KR 940001340A
- Authority
- KR
- South Korea
- Prior art keywords
- register
- memory array
- address
- data
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/32—Serial access; Scan testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
테스트되지 않은 어레이내의 셀 상태에 영향을 끼치지 않는 셀프-타임드 메모리 어레이를 테스트하는 방법 및 장치가 개시되어 있다.
각각의 메모리 어레이는 메모리 어레이내로 각각의 제어, 어드레스 및 데이타 라인과 결합된 다수의 제어, 어드레스 및 데이타 레지스터를 갖는다.
타이밍 발생기 회로는 외부 클럭펄스를 수신하며 셀프-타임드 클럭 펄스를 메모리 어레이로 제공한다. 시프트모드 동안에 테스트할 데이타가 레지스터로 직렬 스캔될 수 있도록 제어, 어드레스 및 데이타 레지스터는 함께 합쳐진다.
클릭펄스가 타이밍 회로로부터 올때 기록-가능 또는 클리어 레지스터로 시프트된 비트가 발생되기 때문에 시프트 모드 동안에 계획되지 않은 어레이 변경동작이 일어나지 않도록 하기 위해서, 시프트 모드 동안에 모든 클럭펄스를 억제하도록 로직수단이 제공된다. 분리된 시프트 클럭퍽스는 시프트 모드동안에 테스트 정보를 제어, 어드레스 및 데이타 레지스터로 시프트되도록 제공된다.
정보가 시프트될때, 분리된 테스트 클럭펄스는 어드레스, 제어 및 데이타 레지스터의 데이타에 의해서 명령된 동작이 수행되게 하기 위해서 발생된다.
그러므로, 제어어드레스 및 데이타 레지스터에 의해서 식별된 동작은 근접한 메모리 어레이의 제어레지스터 상태에 영향을 끼침이 없고 칩이 같은 임시 상태를 유지하는 동안 칩의 구성요소나 다른 메모리셀 상태에 영향을 끼침이 없이 수행된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 외부 로직을 보이고 있는 본 발명의 셀프-타임드 메모리 어레이를 나타낸다.
제3도는 본 발명에 채택된 예시적인 클럭억제로직의 블록도이다.
Claims (17)
- 적어도 하나의 메모리셀로 구성된 셀프-타임드 메모리 어레이에 있어서, 상기 메모리 어레이는 제어레지스터 및 메모리셀의 어레이에 대한 동작을 제어하기 위해 제어레지스터와 결합된 제어라인, 어드레스 레지스터 및 동작이 수행될 메모리셀의 어드레스를 식별하기 위해 어드레스 레지스터와 결합된 어드레스라인, 메모리셀로 부터 데이타를 판독하거나 메모리셀로 데이타를 제공하는 데이타 라인 및 외부 클럭펄스를 수신하며 어레이내의 셀에 대한 동작을 수행하는 셀프-타임드 클럭 입력을 제공하는 타이밍 발생기 회로로 구성되며, 더욱이 어레이를 테스팅하기 위해 제공되는 장치로 구성되고, 상기 장치는 정보가 레지스터로부터 또한 레지스터로 직렬시프트될 수 있도록 제어레지스터와 어드레스 레지스터를 합치며 시프트모드 동안에 동작이 가능한 시프트 수단; 정보가 레지스터로부터 또한 레지스터로 직렬 시프트되는 동안 메모리 어레이 동작을 억제하는 수단 및 제어레지스터로 시프트된 정보에 의해서 명령된 동작이 어드레스 레지스터로 식별된 어드레스에서 수행되게 하기 위해서 테스트 될 메모리 어레이에 제공하는 테스트 클럭킹 수단으로 구성되며, 여기서 테스트 동작은 어레이의 다른 메모리셀에 영향을 끼침이 없이 또한 보통의 임시 상태가 어드레스 및 제어레지스터에서 유지됨이 없이 메모리셀에서 수행되는 것을 륵징으로 하는 적어도 하나의 메모리셀로 구성된 셀프-타임드 메모리 어레이.
- 제1항에 있어서, 상기 합치는 수단은 데이타가 제1메모리 어레이의 레지스터를 통해 제2메모리 어레이의 레지스터로 데이타를 시프트 함으로써 제2메모리 어레이로 직렬시프트될수 있도록 제1메모리 어레이의 최종 레지스터와 제2메모리어레이의 제1레지스터를 결합하는 수단으로 더욱이 구성되는 것을 특징으로 하는 메모리 어레이.
- 제1항에 있어서, 메모리 어레이가 시프트 모드에 있는 때를 가리키는 스캔신호 라인으로 더욱이 구성되는 것을 특징으로 하는 메모리 어레이.
- 제1항에 있어서, 상기 메모리 어레이 동작을 억제하는 수단은 시프트 모드 동안에 타이밍 발생기 회로에 대한 외부클럭을 억제하는 것을 특징으로 하는 메모리 어레이.
- 제1항에 있어서, 상기 테스트 클럭킹 수단은 정보가 어드레스 및 제어레지스터로 직렬 시프트된후 테스트 클럭펄스를 제공하는 것을 특징으로 하는 메모리 어레이.
- 제1항에 있어서, 정보를 어드레스 및 제어레지스터로 직렬 시프트하기 위해서 시프트수단에 시프트클럭 펄스를 제공하는 시프트클럭으로 더욱이 구성되는 것을 특징으로 하는 메모리 어레이.
- 제1항에 있어서, 상기 메모리 동작을 억제하는 수단은 시프트 모드가 끝나고 테스트클럭이 어써트된후 타이밍 발생기 회로에 대한 외부클럭을 동작가능하게 하는 것을 특징으로 하는 메모리 어레이.
- 제1항에 있어서, 메모리 어레이로부터 데이타를 수신하고 데이타를 제공하는 데이타 라인과 결합된 데이타 레지스터로 더욱이 구성되는 것을 특징으로 하는 메모리 어레이.
- 제8항에 있어서, 메모리 어레이는 어드레스, 제어 및 데이타 레지스터에서 입출하며 직렬 시프트된 어레이 외부의 정보를 수신하는 JTAG테스트 액세스 포트(TAP)와 결합되는 것을 특징으로 하는 메모리 어레이.
- 적어도 하나의 메모리 셀로 구성되는 셀프-타임드 메모리 어레이에 있어서, 메모리 어레이는 제어레지스터 및 메모리셀의 어레이에 대한 동작을 제어하기 위해 제어레지스터와 결합된 제어라인, 어드레스 레지스터 및 동작이 수행되는 곳인 메모리셀의 어드레스를 식별하기 위해 어드레스 레지스터와 결합된 어드레스라인, 메모리셀로부터 데이타를 판독하고 메모리셀로 데이타를 제공하는 데이타 라인 및 외부클럭펄스를 수신하고 메모리 어레이의 메모리셀에 대한 동작을 수행하기 위한 셀프-타임드 클럭입력을 제공하는 타이밍 발생기 회로로 구성되며, 메모리 어레이를 테스트하는 방법은 시프트 모드동안에 정보가 레지스터에서 입출되어 직렬시프트될수 있도록 제어 레지스터와 어드레스 레지스터를 합치는 단계, 정보를 제어 레지스터 및 어드레스 레지스터로 직렬시프트 하는 단계; 데이타 레지스터에서 입출되어 직렬 시프트되는 동안 메모리 어레이 동작을 억제하는 단계 및 제어레지스터로 시프트된 정보에 의해서 명령된 동작이 어드레스 레지스터로 식별된 어드레스에서 수행되게 하기 위해서 데이타가 레지스터로 직렬시프트될때 테스트될 메모리 어레이로 테스트 클럭펄스를 발생하는 단계로 구성되며. 스캔된 정보에 의해서 명령된 메모리 동작은 같은 임시 상태에서 메모리 어레이의 어드레스 및 제어레지스터를 포함하는 칩의 모든 메모리 구성요소틀 유지하는 동안 메모리 셀에서 수행되는 것을 특징으로 하는 메모리 어레이를 테스트하는 방법.
- 제10항에 있어서, 정보를 제1메모리 어레이의 레지스터를 퉁해 제2메모리 어레이의 레지스터로 시프트함으로써 정보가 제2메모리 어레이로 직렬스캔될수 있도록 제1메모리 어레이의 최종 레지스터와 제2메모리 어레이의 제1레지스터를 결합하는 단계로 더욱이 구성되는 것을 특징으로 하는 메모리 어레이를 테스트하는 방법.
- 제10항에 있어서. 시프트 모드 신호를 발생하는 단계로 더욱이 구성되며, 상기 정보를 시프트하는 단계는 시프트 모드 신호가 생길때 정보를 제어레지스터 및 어드레스 레지스터로 직렬시프트하는 것을 특징으로 하는 메모리 어레이를 테스트 하는 방법.
- 제10항에 있어서, 메모리 어레이 동작을 억제하는 단계는 시프트 모드 동안에 어레이에 결합된 외부클럭을 억제하는 단계로 구성되는 것을 특징으로 하는 메모리 어레이를 테스트 하는 방법.
- 제10항에 있어서, 데이타를 어드레스 및 제어레지스터로 직렬 시프트 하기 위해서 시프트클럭 펄스를 제공하는 단계로 더욱이 구성되는 것을 특징으로 하는 메모리 어레이를 테스트 하는 방법.
- 제10항에 있어서, 시프트 모드가 끝난후 외부클럭을 동작가능하게 하는 단계로 더욱이 구성되는 것을 특징으로 하는 메모리 어레이를 테스트 하는 방법.
- 제10항에 있어서, 데이타 레지스터는 메모리 어레이로부터 데이타를 수신하고 메모리 어레이에 데이타를 제공하는 데이타 라인과 결합되며, 상기 합치는 단계는 정보가 레지스터에서 입출되어 직렬 시프트 되도록 데이타 레지스터와 제어레지스터 및 어드레스 레지스터를 합치는 단계로 더욱이 구성되며, 상기 시프트 단계는 정보를 제어레지스터, 어드레스 레지스터 및 데이타 레지스터로 직렬시프트 하는것을 특징으로 하는 메모리 어레이를 테스트 하는 방법.
- 제16항에 있어서, 테스트 클럭펄스가 발생된후 데이타 레지스터로 부터의 정보를 시프트하는 단계로 더욱이 구성되는 것을 특징으로 하는 메모리 어레이를 테스트하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/897,801 US5394403A (en) | 1992-06-12 | 1992-06-12 | Fully testable chip having self-timed memory arrays |
US897,801 | 1992-06-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940001340A true KR940001340A (ko) | 1994-01-11 |
KR100303618B1 KR100303618B1 (ko) | 2001-11-22 |
Family
ID=25408440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930010204A KR100303618B1 (ko) | 1992-06-12 | 1993-06-07 | 셀프-타임식메모리어레이를갖는완전테스트가능한칩 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5394403A (ko) |
JP (1) | JPH0773696A (ko) |
KR (1) | KR100303618B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101012694B1 (ko) * | 2008-09-23 | 2011-02-09 | 정창록 | 회전반전구동기구 |
KR101013529B1 (ko) * | 2008-08-25 | 2011-02-14 | 정창록 | 반전회전구동기구 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6014752A (en) * | 1995-01-27 | 2000-01-11 | Sun Mircosystems, Inc. | Method and apparatus for fully controllable integrated circuit internal clock |
US5663965A (en) * | 1995-10-06 | 1997-09-02 | International Business Machines Corp. | Apparatus and method for testing a memory array |
US5671235A (en) * | 1995-12-04 | 1997-09-23 | Silicon Graphics, Inc. | Scan chain for shifting the state of a processor into memory at a specified point during system operation for testing purposes |
JPH09288888A (ja) * | 1996-04-22 | 1997-11-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5748645A (en) * | 1996-05-29 | 1998-05-05 | Motorola, Inc. | Clock scan design from sizzle global clock and method therefor |
US5787094A (en) * | 1996-06-06 | 1998-07-28 | International Business Machines Corporation | Test and diagnostics for a self-timed parallel interface |
US5796745A (en) * | 1996-07-19 | 1998-08-18 | International Business Machines Corporation | Memory array built-in self test circuit for testing multi-port memory arrays |
US5870411A (en) * | 1996-12-13 | 1999-02-09 | International Business Machines Corporation | Method and system for testing self-timed circuitry |
US5912900A (en) * | 1996-12-13 | 1999-06-15 | International Business Machines Corporation | Method and system for testing self-timed circuitry |
US5745430A (en) * | 1996-12-30 | 1998-04-28 | Siemens Aktiengesellschaft | Circuit and method to externally adjust internal circuit timing |
US5903512A (en) * | 1996-12-30 | 1999-05-11 | Siemens Aktiengesellschaft | Circuit and method to externally adjust internal circuit timing |
US6115789A (en) * | 1997-04-28 | 2000-09-05 | International Business Machines Corporation | Method and system for determining which memory locations have been accessed in a self timed cache architecture |
JPH11108998A (ja) * | 1997-10-02 | 1999-04-23 | Mitsubishi Electric Corp | 集積回路のテスト装置 |
US6032279A (en) * | 1997-11-07 | 2000-02-29 | Atmel Corporation | Boundary scan system with address dependent instructions |
US6430719B1 (en) * | 1998-06-12 | 2002-08-06 | Stmicroelectronics, Inc. | General port capable of implementing the JTAG protocol |
JP4286375B2 (ja) * | 1999-04-02 | 2009-06-24 | 株式会社アドバンテスト | 遅延クロック生成装置および遅延時間測定装置 |
US6671842B1 (en) * | 1999-10-21 | 2003-12-30 | Lsi Logic Corporation | Asynchronous bist for embedded multiport memories |
US20040098643A1 (en) * | 2002-11-18 | 2004-05-20 | Jurgen Schulz | Method and apparatus for accessing internal RAMs during diagnostic testing |
TWM241942U (en) * | 2003-01-24 | 2004-08-21 | Delta Electronics Inc | A casing structure for an electronic apparatus |
US7155644B2 (en) * | 2003-05-08 | 2006-12-26 | Micron Technology, Inc. | Automatic test entry termination in a memory device |
US7231563B2 (en) * | 2004-05-26 | 2007-06-12 | Lsi Corporation | Method and apparatus for high speed testing of latch based random access memory |
US7461295B1 (en) * | 2005-07-29 | 2008-12-02 | Netlogic Microsystems, Inc. | Timing failure analysis in a semiconductor device having a pipelined architecture |
US11443821B2 (en) | 2019-05-31 | 2022-09-13 | Micron Technology, Inc. | Memory device architecture coupled to a System-on-Chip |
CN114400042B (zh) * | 2022-03-22 | 2022-06-10 | 合肥悦芯半导体科技有限公司 | 存储器测试系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3970993A (en) * | 1974-01-02 | 1976-07-20 | Hughes Aircraft Company | Cooperative-word linear array parallel processor |
US4355377A (en) * | 1980-06-30 | 1982-10-19 | Inmos Corporation | Asynchronously equillibrated and pre-charged static ram |
US4701921A (en) * | 1985-10-23 | 1987-10-20 | Texas Instruments Incorporated | Modularized scan path for serially tested logic circuit |
US4833676A (en) * | 1987-07-30 | 1989-05-23 | Hughes Aircraft Company | Interleaved method and circuitry for testing for stuck open faults |
US5031141A (en) * | 1990-04-06 | 1991-07-09 | Intel Corporation | Apparatus for generating self-timing for on-chip cache |
JP2519580B2 (ja) * | 1990-06-19 | 1996-07-31 | 三菱電機株式会社 | 半導体集積回路 |
US5029133A (en) * | 1990-08-30 | 1991-07-02 | Hewlett-Packard Company | VLSI chip having improved test access |
-
1992
- 1992-06-12 US US07/897,801 patent/US5394403A/en not_active Expired - Lifetime
-
1993
- 1993-06-07 KR KR1019930010204A patent/KR100303618B1/ko not_active IP Right Cessation
- 1993-06-14 JP JP5165986A patent/JPH0773696A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101013529B1 (ko) * | 2008-08-25 | 2011-02-14 | 정창록 | 반전회전구동기구 |
US9109667B2 (en) | 2008-08-25 | 2015-08-18 | Chang Log Jeong | Contra-rotating mechanism |
KR101012694B1 (ko) * | 2008-09-23 | 2011-02-09 | 정창록 | 회전반전구동기구 |
Also Published As
Publication number | Publication date |
---|---|
JPH0773696A (ja) | 1995-03-17 |
KR100303618B1 (ko) | 2001-11-22 |
US5394403A (en) | 1995-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940001340A (ko) | 셀프- 타임드 메모리 어레이를 갖는 완전 테스트 가능한 칩 | |
US4914379A (en) | Semiconductor integrated circuit and method of testing same | |
US5473617A (en) | High impedance technique for testing interconnections in digital systems | |
US4825411A (en) | Dual-port memory with asynchronous control of serial data memory transfer | |
KR100328357B1 (ko) | 개선된자동메모리테스터용용장성분석기 | |
US4833676A (en) | Interleaved method and circuitry for testing for stuck open faults | |
US4733405A (en) | Digital integrated circuit | |
EP0161639B1 (en) | Self contained array timing | |
US6055658A (en) | Apparatus and method for testing high speed components using low speed test apparatus | |
US6421291B1 (en) | Semiconductor memory device having high data input/output frequency and capable of efficiently testing circuit associated with data input/output | |
GB2391358A (en) | Method of testing and/or debugging a system on chip (SOC) | |
KR890008829A (ko) | 반도체 기억장치 | |
US7231563B2 (en) | Method and apparatus for high speed testing of latch based random access memory | |
US5673274A (en) | Test method for semiconductor device | |
US6061813A (en) | Memory test set | |
US20040250165A1 (en) | Semiconductor memory device permitting boundary scan test | |
US5675544A (en) | Method and apparatus for parallel testing of memory circuits | |
US5450455A (en) | Method and apparatus for including the states of nonscannable parts in a scan chain | |
US6915467B2 (en) | System and method for testing a column redundancy of an integrated circuit memory | |
US20060053356A1 (en) | Integrated circuit | |
US6341092B1 (en) | Designing memory for testability to support scan capability in an asic design | |
KR100265760B1 (ko) | 직접엑세스모드테스트제어회로를구비하는고속반도체메모리장치및테스트방법 | |
US5978945A (en) | Tester arrangement comprising a connection module for testing, by way of the boundary scan test method, a carrier provided with a first number of digital ICS with BST logic and a second number of digital ICS without BST logic | |
KR100276504B1 (ko) | 오류 데이터 저장 시스템 | |
EP0933644A1 (en) | Device scan testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050711 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |