SU1481745A1 - Устройство дл умножени - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при разработке быстродействующих устройств дл  умножени  дес тичных чисел. Целью изобретени   вл етс  сокращение количества оборудовани . Устройство содержит регистры множимого 1, множител  2 и произведени  3, матрицу блоков 4 умножени , узлы 5 и 8 двоичного суммировани , узлы 6 преобразовани  двоичного кода в двоично-дес тичный и двоично-дес тичный сумматор 7. 2 ил.

Description

Г

Claims (1)

1. Формула изобретения

   Устройство для умножения, содержащее регистры множимого, множителя и произведения, матрицу блоков умножения, узлы двоичного суммирования, узлы преобразования двоичного кода в двоично-десятичный и двоично-десятичный сумматор, причем первые входы блоков умножения каждой строки матрицы соединены с выходами соответствующих тетрад регистра множимого, вторые входы блоков умножения каждого столбца матрицы соединены с выходами соответствующих тетрад регистра множителя, входы к-го узла двоичного суммирования (κ=ϊ,...,Ν-\-Μ—3; /V — число десятичных разрядов множимого, М — число десятичных разрядов множителя) соединены с выходами блоков умножения /-й строки и /-го столбца матрицы /=1,...,Л4;

   , выходы узлов двоичного суммирования с первого по —3)--й соединены с входами узлов преобразования двоичного кода в двоично-десятичный с второго по —2)-й соответственно, р-й выход g-го узла преобразования двоичного кода в двоично-десятичный (р=1,...,/|) (/ — число выходов данного узла преобразования двоичного кода в двоично-десятичный, —1) соединен с входом (р+д—2)-го разряда двоично-десятичного сумматора, первый выход первого узла преобразования двоичного кода в двоичнодесятичный и выходы разрядов двоичнодесятичного сумматора соединены с входами соответствующих разрядов регистра произведения, отличающееся тем, что, с целью сокращения количества оборудования, в устройство введены два дополнительных узла двоичного суммирования, причем блоки умножения матрицы формируют произведения в. /-рядном· коде (/=2,3,4) и узлы двоичного суммирования и дополнительные узлы двоичного суммирования осуществляют суммирование соответствующего количества операндов, в /-рядных кодах, при этом входы первого и второго дополнительных узлов двоичного суммирования соединены с выходами первого блока умножения первой строки матрицы и N-ro блока умножения М-Й строки матрицы соответственно, выходы первого и второго дополнительных узлов двоичного суммирования соединены с входами первого и —1) -го узлов преобразования двоичного кода в двоично-десятичный соответственно.

   Цифра, множимого ϋ,αφρα множителя