SU1283751A1

SU1283751A1 - Устройство дл умножени комплексных чисел

Info

Publication number: SU1283751A1
Application number: SU853934419A
Authority: SU
Inventors: Борис Николаевич Малиновский; Валерий Дмитриевич Троц
Original assignee: Институт кибернетики им.В.М.Глушкова
Priority date: 1985-07-23
Filing date: 1985-07-23
Publication date: 1987-01-15

Abstract

Изобретение относитс к цифровой вычислительной технике и может быть использовано дл построени цифровых вычислительных машин. Целью изобретени вл етс сокращение оборудовани . Устройство содержит регистры множимого, регистры множител , четьфе группы элементов И, мно- говходовой одноразр дный сумматор, блок вычитани кодов количества единиц , сумматоры, регистры накоплени , регистры произведени . 1 ил, 1 табл.

Description

(Л

с:

Изобретение относитс к цифровой вычислительной технике и может быть использовано дл построени цифровых вычислительных машин.

, Целью изобретени вл етс сокращение оборудовани .

На чертеже представлена схема устройства дл умножени комплексных чисел.

Устройство содержит регистры 1 и 2 множимого, регистры 3 и 4 множител , группы элементов И 5-8, блок 9 вычитани кодов количества единиц, многовходовой одноразр дный сумматор 10, сумматоры И и 12, регистры 13 и 14 накоплени , регистры 15 и 16 произведени , входы 17 и 18 множимого (действительной и мнимой частей); входы 19 и 20 множител (действительной и мнимой частей), тактовый вход 21.

Устройство работает следующим образом ,

В исходном состо нии в регистры 3, 4, 13-16 записаны нули, в- регистры 1 и 2 записано множимое. По входам 19 и 20 поступают последователь

10

283751 2

но разр ды множител , по входу 21 разр ды множител записываютс в регистры 3 и 4 множител , записываетс сумма с сумматоров 11 и 12 в регистры 13 и 14 и производитс сдвиг в регистрах 15 и 16. После записи очередного разр да множител на выходах групп элементов И 5-8 образуютс унитарные коды, которые преобразуютс в двоичные коды в виде разности на выходе блока 9 и в виде суммы на выходе многовходового одноразр дного сумматора Ю. На сумматорах 1I и 12 суммируютс коды с блока 9 и cyNjMaTopa 10 и регистров 13 и 14 соответственно . Результат со сдвигом записываетс в регистры 13 и 14, а младший разр д суммы записываетс в регистры 15 и 16, при этом в регистры множител 3 и 4 записываетс очередной разр д. После приема, всех разр дов множител по входам 19 и 20 поступают нули в течение (n-l) тактов , где п - разр дность числа. Произведение получено в регистрах 15 и 16. Пример приведен ниже.

Блок 9 и сумматор 10 могут быть построены на ПЗУ

15

20

25

ReIm

Множимое 0101ОНО

Множитель 0111ЮЮ

И6

0000

001

И7 И8Be м-л

0000 00000001

См 10 00000

Рг 15 Рг 14Рг 16

10000000 0000000000000

0001 0010ООН

опою

0000011000000 0000 00000000 III 0101 0010 0000 оно0111

0000100010

00000 1100000 0000110000000

Im MHO-л 0000

0001

0010

312837514

0100 0100 0101 Olio 11100101

0000000100

00000 0111000 00010 11000000

0100 -0010. 0000 0100 1100 1010

0000000001

00000 0011000 00001 11100000

0000 0100 0100 0000 1000 0100

00001

11111

11111 1001110

0000 0000 0000 0000

OOODO00000

inn n 00111 00000 1011100

0000 0000 0000 0000 0000

0000000000

11 11 I n iOOn 1 00000 0101 I 100

00001 on 1000 0000 1000

0000

Claims

Формула изобретени

Устройство дл умножени комплек- сных чисел, содержащее два регистра множимогоj два регистра множител , два сумматора и два регистра произведени , входы разр дов регистров множимого соединены с входами мно- жимого устройства, отличающеес тем что, с целью сокращени оборудовани , в устройство введены четыре группы элементов И, два регистра накоплени , многовходовой одноразр дный сумматор и блок вычитани кодов количества единиц, причем выходы разр дов первого и вто- рого регистров множимого соединены с первыми входами элементов И соот- ветственно первой и второй групп, вторые входы которых соединены с выходами разр дов соответственно первого и второго регистров множител , первые входы элементов И третьей и четвертой групп соединены с выходами разр дов соответственно первого и второго разр дов множимого устройства , а вторые входы соединены с выходами разр дов соответственно вто- рого и первого регистров множител устройства, выходы элементов И первой и второй групп соединены с вхо00001 on 1000 0000 1000

0000

дами блока вычитани кодов количества единиц, выходы которого соединены с первой группой входов первого сумматора , выходы элементов И третьей и четвертой групп соединены с входами мно го входов о го одноразр дного сумматора , выходы которого соединены, с первой группой входов второго сум- матора, выходы разр дов первого и второго сумматоров соединены со сдвигом на один разр д вправо с входами разр дов соответственно первого и второго регистров накоплени , выходы младших разр дов первого и второго сумматоров соединены с вхоами старших разр дов соответственно первого и второго регистров про- йзведени , выходы первого и второго регистров накоплени соединены с вторыми группами входов соответственно первого и второго сумматоров, выход знакового разр да первого сумматора соединен с входом знакового разр да первого регистра накоплени , тактовый вход устройства подключен к входам управлени сдвигом реги- стров множител и произведени и входами записи регистров накоплени , входы первых разр дов регистров множител соединены с входами множител устройства.