SU1059569A1 - Устройство дл умножени - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ , содержащее п ть умножителей и сумматор, причем входы младших разр дов первого сомножител  устройства соединены с первыми группами входов первого, второго и третьего умножителей, входы старших разр дов первого сомножител  устройства соединены с первыми группами входов четвертого и п того умножителей, входы младших разр дов второго сомножител  устройства подключены к вторым группам входов первого, второго и четвертого умножителей, входы старших разр дов второго сомножител  устройства подключены к вторым группам входов третьего и п того умножителей , выходы первого умножител  соединены с выходами младших разр дов результата устройства, выходы второго, третьего, четвертого и п того умножителей подключены соответственно к первой, второй, третьей и четвертой группам входов сумматора, выходы которого соединены с выходами старших разр дов результата устройства, отличающеес  тем, что, с целью повышени  быстродействи , оно содержит первый, второй и третий умножители с коррекцией, причем перва , втора  и треть  группы входов первого умножител  с коррекцией соединены соответстбенно с входами младших разр дов первого сомножител , входами старших разр дов . второго сомножител  и входами младших разр дов первого сомножител  устройства, перва  группа информационных входов второго умножител  с коррекцией соединена с входами старших разр дов первого сомножител  устройства, втора  и треть  группы информационных входов второго умножител  с коррекцией соединены с входами младших разр дов второго сомножител  устройства, перва  и втора  группы информационных входов третьего умножител  с коррекцией соединены с входами старших разр дов соответственно (Л первого и второго сомножителей устройства, треть  и четверта  группы информационных входов третьего умножител  с коррекцией подключены к входам старших разр дов соответственно второго и первого сомножителей устройства, первый управл ющий вход устройства и вход сл самого старшего разр да первого сомножител  устройства подключены со00 ответственно к первым и вторым О1 управл гацим входам второго, и третьо его умножителей с коррекцией, второй управл ющий вход устройства со и вход самого старшего разр да второго сомножител  подключены соответственно к первому и второму управл ющим входам первого умножител  с коррекцией и третьему и четвертому управл ющим входам третьего умножител  с коррекцией, выходы первого, второго и третьего умножителей с коррекцией подключены соответственно к п той, шестой и седьмой группам входов сумматора. 2, Устройство по п. 1, о т л и чающеес  тем, что i-и умножитель с коррекцией (, 2)

Description

содержит узел умножени , коммутатор и вычитатель, причем перва  и втора группы входов узла умножени  соединены с первой и второй группами информационных входов.умножител  соответственно, а выходы подключены к входам уменьшаемого вычитател , выходы которого  вл ютс  выходами умножител , а входы вычитаемого соединены с выходами коммутатора, информационные входы которого подключены к третьей группе информационных входов умножител , а управл ющие входы - к первому и второму входам умножител .

3. Устройство по п. 1, О т л и чающеес  тем, что третий умножитель с коррекцией содержит узел умножени  два коммутатора и вычитатель, причем перва  и втора  группы входов узла умножени  соединены с первой и второй группйми информационных входов умножител  соответственно, а выходы подключены к-входам уменьшаемого вычитател , выходы которого  вл ютс  выходами умножител , а входы первого и второго вычитаемых соединены соответственно с выходами первого и второго коммутаторов, информационные входы которых соединены соответственно с третьей и четвертой группами информационных входов умножител , управл ющие входы первого коммутатора подключены к первому и второму управл ющим входам умножител , третий и четвертый управл ющие входы которого подключены к управл ющим входам второго коммутатора .

Изобретение относитс  к вычисли тельной технике и может быть использовано при построении быстродействующих вычислительных машин. Известно устройство дл  умножеНИН , содержащее декодирующий блок, п ть мультиплексоров, блок сдвигаи группу сумматоров, выходы которы соединены с выходами устройства, фсоды - с входами сигналов управлени  режимами работы устройства и с выходами мультиплексоров, входы которых подключены к входам устройства , на которые подаютс  разр  ды множимого и множител  Cl3Недостатком указанного устройства  вл етс  малое быстродействие Наиболее близким к предлагаемо .му  вл етс  устройство дл  умножени , содержащее п ть Змножителей и сумматор, причем входы младших р р дов первого сомножител  устройства соединены с первыми группами входов первого, второго и третьего умножителей, входы старших разр до первого сомножител  устройства соединены с первыми группами входов четвертого и п того умножителей, входы младших разр дов второго сомножител  устройства подключены к вторым группам входов первого, второго и четвертого умножителей, входы старших разр дов второго сомножител  устройства подключены к вторым группам входов третьего и п того умножителей, выходы перво умножител  соединены с выходами младших разр дов результата устройства , выходы второго, третьего. четвертого и п того умножителей подключены соответственно к первой, второй, третьей и четвертой группам входов сумматора,, выходы которого соединены с выходами старших разр дов результата устройства СзХ Недостатком известного устройства дл  умножени   вл етс  низкое быстродействие . Цель изобретени  - повышение быстродействи  устройства дл  умножени . Поставленна  цель достигаетс  тем, ЧТО в устройство дл  умножени , содержащее п ть умножителей и сумматор , причем входы младших разр дов первого сомножител  устройства соединены с первыми группами входов первого, второго и третьего умножителей , входы старших разр дов первого сомножител  устройства соединены с первыми группами входов четвертого и п того умножителей, входы младших разр дов второго сомножител  устройства подключены к вторьзм группам входов первого, второго и четвертого умножителей, входы старших разр дов второго сомножител  устройства подключены к вторым группам входов третьего и п того умножителей, выходы первого умножител  соединены с выходами младших разр дов результата устройства, выходы второго, третьего, четвертого и п того умножителей подключены соответственно к первой, второй, третьей и четвертой группам входов сумматора, выходы которого соединены с выходами старших разр дов результата устройства, введены первый, второй и третий умножители с коррекцией, причем перва , втора  и треть  группы входов первого умножител  с коррекцией соединены соответственно с входами младших разр дов первого сомножител , входами старших разр див второго сомножител  и входами младших разр дов первого сомножител  устройства , перва  группа информационных входов второго умножител  с коррек ей соединена с входами старших раз р дов первого сомножител  устройства , втора  и треть  группы информационных входов второго умножи тел  с коррекцией соединены с входами младших разр дов второго сомножител  устройства, перва  и- вто ра  группы информационных входов третьего умножител  с коррекцией соединены с входами старших разр дов соответственно первого и второго сомножителей устройства, треть  и четверта  группы информационных вхрдов третьего умножител  с коррекцией подключены к входам старших разр дов соответственно второго и первого сомножителей устройства, первый управл ющий вход устройства и вход самого стар шего разр да первого сомножител  устройства подключены соответствен к первым и вторым управл ющим входам второго и третьего умножителей с коррекцией, второй управл ющий вход устройства и вход самого страшего разр да второго сомножител  подключены соответственно к первому и второму управл ющим вх дам первого умножител  с коррекцие и третьему и четвертому управл ющим входам третьего умножител  с коррекцией, выходы первого, второго и третьего умножителей с коррекцией подключены соответственно к п той, шестой и седьмой группам входов сумматора. Кроме Torpf i-й умножитель с коррекцией (Л. 1,2) содержит узел умножени , коммутатор и вычитател причем перва  и втора  группы вхо дов узла умножени  соединены с первой и второй- группами информационных входов умножител  соответ ственно, а выходы подключены к входам уменьшаемого вычитател , выходы которого  вл ютс  выходами умножител , а входы вычитаемого соединены с выходами коммутатора, информационные входы которого подключены к третьей группе инфор мационных входов умножител , а управл ющие входы - к первому и второму управл ющим входам умножител . Третий умножитель с коррекцией содержит узел умножени , два коммутатора и вычитатель, причем перва  и втора  группы входов узла умножени  соединены с первой и второй группой информационных входов умножител  соответственно, а выходы подключены к входам уменьшаемого вычитател , выходы которого  вл ютс  выходами умножител , а входы первого и второго вычитаемых соединены соответственно с выходами первого и второго коммутаторов, информационные входы которых соединены соответственно с третьей и четвертой группами информационных входов умножител , управл ющие входы первого коммутатора подключены к первому и второму управл ющим входам умножител , третий и четвертый управл ющие входы которого подключены к управл ющим входам второго коммутатора. На фиг. 1 изображена структурна  схема устройства дл  умножени  восьмиразр дных операндов, где обозначены первый, второй, третий, четвертый и п тый умножители 1-5 соответственно; первый, второй и третий умножители б - 8 с коррекцией соответственно; сумматор 9; соответственно входы 10 и 11 младших и старших разр дов первого сомножител ; соответственно входы 12 и 13 младших и старших разр дов второго сомножител ; соответственно первый и второй управл ющие входы 14 и 15 устройства; соответственно выходы 16 и 17 младших и старших разр дов результата умножени ; входы 18 и 19 самых стар- ших разр дов соответственно первого и второго сомножителей. На фиг. 2 изображена структурна  схема i-го (,r 2) умножител  с коррекцией, где обозначены узел 20 умножени ,.коммутатор 21, вычитатель 22. На фиг. 3 изображена структурна  схема третьего умножител  с коррекцией, где показаны узел 23 умножени , -первый коммутатор 24, второй коммутатор 25, вычитатель 26. Устройство дл  умножени  работает следующим образом. Устройство дл  умножени  с помощью управл ющих сигналов на первом -управл ющем входе 14 (CSA) Я втором управл ющем входе 15 (CSB) может перемножать двойч 1ые числа как в пр мых, так и в дополнительных кодах (таблица).

Сигнал на втором управл ющем входе 15

О О Дополнительный код Кд первого h-разр дного сомножител  А . CSA.a(l), где а - значение старшего разр да первого сомножител  А (О или 1), соответствен но b.-(2), где b - значение старшего разр да второго сомножител  В (О или 1). сла А и В можно представить следун цим образом: (3 ), где перва  половина (младшие разр ды) первого сомножител ; А2- втора  половина (старшие разр ды ) первого сомножител  и n B -tB -2 (4), где 11-, - перва  половина (млад шие разр ды) второго сомножител , Bj- втора  половина (старшие разр ды ) второго сомножител . С учетом выражений (3), (4), выражени  (1), (2) будут: .+А„-2 2 -2 CSA-a (5), KB Bi+B2-2 2 -2 CSB.b (6), Принима  во внимание, что произведение чисел А и К можно представить аналогично выражени м (3), (4) . (А-В )+(.)(7 и сгруппировав слагаемые по степен м 2, получают выражение дл  произведени  чисел )1(z)-,(2)/{) Ч(2ЬЧ)2(2«2) RA.Bj-e с5Ас,А сзаыа (а ( 2 Анализ выражени  (8) показывает, что дл  построени  устройства умно

Код двоичного числа В второго сомножител 

Пр мойЩз мой

Дополнительный Пр мой (самый старший разр д-знаковый)

Пр мой

Дополнительный (самый старший . разр д-знаковый )

Дополнительный (самый старший разр д-знаковый) жени  достаточно иметь умножители четырех типов и сумматор, при этом умножители должны реализовывать следующие функции. Умножитель первого типа f (AjB:,). ,2, ,2 Умножитель второго типа f2(A,,-B,|. )2 ,2 1,2 Умножитель третьего типа f3 (AiB.).C36b3i jn{j-i)-BjC5Aasi n(,-i), i l,2,-, j 1,2; Hj Умножитель четвертого типа , -(&-).-В-С5А -А.СЪЬ ; 3 2 Конкретные функции, реализуемые y шoжител ми в устройстве дл  умножени . Первый умножитель f,, (А .,В ); второй умножитель f2 (А --В )2; третий умножитель 3 f j (А уВ 2); четвертый умножитель 4 f (A2B) ; п тый умножитель 5 (А2-В2). (Первый умножитель 6 с коррекцией f 2 (А .В2)2-A -CSB-b; второй умножитель 7 с коррекцией f 2 (А2-В )2-В CSA.-a; третий умножитель 8 с коррекцией f.(А„-В„) -В « CSA.a-A2-CSB--bo Сравнительный анализ устройства дл  умножени  и устройства-прототипа показывает, что первое имеет принципиально более высокое быстродействие за счет коррекции промежуточных результатов умножени  в процессе выполнени  этой операции.

Claims (3)

1. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее пять умножителей и сумматор, причем входы младших разрядов первого сомножителя устройства соединены с первыми группами входов первого, второго и третьего умножителей,· входы старших разрядов первого сомножителя устройства соединены с первыми группами входов четвертого и пятого умножителей, входы младших разрядов второго сомножителя устройства подключены к вторым группам входов первого, второго и четвертого умножителей, входы старших разрядов второго сомножителя устройства подключены к вторым группам входов третьего и пятого умножителей, выходы первого умножителя соединены с выходами младших разрядов результата устройства, выходы второго, третьего, четвертого и пятого умножителей подключены соответственно к первой, второй, третьей и четвертой группам входов сумматора, выходы которого соединены с выходами старших разрядов результата устройства, отличающееся тем, что, с целью повышения быстродействия, оно содержит первый, второй и третий умножители с коррекцией, причем первая, вторая и третья группы входов первого умножителя с коррекцией сое динены соответственно с входами младших разрядов первого сомножителя, входами старших разрядов . второго сомножителя и входами младших разрядов первого сомножителя устройства, первая группа информационных входов второго умножителя с коррекцией соединена с входами старших разрядов первого сомножителя устройства, вторая и третья группы информационных входов второго умножителя с коррекцией соединены с входами младших разрядов второго сомножителя устройства, первая и вторая группы информационных входов третьего умножителя с коррекцией соединены с входами старших разрядов соответственно первого и второго сомножителей устройства, третья и четвертая группы информационных входов третьего умножителя с коррекцией подключены к входам старших разрядов соответственно второго и первого сомножителей устройства, первый управляющий вход устройства и вход самого старшего разряда первого сомножителя устройства подключены соответственно к первым и вторым управляющим входам второго, и третьего умножителей с коррекцией, второй управляющий вход устройства и вход самого старшего разряда второго сомножителя подключены соответственно к первому и второму управляющим входам первого умножителя с коррекцией и третьему и четвертому управляющим входам третьего умножителя с коррекцией, выходы первого, второго и третьего умножителей с коррекцией подключены соответственно к пятой, шестой и седьмой группам входов сумматора.

2. Устройство по п. I, о т л и чающееся тем, что ί-й умножитель с коррекцией (1=1, 2)

SU ,„.1059569 >

содержит узел умножения, коммутатор и вычитатель, причем первая и вторая группы входов узла умножения соединены с первой и второй группами информационных входов .умножителя соответственно, а выходы подключены к входам уменьшаемого вычитателя, выходы которого являются выходами умножителя, а входы вычитаемого соединены с выходами коммутатора, информационные входы которого подключены к третьей группе информационных входов умножителя, а управляющие входы - к первому и второму входам умножителя.

3. Устройство по п. 1^!, отличающееся тем, что третий умножитель с коррекцией содержит узел умножения; два коммутатора и вычитатель, причем первая и вто рая группы входов узла умножения соединены с первой и второй группами информационных входов умножителя соответственно, а выходы подключены к-входам уменьшаемого вычитателя, выходы которого являются выходами умножителя, а входы первого и второго вычитаемых соединены соответственно с выходами первого и второго коммутаторов, информационные входы которых соединены соответственно с третьей и' четвертой группами информационных входов умножителя, управляющие входы первого коммутатора подключены к первому и второму управляющим входам умножителя, третий и четвертый управляющие входы которого подключены к управляющим входам второго коммутатора.