SU999044A1 - Матричное устройство дл умножени - Google Patents

Матричное устройство дл умножени Download PDF

Info

Publication number
SU999044A1
SU999044A1 SU813265501A SU3265501A SU999044A1 SU 999044 A1 SU999044 A1 SU 999044A1 SU 813265501 A SU813265501 A SU 813265501A SU 3265501 A SU3265501 A SU 3265501A SU 999044 A1 SU999044 A1 SU 999044A1
Authority
SU
USSR - Soviet Union
Prior art keywords
adder
outputs
inputs
input
adders
Prior art date
Application number
SU813265501A
Other languages
English (en)
Inventor
Александр Михайлович Полин
Original Assignee
Войсковая Часть 11284
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 11284 filed Critical Войсковая Часть 11284
Priority to SU813265501A priority Critical patent/SU999044A1/ru
Application granted granted Critical
Publication of SU999044A1 publication Critical patent/SU999044A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

(5) МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

Claims (3)

  1. Изобретение относитс  к вычислительной технике и быть исполь-ч зрвано в специализированных вычислительных машинах. Известно устройство дл  умножени  содержащее регистры множимого и мно жител , выходы которых поразр дно со динены с входами квадратной матрицы из однородных модулей сложени , соединенных между собой с необходимым дл  умножени  сдвигом tO. Известно матричное устройство дл  умножени , в котором используетс  квадратна  матрица из п р дов элементов И и (п-1) р дов одноразр дных сумматоров, выходы переноса которых, кроме последних в столбце, соединены с первыми входами сумматоров старшей строки одноименных столбцов, а выходы суммы соединены с вторыми вхоцами сумматоров старшего столбца одноименной строки. К третьим входам Ьумматоров подключены выходы элементов И, первые входы i-ой строки которых (i 1,2,... ,п) соединены с .1-ым разр дом регистра множимого, а вторые входы j-го столбца (j 1,2, ...,п)-с j-ым разр дом регистра множител , выходы элементов И первого, столбца подключены к вторым входам сумматоров второго столбца 23 . Недостатком этих устройств  вл етс  большое количество оборудовани . Наиболее близким к изобретению  вл етс  матричное устройство дл  умножени , содержащее п групп элементов И и (п-1) сумматоров (п - разр дность операндов),первые входы элементов И каждой группы соединены с входом соответствующего разр да первого операнда, вторые входы К-ых элементов И каждой группы (,...,п) соединены с входом К-го разр да вто-рого операнда, выходы элементов И первой группы соединены с входами первой группы соответствующих разр дов первого сумматора, выход первого элемента И j-и группы (,...,п-1) - 399 соединен с первым входом первого раз р да j-ro сумматора, выход суммы V-ro разр да W-ro сумматора (V 1, ... п-1; W 1,...,п-2) соединен с первым входом (V + 1)-го разр да (W 1)-го сумматора, второй вход V-ro разр да j-сумматора соединен с выходом (V + 1)-го элемента И (+) группы, второй вход первого разр да V-ro сумматора соединен с выходом пе реноса {V + 1)-го сумматора, выход переноса первого сумматора, выходы суммы первых разр дов всех сумматоро и всех разр дов (п-1)-го сумматора и выход первого элемента И п-ой группы соединен с выходами устройства СЗ. Недостатком этого устройства  вл  етс  большое количество оборудовани  Цельюизобретени   вл етс  сокращение количества оборудовани . Дл  достижени  поставленной цели в матричном устройстве дл  умножени  содержащем п групп элементов И и (п-1) сумматоров (п - разр дность операндов), первые входы элементов И каждой группы соединены с входом соответствующего разр да первого операнда, вторые входы К-ых элементо И первой и второй групп (К 1,...,п соединены с входом К-го разр да второго операнда, второй вход 1-го элемента И т-й группы (,...,n; , ,.., n-m+2) соединен с входом (1+т - 2)-го разр да второго операнда , выходы элементов И .первой труппы соединены с входами первой группы со ответствующих разр дов первого сумматора , выход суммы р-го разр да q-ro сумматора (q-1,...,п-2; р 1, ..., n-q) соединен с первым входом р- го разр да (q + 1)-го сумматора, выход г-го элемента И S-й группы (S 2, ..., п; г. 2,... , n-S + 2) соединен с вторым входом (г-1)-го разр да (S-l)-ro сумматора, второй вход (n-i+l)-ro разр да 1-го сумматора соединен с выходом переноса (n-i)-ro разр да (i+1)-го сумматора (1 1,..., п-1), выходы суммы (n-tf +1)-ых разр дов t- ых сумматоров (t 2,..,, п-2)-и выходы суммы и пе реноса п-го разр да первого сумматоРО соединены с выходами устройства, выход первого элемента И S-- ой групп соединен с входом переноса (S-l)-ro сумматора. На чертеже приведена структурна  схема матричного устройства дл  умножени  двух четырехразр дных двоичных чисел. Устройство содержит сумматоры 1-3, элементы И 4-16.Сумматор 1 составл ют одноразр дные сумматоры 17-20 , сумматор 2 составл ют одноразр дные сумматоры 21 и 23, сумматор 3 составл ют одноразр дные сумматоры 24 и 25- На входы 26-29 подаетс  значение первого операнда, на входы 30-33 - значение второго С выходов 3-1-38 снимаетс  операнда. значение результата (, произведени  ). Выходы элементов И 4-7, предназначенных дл  образовани  первого час- тичного произведени , подключены к входам одноразр дных сумматоров 17-20. Второе частичное произведение образуетс  элементами И 8-11, выходы которых подключены к входам сумматоров 17-19- Третье и четвертое укороченное частичное произведение образуетс  элементами И12-14,15-16 соотвественно , выходы которых подключены к входам сумматоров 21, 22 и 24. Выходы суммы сумматоров 17. 18 и 21 подключены к входам сумматоров 21, 22и 24, соответственно, а выходы переноса ко входам сумматоров 18, 19 и 22, соответственно. . Выходы суммы сумматоров 19 и 22 подключены ко входам сумматоров 23 и 23 соответственно, а выходы переноса - к входам сумматоров 20 и 23, соответственно. Выход суммы сумматора 24  вл етс  выходом нулевого разр да произведени , который исполь зуетс  дл  округлени  результата, а выход переноса соединен с входом сумматора 25. Выходы сумматоров 25, 23и 20  вл ютс  выходами первого, .второго и третьего разр дов произведени . Выходом четвертого разр да произведени   вл етс  вь1ход переноса сумматора 20. Выход переноса суммаjopa 25 подключен к входу сумматора 23, выход переноса которого соединен с входом сумматора 20. Выходы элементов И 8, 12 и 15.подключены к входам сумматоров 17, 21 и 24, соответственно. Устройство реализует метод сокращенного умножени , сущность которого заключаетс  в следующем. Умножение начиноетс  со старшего разр да множител  , затем отбрасываетс  по-ледн   цифра множимого и производитс  умножение укороченного мнох(имого на (п-1)-й разр д множител . Частичные произведени  складываютс . Полученны результат корректируетс , т.е. к noлученной сумме добавл етс  округленное произведение отброшенной цифры на (п-О-й разр д. Затем вновь отбра сываетс  очередна  цифра множимого и производитс  умножение на (п-2)-й разр д, результат прибавл етс  к сум ме произведений и корректируетс  и т.д. Применение этого метода позвол  ет вычисл ть только п значащих цифр произведени , учитывал при этом единицы переноса из младших разр дов. Устройство позвол ет сократить количество используемых элементов. Так количество элементов И снижаетс  с п в известном устройстве до n(n--i; в данном устройстве, сумматоров с (п-1) до а количество /t(n--l) + n-i). 2 Формула изобретени  Матричное устройство дл  умножени , содержащее п групп элементов И и (п-1)сумматоров (п-разр дность операндов), первые-входы элементов И каждой- группы соединены со входом соответствующего разр да первого операнда, вторые входы К-ых элементо И первой и второй групп (К 1,,..,п соединены со входом К-го разр да второго операнда, второй вход 1-го элемента И т-ой группы (,...,n; 1 1,.., ,n--m+2) соединен с входом 9 ( 1+т-2)-го разр да второго операнда, выходы элементов И первой группы соединены со входами первой группы соответствующих разр дов первого сумматора , выход суммы р-го разр да q-ro сумматора (,...,п-2; ,..., n-q) соединен с первым входом р-го разр да (q+1)-ro сумматора, выход г-го элемента И S-й группы (,...,п; ,...,n-S+2) соединен с вторым входом (r-l)-ro разр да (S-l)-ro сумматора, второй вход (п- + 1)-го разр да j-го сумматора соединен с выходом переноса ()-ro разр да (К1)-го сумматора (1 1,. ... , п-1), выходы суммы разр дов (п-1)-го сумматора, выходы суммы (п-1+1)-ых разр дов t-ых сумматоров (t 2,..., п-2) и выходы суммы и переноса п-го разр да первого сумматора соединены с выходами устройства, отличающеес , тем, что, с целью сокращени  количества оборудовани , выход первого элемента И S-й группы соединен со входом переноса (S-l)-ro сумматора. Источники информации, прин тые во внимание при экспертизе 1.Патент США № , кл. 235-164, опублик. 1975.
  2. 2.Преснухин Л.Н. и др. Цифровые вычислительные машины. М., Высша  школа, 197, с.23.
  3. 3.Карцев М.А. и Брик В.А. Вычислительные системы и синхронна  арифметика, М., Радио и св зь, 1981, с. 180-182, рисЛЛЛ. (прототип ).
    :5
    i
SU813265501A 1981-03-27 1981-03-27 Матричное устройство дл умножени SU999044A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813265501A SU999044A1 (ru) 1981-03-27 1981-03-27 Матричное устройство дл умножени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813265501A SU999044A1 (ru) 1981-03-27 1981-03-27 Матричное устройство дл умножени

Publications (1)

Publication Number Publication Date
SU999044A1 true SU999044A1 (ru) 1983-02-23

Family

ID=20949549

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813265501A SU999044A1 (ru) 1981-03-27 1981-03-27 Матричное устройство дл умножени

Country Status (1)

Country Link
SU (1) SU999044A1 (ru)

Similar Documents

Publication Publication Date Title
SU999044A1 (ru) Матричное устройство дл умножени
CA1192315A (en) Systolic computational array
JPH02501246A (ja) 高速乗算器回路
SU1254471A1 (ru) Матричное устройство дл умножени чисел по модулю 2 @ -1
GB1476603A (en) Digital multipliers
SU938282A1 (ru) Устройство дл умножени двоичных чисел
SU485448A1 (ru) Устройство дл сложени чисел
SU1262482A1 (ru) Последовательное устройство дл умножени
SU1024906A1 (ru) Устройство дл умножени
SU480077A1 (ru) Устройство дл вычислени сумм произведений
SU1541599A1 (ru) Матричное вычислительное устройство
SU1515161A1 (ru) Устройство дл умножени
SU1032453A1 (ru) Устройство дл умножени
SU1180881A1 (ru) Устройство дл умножени
SU1037247A1 (ru) Устройство дл умножени
SU1670685A1 (ru) Устройство дл умножени
SU1035600A1 (ru) Устройство дл умножени
SU817705A1 (ru) Множительное устройство
RU1786484C (ru) Универсальное суммирующее устройство
SU1413625A1 (ru) Последовательно-параллельное устройство дл умножени чисел
SU1073771A1 (ru) Устройство умножени двоично-дес тичных цифр
SU1285463A1 (ru) Устройство дл умножени
SU905814A1 (ru) Устройство дл вычислени сумм произведений
SU1259254A1 (ru) Устройство дл умножени чисел
RU2021633C1 (ru) Устройство для умножения чисел