PT2610906E - Processo de fabricação coletiva de módulos eletrónicos 3d que apenas incluem circuitos impressos validados - Google Patents

Processo de fabricação coletiva de módulos eletrónicos 3d que apenas incluem circuitos impressos validados Download PDF

Info

Publication number
PT2610906E
PT2610906E PT121962179T PT12196217T PT2610906E PT 2610906 E PT2610906 E PT 2610906E PT 121962179 T PT121962179 T PT 121962179T PT 12196217 T PT12196217 T PT 12196217T PT 2610906 E PT2610906 E PT 2610906E
Authority
PT
Portugal
Prior art keywords
panel
quot
kgrws
stacking
electronic modules
Prior art date
Application number
PT121962179T
Other languages
English (en)
Inventor
Christian Val
Original Assignee
3D Plus
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3D Plus filed Critical 3D Plus
Publication of PT2610906E publication Critical patent/PT2610906E/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24141—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged on opposite sides of a substrate, e.g. mirror arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

ΕΡ2610906Β1
DESCRIÇÃO
"PROCESSO DE FABRICAÇÃO COLETIVA DE MÓDULOS ELETRÓNICOS 3D QUE APENAS INCLUEM CIRCUITOS IMPRESSOS VALIDADOS" 0 campo da invenção é o da fabricação de módulos eletrónicos 3D.
Um módulo eletrónico 3D do qual se representa um exemplo na figura 1, compreende um empilhamento 100 de faixas eletrónicas 50 cuja interconexão se realiza em três dimensões utilizando especialmente as faces do empilhamento para realizar as conexões entre as faixas. Uma faixa 50 compreende, geralmente, um ou vários componentes 11 ativos e/ou passivos que têm elementos de conexão elétrica 2, estando cobertos os componentes com uma resina 6 eletricamente isolante. Os elementos de conexão 2 dos componentes estão unidos a uns terminais de conexão 2' que levam um substrato eletricamente isolante 4. Uma ou várias pistas 3 eletricamente condutoras que levam o substrato isolante 4 unem estes componentes entre si ou os unem a uns elementos de conexão elétrica das faixas entre si. Um módulo eletrónico 3D compreende pelo menos um componente ativo numa das faixas.
Estas faixas 50 obtiveram-se, preferentemente, mediante a fabricação coletiva a partir de placas ("wafers" em inglês) reconstituídas, também denominadas KGRWs, acrónimo da expressão anglo-saxónica Known Good Reconstructed Wafers, realizadas estas durante as etapas seguintes: A)Posicionar e fixar sobre um suporte uns componentes 11 nus (= não encapsulados) de silício ativos e/ou passivos, fornecidos dos seus terminais de conexão 2, sendo previamente validados estes componentes após um ensaio; os terminais de conexão estão em contacto com o 1 ΕΡ2610906Β1 suporte. Este suporte é, tipicamente, uma folha adesiva do tipo membrana aderente. B) Depositar sobre o conjunto dos componentes e do suporte, uma camada de polímero, como resina epóxi 6. C) Retirar o suporte (a membrana aderente). D) Redistribuir os terminais para conectar juntos os componentes 11 de um mesmo motivo e/ou estabelecer conexões para a periferia do motivo com vista a uma interconexão 3D posterior. Para isso, deposita-se uma camada de um material isolante 4 do tipo polímero para gravura, sobre a qual se formam pistas condutoras metálicas 3 que garantem a conexão do componente 11 para outros componentes e/ou para a periferia. Eventualmente é depositada uma camada de isolante 4 sobre as pistas condutoras 3. Em alguns casos de conexões complexas, é possível depositar várias camadas umas sobre outras de isolante+metal+isolante eventual (= nivel). Então, realizou-se uma camada de redistribuição 30, denominada camada RDL em um ou vários níveis. Na figura, a camada RDL de cada faixa 50 tem apenas um nível.
Desta forma, obteve-se uma placa reconstituída "KGRW" que, deste modo, apenas inclui componentes previamente submetidos a ensaio e validados. E) Então, empilham-se várias placas KGRWs que se fabricaram. F) Sobre uma das faces do empilhamento, forma-se uma camada 30 de redistribuição dos terminais, denominada RDL, acrónimo da expressão anglo-saxónica ReDistribution Layer, formando, desta forma, a "primeira" camada do empilhamento. Esta camada RDL inclui tipicamente 1 a 4 níveis (ou subcamadas) e forma-se sobre o empilhamento de placas antes da etapa de corte, isto é durante o processo de fabricação coletiva. Na figura inclui 2 níveis. O empilhamento de placas é cortado para obter 2 ΕΡ2610906Β1 empilhamentos 100 de faixas.
Uns condutores 33 localizados sobre as faces laterais do empilhamento de faixas, isto é, sobre os bordos das faixas e, eventualmente, sobre uma das faces, e denominados condutores laterais, formam-se para unir eletricamente os componentes de uma faixa à outra.
Na patente FR 2 857 157 descreve-se um exemplo de um processo deste tipo.
No entanto, frequentemente é necessário ter para uma faixa 50 e/ou para a primeira camada do empilhamento 100 de faixas, uma camada de redistribuição (RDL) de mais de 4 niveis: frequentemente são necessários de 6 a 10 niveis de conexão. Mas o rendimento das camadas RDL diminui rapidamente com o aumento do número de niveis. Para uma faixa, passa-se tipicamente de um rendimento de 96 % com uma RDL com um nivel, a 80 % para uma RDL com quatro niveis; portanto, não se realizam RDL com 6 niveis ou mais.
Por conseguinte, hoje em dia, existe a necessidade de um processo de fabricação coletiva de módulos eletrónicos 3D que satisfaça ao mesmo tempo o conjunto de exigências anteriormente mencionadas, relativamente ao número de camadas de redistribuição e ao rendimento (número de validados/número de fabricados). O principio da invenção é: - por uma parte, garantir a conexão elétrica entre as faixas empilhadas de um módulo eletrónico 3D (obtidas utilizando as técnicas da indústria dos semicondutores) , mediante um circuito impresso ou PCB, acrónimo da expressão anglo-saxónica Printed Circuit Board, o que permite ter mais camadas de conexão, e por outra parte, obter os módulos eletrónicos 3D mediante a fabricação coletiva utilizando um painel de PCBs 100 % bons, o que permite aumentar o rendimento global da fabricação. A invenção, de acordo com a reivindicação 1, tem por 3 ΕΡ2610906Β1 objetivo um processo de fabricação coletiva de módulos eletrónicos 3D que compreende: - uma etapa de fabricação de um empilhamento de N placas reconstituídas (N>1) denominadas KGRWs, incluindo cada uma apenas motivos idênticos validados após um ensaio eléctrico, incluindo um motivo pelo menos um componente ativo e/ou passivo de silício, pelo menos uma placa reconstituída incluindo componentes ativos, constando este empilhamento, no máximo, de uma camada de redistribuição com 4 níveis de interconexão, compreendendo ainda este processo: uma etapa de fabricação de um painel de circuitos impressos passivos idênticos que inclui apenas circuitos impressos passivos que incluem pelo menos 6 níveis de interconexão e validados após um ensaio, que compreende as sub-etapas seguintes: o fabricação de um painel de circuitos impressos idênticos, obtendo-se cada nível de interconexão mediante gravura de condutores de cobre sobre um suporte eletricamente isolante constituído por resina epóxi que contém fibras de vidro, o ensaio eléctrico de cada circuito impresso, colocação dos circuitos impressos validados após este ensaio sobre um suporte adesivo, moldagem dos circuitos colocados numa resina eletricamente isolante do tipo epóxi, denominada resina de cobertura e polimerização da resina, retirada do suporte adesivo, obtendo-se, deste modo, depois desta etapa, um painel que só inclui circuitos impressos validados, denominado painel de KGRPs, uma etapa de colagem do painel de KGRPs sobre um empilhamento de KGRWs, para formar um conjunto "empilhamento de KGRWs-painel de KGRPs", uma etapa de corte do conjunto "empilhamento de KGRWs-painel de KGRPs" de acordo com umas linhas de corte com 4 ΕΡ2610906Β1 vista a obter os módulos eletrónicos 3D.
De acordo com uma caracteristica da invenção, compreende antes da etapa de colagem, uma etapa de realização de uma camada de redistribuição de espessura inferior a 30 pm sobre o painel de KRGPs.
As linhas de corte estão, preferentemente, à altura da resina de cobertura. O conjunto "empilhamento de KGRWs-painel KGRP" que inclui na sua espessura pelo menos uma zona eletricamente isolante, compreende eventualmente entre a etapa de colagem do KRGP e a etapa de corte, uma etapa de perfuração de buracos na mencionada (ou nas mencionadas) zona(s) eletricamente isolante(s), e uma etapa de enchimento destes buracos com um material eletricamente condutor. É possível fabricar vários empilhamentos de KGRWs e/ou vários painéis KGRPs: antes da etapa de corte, reitera-se então a etapa de colagem de um empilhamento de KGRWs com um painel de KGRPs, incluindo o conjunto "empilhamento de KGRWs-painel de KGRPs" vários empilhamentos de KGRWs e/ou vários painéis de KGRPs.
Outras características e vantagens da invenção mostrar-se-ão após a leitura da descrição detalhada que segue, feita a modo de exemplo não limitativo e em referência aos desenhos anexos em que: a figura 1, já descrita, representa esquematicamente um exemplo de empilhamento de faixas de um módulo eletrónico 3D de acordo com o estado da técnica, as figuras 2a e 2b representam esquematicamente um exemplo de PCB de acordo com o estado da técnica, visto desde cima (fig. 2a) e em secção (fig. 2b), as figuras 3a a 3f ilustram diferentes etapas de fabricação coletiva de módulos eletrónicos 3D de acordo com a invenção, 5 ΕΡ2610906Β1 as figuras 4a e 4b representam esquematicamente diferentes aspectos de dois exemplos de módulos eletrónicos 3D obtidos mediante um processo de acordo com a invenção, um tendo sido cortado com a mesma estrutura de resina ao longo do corte (fig. 4a), o outro com duas estruturas de resina diferentes (fig. 4b), a figura 5 representa um exemplo de PCB topológico visto em partes, de acordo com o estado da técnica, a figura 6 representa um exemplo de PCB com componentes passivos colocados na superfície, de acordo com o estado da técnica.
De uma figura para outra, os mesmos elementos são assinalados mediante as mesmas referências.
Um módulo eletrónico 3D obtido mediante um processo de acordo com a invenção do qual alguns aspectos se apresentam nas figuras 4a e 4b, compreende pelo menos: um empilhamento de N faixas 50 N>1; este empilhamento que inclui pelo menos um componente ativo denomina-se empilhamento ativo 100 e inclui uma camada RDL 30 sobre uma face (ou as duas faces) do empilhamento, e um circuito impresso ou PCB 200 que garante a conexão elétrica entre os componentes destas faixas, incluindo este PCB pelo menos 6 níveis de interconexão, estando ele próprio empilhado sobre o mencionado empilhamento 100.
As escalas de espessura não se respeitam nas figuras.
Um PCB pode, igualmente, desenhar-se para garantir a conexão entre dois empilhamentos ativos dispostos, um sobre uma face do PCB, o outro sobre a outra face, como se pode ver no exemplo de módulo eletrónico 3D das figuras 4a e 4b, onde só está representada uma faixa 50 de cada empilhamento ativo. Mais geralmente, um módulo eletrónico 3D obtido 6 ΕΡ2610906Β1 mediante um processo de acordo com a invenção inclui um ou vários empilhamentos ativos e um ou vários PCBs.
Como foi indicado no preâmbulo, os módulos eletrónicos 3D (sem os condutores laterais) obtêm-se após uma etapa de corte das placas empilhadas, constando o empilhamento, como primeira camada, de uma camada RDL de aproximadamente 30 pm de espessura. Considera-se que o empilhamento das placas KGRWs realizou-se utilizando as tecnologias utilizadas na indústria dos semicondutores, de acordo com um processo de fabricação coletiva como recordado no preâmbulo e que inclui as etapas sucessivas A, B, C, D, E e F.
Agora limitamo-nos à fabricação coletiva dos circuitos impressos ou PCBs.
Recorda-se que um circuito impresso ou PCB, acrónimo da expressão anglo-saxónica Printed Circuit Board, é um circuito de conexão elétrica que inclui pistas eletricamente condutoras e pode incluir componentes passivos, como condensadores C, resistências R, autoindutâncias. Um PCB inclui tipicamente de 50 a 150 condensadores de desacoplamento que estarão unidos respetivamente aos componentes ativos (também denominados chips) e/ou passivos do empilhamento ativo.
Estes PCB 200 têm comummente mais de 6 níveis (ou camadas) como se apresenta na figura 2b (com 4 níveis para não sobrecarregar a figura), pois estão fornecidos igualmente de planos de massa e de alimentação iso potenciais para cada tensão necessária, formando cada plano um nível. Recorda-se que um PCB está constituído: por camadas internas 201 reservadas para os planos de massa e de alimentação e que incluem eventualmente planos de encaminhamento de sinais, cuja sobreposição forma um painel de camadas internas, e, geralmente, por camadas externas 202 que garantem o encaminhamento dos sinais, tomando em modo de sanduíche este painel de camadas internas, uma vez que este se 7 ΕΡ2610906Β1 realizou. 0 rendimento do painel de camadas internas está compreendido entre 90 % e 95 %, pois só se comprimem entre si para formar este painel camadas selecionadas após terem sido submetidas a ensaio e validadas. Mas o rendimento das camadas externas que se constroem uma por uma sobre o painel de camadas internas dependendo da finura requerida de gravura pode variar entre 75 % e 90 %. O rendimento global que é o resultado dos rendimentos unitários localiza-se, assim, entre 70 % e 85 %. Na figura 7 é mostrado um exemplo de painel (em duas partes) de PCBs 200: foram considerados defeituosos 4 PCBs, ou seja um rendimento de 83 %.
Desta forma, para a fabricação coletiva de módulos 3D, o benefício ligado à utilização de KGRWs para o empilhamento ativo com um rendimento próximo a 100 % pode perder-se quando estas KGRWs se empilham sobre um painel de PCBs do qual alguns são defeituosos. Isto é ainda mais preocupante quando o valor dos componentes ativos é muito mais elevado do que o dos elementos passivos (os PCB). Por este motivo, realizar-se-á de acordo com a invenção um painel que só inclui PCBs bons, isto é que só inclui PCBs validados após um ensaio e denominados KGRPs por "Known Good Reconstructed PCBs". A etapa prévia consiste em realizar de forma convencional um painel de PCBs que inclui n motivos (ou PCBs) idênticos, variando n tipicamente entre 20 e 1000, de acordo com o formato dos painéis e dos motivos. Para a fabricação deste painel utilizam-se as técnicas habituais de fabricação dos circuitos impressos, isto é, a fotogravura de uma camada de cobre previamente depositada sobre um suporte 6' eletricamente isolante de resina epóxi; a constituição dos circuitos impressos nunca requer a utilização de silício. Esta camada de cobre lamina-se, depois é depositada mediante prensado sobre o suporte, o 8 ΕΡ2610906Β1 qual requer uma espessura mínima tanto para a camada de cobre como para o suporte. A espessura do cobre é, comummente, de 5 pm a 25 pm, o que limita a definição da gravura das pistas 3' . De facto, quanto mais grossa é a espessura de uma camada que se deve gravar quimicamente, pior é a definição, devido a um fenómeno de sub-gravura. Na prática, obtêm-se passos para os condutores 3' superiores a 100 pm, tipicamente compreendidos entre 100 pm e 200 pm. Recorda-se que um passo é a soma da largura de um condutor e do espaço entre dois condutores 3'. Um passo de 100 pm = 50 pm (largura condutor) + 50 pm (espaço entre dois condutores). A espessura do suporte 6' varia entre 50 pm e 150 pm.
Para reduzir o coeficiente de dilatação da resina epóxi que constitui o suporte 6' , esta contém fibras de vidro; desta forma, este coeficiente passa de 60 a 80 ppm/°C para resina sozinha a 15 a 18 ppm/°C com as fibras de vidro na resina. Ao contrário, o coeficiente de dilatação em "Z" ficará sem modificação e estará compreendido entre 60 e 80 ppm/°C.
Os ecrãs utilizados para a exposição são de vidro plano, tendo em conta as restrições relativamente à planicidade.
Assim, obtém-se uma espessura mínima de 75 pm por nível de conexão (50 pm para o suporte + 25 pm para as pistas de cobre). Os níveis realizam-se uns sobre os outros para, finalmente, formar um painel de PCBs de pelo menos 750 pm de espessura para um PCB com 10 níveis.
Enquanto que com as tecnologias de fotogravura utilizadas para a realização das KGRWs, o suporte 6 de resina carregada com microbolinhas que se deposita em forma líquida tem tipicamente, após a polimerização, uma espessura compreendida entre 10 pm e 15 pm e as pistas metálicas têm uma espessura de aproximadamente 1 pm, inclusive menos, que permite obter passos inferiores a 9 ΕΡ2610906Β1 10 μπι. A seguir, cada motivo, isto é cada PCB, é submetido a ensaio eletricamente, depois o painel é cortado.
Durante uma etapa seguinte (etapa a, fig. 3a) , os PCBs 200 validados após o ensaio colocam-se sobre um suporte adesivo 8, por exemplo mediante um processo do tipo "pick and place", estando os terminais de interconexão de cada PCB do lado do suporte adesivo, como se apresenta na figura. Este suporte adesivo pode ser uma folha adesiva, como, por exemplo, uma folha de cloreto de polivinilo, comummente denominada membrana de tambor ou membrana aderente, com uma espessura de aproximadamente 25 pm e que se pode descolar sem tratamento particular mediante descascado, por exemplo.
Durante uma etapa b (fig. 3b), os PCBs 200 são cobertos então com uma resina eletricamente isolante 6 do mesmo tipo que a utilizada para realizar as KGRWs (resina Epóxi, por exemplo), que a seguir se polimeriza.
Esta resina 6 está carregada de bolinhas de sílica que permitem reduzir o seu coeficiente de dilatação em X, Y e Z (nas três direções espaciais): é isótropa. Enquanto as fibras de vidro presentes no substrato 6' do PCB só permitem reduzir o coeficiente de dilatação do substrato em X e Y e, ainda, apresentam inconvenientes relativamente a correntes de fuga durante a etapa posterior de realização dos condutores 33 sobre as faces laterais de cada módulo 3D, como se descreve mais à frente. Neste caso, a cobertura dos PCBs tem, para além da função habitual de fixar o posicionamento de cada PCB sobre a membrana aderente, uma função de isolamento das fibras de vidro de cada camada à altura das futuras linhas de corte, para reconstituir mediante construção de um painel de PCBs que tem à altura destas linhas de corte a mesma estrutura que as KGRWs sobre as que se empilhará e evitar, deste modo, estas correntes de fuga. 10 ΕΡ2610906Β1
Uma vez cobertos os PCBs, a membrana aderente 8 é retirada.
Então, obteve-se um painel que apenas inclui PCBs validados, denominado painel de KGRPs, isto é um painel cujo rendimento é de 100 %.
Realiza-se uma RDL 30 com um nível sobre a face exterior do painel de PCBs (etapa c, fig. 3c) para realizar conexões para a periferia de cada PCB 200. Isto permite realizar uma camada de uma precisão muito grande utilizando desta vez as técnicas utilizadas para fabricar as placas ("wafers"); deste modo, é possível realizar na superfície do painel provisional, pistas condutoras com escasso passo, isto é, inferior a 100 pm. Com estas técnicas, é possível considerar um passo de 10 pm. Isto permite melhorar o rendimento intrínseco do painel de KGRPs obtido desta forma.
Então, este painel de KGRPs fornecido de uma RDL é colado ele próprio sobre o empilhamento de placas KGRWs (fig. 3d) através, preferentemente, de uma cola 7 líquida, por exemplo do tipo epóxi.
Preferentemente, de acordo com uma variante, não se constroem as camadas externas 202 durante a fabricação do painel PCB de origem (etapa prévia), que somente inclui, assim, as camadas internas 201. Reconstitui-se, como foi indicado anteriormente, um painel provisional de KGRPs que apenas inclui motivos bons. Então, as camadas externas 202 substituem-se pela realização de uma camada RDL (eventualmente com vários níveis) na superfície do painel provisional de KGRPs (etapa c) , realizando-se esta RDL 30 como foi indicado anteriormente. Isto permite melhorar o rendimento intrínseco do painel de KGRPs obtido deste modo.
Assim, este painel de KGRPs fornecido de uma camada RDL é colado ele próprio sobre um empilhamento 100 de placas KGRWs (etapa d, fig. 3d) através, preferentemente, de uma cola 7 líquida, por exemplo do tipo epóxi e, deste 11 ΕΡ2610906Β1 modo, forma um conjunto "empilhamento de KGRWs-painel de PCBs".
Eventualmente, outro empilhamento de KGRWs é colado ao painel KGRP, estando este último, assim, entre dois empilhamentos de KGRWs. Mais geralmente, um conjunto "empilhamento de KGRWs-painel de PCBs" pode incluir vários empilhamentos KGRWs e/ou vários painéis KGRPs, colados sucessivamente uns aos outros, como no exemplo da figura 4a.
Os futuros módulos 3D cortam-se (etapa e, fig. 3e) ao longo de linhas de corte vertical 9 (de acordo com a direção do empilhamento), após, então, a formação dos condutores laterais 33 sobre as faces laterais (etapa f, fig. 3f) . Preferentemente, antes da etapa de corte, é depositada uma membrana aderente 8' abaixo do conjunto "empilhamento de KGRWs-painel de PCBs", para poder realizar de forma coletiva a etapa de metalização das futuras faces laterais (etapa f) . Esta membrana aderente é retirada para obter os módulos 3D.
Quando as linhas de corte 9 atravessam a resina com fibras de vidro 6' (como se pode ver no exemplo da figura 4b), as secções destas fibras aparecem sobre as faces laterais do módulo eletrónico 3D antes da realização dos condutores laterais. Durante a metalização química, para realizar estes condutores laterais 33, existe então uma ligeira penetração da metalização ao longo destas fibras, o que provoca correntes de fuga após a gravura. 0 comportamento das resinas carregadas de bolinhas de silica 6 não apresenta este inconveniente, já que não existe continuidade entre as microbolinhas. Deslocando as linhas de corte 9 até à altura da resina de cobertura 6, as secções destas fibras não aparecem sobre as faces laterais do módulo eletrónico 3D antes da realização dos condutores laterais, como se apresenta na figura 4a.
Distinguem-se várias categorias de PCBs, podendo 12 ΕΡ2610906Β1 algumas beneficiar-se favoravelmente desta variante: PCB para conexão externa. Na figura 2a apresenta-se um exemplo de encaminhamento de um PCB deste tipo com 6 camadas (poderia ter facilmente 10) . Na parte central, observam-se uns terminais matriciais 2' gue servem para receber as bolinhas de soldadura de um componente ativo. Os 4 lados levam condutores perpendiculares a cada um deles e gue, após o empilhamento das diferentes camadas, selecionar-se-ão de acordo com a linha de corte: então, estes condutores têm a referência 204. Estes condutores têm passos compreendidos entre 100 pm e 200 pm, por exemplo. Não sendo atualmente realizável industrialmente com um rendimento aceitável a realização de passos inferiores a 100 pm, é sumamente interessante a realização de uma camada RDL de acordo com a variante. PCB topológico que permite levar uma interconexão que sai a 1 ou 2 lados para um nivel 1 a uma interconexão que sai a outros lados para outro nivel 2, por exemplo. A figura 5 apresenta um exemplo de interconexão do nivel 1, que tem as saídas SI a S4 a um lado, com o nível 2, que redistribui estas saídas a dois lados: as saídas SI' e S2' redistribuem-se ao lado 2 e as saídas S3' e S4' redistribuem-se ao lado 3. - PCB com componentes passivos (condensadores e/ou resistências e/ou autoindutâncias) geralmente de cerâmica colocados na superfície. A figura 6 apresenta um exemplo de PCB visto desde cima com 5 componentes passivos colocados: uma resistência R e 4 condensadores C. Neste exemplo, o passo dos condutores 3' e 204 é elevado. Pode diminuir em grande medida com uma maior densidade de componentes passivos, como, por exemplo, 200 condensadores no caso de um desacoplamento de um chip FPGA, acrónimo da expressão anglo-saxónica "Field Programmable Gate Array”, para o que serão necessários 13 ΕΡ2610906Β1 planos de massa e de alimentação iso potenciais para alimentar estes condensadores, requerendo então um nível de RDL as saídas laterais ou umas saídas mediante buracos passantes (TPV, acrónimo da expressão anglo-saxónica "Through Polymer Vias"). - PCB com componentes passivos de cerâmica enterrados neste PCB. Este caso é idêntico ao anterior, mas com componentes passivos enterrados no PCB. Uma camada RDL permite substituir os condutores nos lados (ou nos buracos passantes) de cada motivo.
Seja qual for a categoria de PCB, estes não incluem silício.
Alguns empilhamentos ativos que incluem processadores rápidos ou com grande número de entradas-saídas, ou inclusive memórias rápidas com bus amplo, requerem várias tensões de alimentação e uma distribuição das correntes elétricas quase sem indutância, para não atrasar o estabelecimento do nível adequado de tensão.
Uma solução que existe consiste em realizar uns buracos passantes TSV, acrónimo da expressão anglo-saxónica "Through Silicium Vias", nos chips e em interconectá-los verticalmente, sendo este caminho vertical mais curto que o que passa pelos lados do módulo 3D. No entanto, o problema das alimentações com o desacoplamento apropriado requer a utilização de condensadores o mais próximos possível dos microchips.
De acordo com a invenção, o painel de KGRPs dispõe-se sobre o empilhamento de KGRWs para que a RDL do empilhamento das KGRWs esteja frente à RDL do painel de PCBs. Também é possível proceder da seguinte forma. Depois da etapa de colagem e antes da etapa de corte, são perfurados uns buracos que atravessam o conjunto "empilhamento de KGRWs-painel KGRP" à altura da resina e se preenchem com um material eletricamente condutor, como o cobre, utilizando técnicas de PCB. Isto permite conectar o 14 ΕΡ2610906Β1 plano de alimentação no PCB e o terminal de alimentação do chip mediante TPV, o que leva a uma distância compreendida entre 75 pm e 200 pm, que resulta muito escassa. Este conjunto conectado desta forma pode ele próprio empilhar-se sobre outros empilhamentos de KGRWs e/ou outros painéis de PCBs, antes de se cortar. Então, a interconexão mediante os condutores laterais 33 reserva-se para os sinais. 15 ΕΡ2610906Β1
DOCUMENTOS REFERIDOS NA DESCRIÇÃO
Esta lista de documentos referidos pelo autor do presente pedido de patente foi elaborada apenas para informação do leitor. Não é parte integrante do documento de patente europeia. Não obstante o cuidado na sua elaboração, o IEP não assume qualquer responsabilidade por eventuais erros ou omissões.
Documentos de patente referidos na descrição • FR 2857157 [0006]
Lisboa, 16 de Outubro de 2014 16

Claims (6)

  1. ΕΡ2610906Β1 REIVINDICAÇÕES 1. Processo de fabricação coletiva de módulos eletrónicos 3D que compreende: uma etapa de fabricação de um empilhamento (100) de N placas reconstituídas, com N>1, denominadas KGRWs, incluindo cada uma apenas motivos idênticos validados após um ensaio eléctrico, incluindo um motivo pelo menos um componente (11) ativo e/ou passivo de silício, pelo menos uma placa reconstituída incluindo componentes ativos, constando este empilhamento (100) de uma camada de redistribuição (30) com 4 níveis de interconexão no máximo, o processo compreendendo ainda: uma etapa de fabricação de um painel de circuitos impressos passivos idênticos que inclui apenas circuitos impressos passivos (200) que incluem pelo menos 6 níveis de interconexão e validados após um ensaio, que compreende as sub-etapas seguintes: o fabricação de um painel de circuitos impressos (200) idênticos, obtendo-se cada nível de interconexão mediante gravura de condutores (3' ) de cobre sobre um suporte eletricamente isolante constituído por resina epóxi (6') que contém fibras de vidro, o ensaio eléctrico de cada circuito impresso (200), o colocação dos circuitos impressos validados após este ensaio sobre um suporte adesivo (8), o moldagem dos circuitos colocados numa resina eletricamente isolante do tipo epóxi (6), denominada resina de cobertura e polimerização da resina, o retirada do suporte adesivo (8), obtendo-se, deste modo, após esta etapa, um painel que apenas inclui circuitos impressos validados (200), denominado painel de KGRPs, 1 ΕΡ2610906Β1 uma etapa de colagem do painel de KGRPs com um empilhamento (100) de KGRWs, para formar um conjunto "empilhamento de KGRWs-painel KGRPs", uma etapa de corte do conjunto "empilhamento de KGRWs-painel KGRPs" de acordo com umas linhas de corte (9) com vista a obter os módulos eletrónicos 3D.
  2. 2. Processo de fabricação coletiva de módulos eletrónicos 3D de acordo com a reivindicação anterior, caracterizado por compreender antes da etapa de colagem do painel de KRGPs com um empilhamento de KGRWs, uma etapa de realização de uma camada de redistribuição (30) de espessura inferior a 30 pm sobre o painel de KRGPs.
  3. 3. Processo de fabricação coletiva de módulos eletrónicos 3D de acordo com a reivindicação anterior, caracterizado por as linhas de corte (9) estarem à altura da resina de cobertura (6).
  4. 4. Processo de fabricação coletiva de módulos eletrónicos 3D de acordo com a reivindicação 1, caracterizado por o conjunto "empilhamento de KGRWs-painel KGRP" que inclui na sua espessura pelo menos uma zona eletricamente isolante, compreender entre a etapa de colagem e a etapa de corte, uma etapa de perfuração de buracos na mencionada (ou nas mencionadas) zona(s) eletricamente isolante (s), e uma etapa de enchimento destes buracos com um material eletricamente condutor.
  5. 5. Processo de fabricação coletiva de módulos eletrónicos 3D de acordo com uma das reivindicações anteriores, caracterizado por serem fabricados vários empilhamentos (100) de KGRWs e/ou vários painéis KGRPs e por que antes da etapa de corte, se reitera a etapa de colagem de um empilhamento de KGRWs com um painel de KGRPs, incluindo o 2 ΕΡ2610906Β1 conjunto "empilhamento de KGRWs-painel de KGRPs" vários empilhamentos de KGRWs e/ou vários painéis de KGRPs.
  6. 6. Processo de fabricação coletiva de módulos eletrónicos 3D de acordo com uma das reivindicações anteriores, caracterizado por um circuito impresso incluir uma resistência (R) e/ou um condensador (C) e/ou uma autoindutância. Lisboa, 16 de Outubro de 2014 3
PT121962179T 2011-12-29 2012-12-10 Processo de fabricação coletiva de módulos eletrónicos 3d que apenas incluem circuitos impressos validados PT2610906E (pt)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1104146A FR2985367A1 (fr) 2011-12-29 2011-12-29 Procede de fabrication collective de modules electroniques 3d ne comportant que des pcbs valides

Publications (1)

Publication Number Publication Date
PT2610906E true PT2610906E (pt) 2014-10-27

Family

ID=47278714

Family Applications (1)

Application Number Title Priority Date Filing Date
PT121962179T PT2610906E (pt) 2011-12-29 2012-12-10 Processo de fabricação coletiva de módulos eletrónicos 3d que apenas incluem circuitos impressos validados

Country Status (7)

Country Link
US (1) US8716036B2 (pt)
EP (1) EP2610906B1 (pt)
JP (1) JP6328878B2 (pt)
CN (1) CN103187327B (pt)
FR (1) FR2985367A1 (pt)
PT (1) PT2610906E (pt)
TW (1) TWI591758B (pt)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153853A (ja) * 2014-02-13 2015-08-24 日立化成株式会社 半導体装置
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
US10321575B2 (en) * 2015-09-01 2019-06-11 Qualcomm Incorporated Integrated circuit (IC) module comprising an integrated circuit (IC) package and an interposer with embedded passive components
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
TWI824467B (zh) * 2016-12-14 2023-12-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
FR3060851B1 (fr) * 2016-12-20 2018-12-07 3D Plus Module optoelectronique 3d d'imagerie
KR102434988B1 (ko) * 2017-06-23 2022-08-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
FR3094138A1 (fr) * 2019-03-19 2020-09-25 Stmicroelectronics (Grenoble 2) Sas Circuits superposés interconnectés
WO2023053500A1 (ja) * 2021-09-30 2023-04-06 ソニーグループ株式会社 表示モジュールの製造方法および表示モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3972182B2 (ja) * 2002-03-05 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
US7253502B2 (en) * 2004-07-28 2007-08-07 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal organic memory device, electrical assembly utilizing same, and information handling system utilizing same
US7807505B2 (en) * 2005-08-30 2010-10-05 Micron Technology, Inc. Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
TWI345296B (en) * 2007-08-07 2011-07-11 Advanced Semiconductor Eng Package having a self-aligned die and the method for making the same, and a stacked package and the method for making the same
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
BRPI0822705A2 (pt) * 2008-05-19 2015-07-07 Ibiden Co Ltd Painel de ligações impresso e método para fabricar o mesmo
US7745259B2 (en) * 2008-06-30 2010-06-29 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP2010251347A (ja) * 2009-04-10 2010-11-04 Elpida Memory Inc 半導体装置の製造方法
JP2011124366A (ja) * 2009-12-10 2011-06-23 Renesas Electronics Corp 半導体装置およびその製造方法
JP5544872B2 (ja) * 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2011151226A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法

Also Published As

Publication number Publication date
JP2013140963A (ja) 2013-07-18
CN103187327A (zh) 2013-07-03
JP6328878B2 (ja) 2018-05-23
FR2985367A1 (fr) 2013-07-05
TWI591758B (zh) 2017-07-11
EP2610906B1 (fr) 2014-08-06
CN103187327B (zh) 2017-06-09
EP2610906A1 (fr) 2013-07-03
TW201342523A (zh) 2013-10-16
US20130171752A1 (en) 2013-07-04
US8716036B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
PT2610906E (pt) Processo de fabricação coletiva de módulos eletrónicos 3d que apenas incluem circuitos impressos validados
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
US9615447B2 (en) Multilayer electronic support structure with integral constructional elements
US9018040B2 (en) Power distribution for 3D semiconductor package
US20120217049A1 (en) Wiring board with built-in imaging device
JP2017123459A (ja) プリント回路基板
US20180182700A1 (en) Semiconductor device
JP6079992B2 (ja) 一体的金属コアを備えた多層電子支持構造体
JP2000164765A (ja) 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
US9170274B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
US10080293B2 (en) Electronic component-embedded board and electronic component device
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US10959328B2 (en) Wiring substrate, stacked wiring substrate, and manufacturing method of wiring substrate
US20120032335A1 (en) Electronic component and method for manufacturing the same
US20160143139A1 (en) Electronic component device and method for manufacturing the same
US10643949B2 (en) Component carrier and method for manufacturing the same
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
US20200279804A1 (en) Wiring structure and method for manufacturing the same
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
KR101243304B1 (ko) 인터포저 및 그의 제조 방법
JP2021530098A (ja) 半導体チップ積層配置、およびそのような半導体チップ積層配置を製造するための半導体チップ
EP3622303A1 (en) Integrated circuit interface and method of making the same
KR101829327B1 (ko) 테스트 보드와 반도체 칩 매개장치
JP6034664B2 (ja) 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法