JP2013140963A - 有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法 - Google Patents

有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法 Download PDF

Info

Publication number
JP2013140963A
JP2013140963A JP2012281963A JP2012281963A JP2013140963A JP 2013140963 A JP2013140963 A JP 2013140963A JP 2012281963 A JP2012281963 A JP 2012281963A JP 2012281963 A JP2012281963 A JP 2012281963A JP 2013140963 A JP2013140963 A JP 2013140963A
Authority
JP
Japan
Prior art keywords
panel
printed circuit
kgrp
circuit board
electronic module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012281963A
Other languages
English (en)
Other versions
JP6328878B2 (ja
Inventor
Val Christian
ヴァル、クリスチャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TROISD PLUS
Original Assignee
TROISD PLUS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TROISD PLUS filed Critical TROISD PLUS
Publication of JP2013140963A publication Critical patent/JP2013140963A/ja
Application granted granted Critical
Publication of JP6328878B2 publication Critical patent/JP6328878B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24141—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged on opposite sides of a substrate, e.g. mirror arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 有効化されたＰＣＢのみを備える３次元電子モジュールの集合的な製造のための方法を提供する。
【解決手段】 本発明は３次元電子モジュールの集合的な製造のための方法に関し、この方法は：
有効化された能動部品を備えた再構成されたウェハーの積層体の製造工程であって、この積層体は再配分層を含む工程と、
有効化された受動印刷回路基板のパネルを製造する工程であって、以下のサブステップ
印刷回路基板のパネルを製造するサブステップと、
印刷回路基板の電気的試験を実施するサブステップと、
接着性基板に有効化された印刷基板回路を嵌装するサブステップと、
被覆樹脂と呼ばれる電気的絶縁性樹脂において実装された回路を成形し、この樹脂を重合化するサブステップと、
前記接着性基板を除去するサブステップであって、有効化された印刷基板回路のみを備えるパネルが得られるサブステップと
を含む工程と、
（再構成されたウェハーの）積層体を用いてパネルをボンディングする工程と、
３次元の電子モジュールを得る目的のために「パネルの積層体」アセンブリを切断する工程と
を備える。

Description

発明の分野は、３次元電子モジュールの製造分野である。
図１にその一例を例示する３次元電子モジュールは、積層体の各面を明白に使用することによって、３次元に相互に接続されている電子スライス５０の積層体１００を備え、各スライス間のそれぞれの接続を生成する。１個のスライス５０は通常電子的な接続要素２を有する１個またはそれ以上の能動部品および／または受動部品１１を備え、各部品は電気的な絶縁性樹脂６内に被覆されている。各部品の接続要素２は電気的絶縁基板４に支持された接続ピン２’に接続されている。絶縁基板４によって支持された１個またはそれ以上の導電的なトラック３は、一緒にこれらの部品を接続するか、またはそれらの部品を各スライスを電気的に一緒に接続するための要素に接続する。３次元電子モジュールは、各スライスの１個における少なくとも１個の能動部品を備える。
これらのスライス５０は、好ましくは以下の各工程の間に製造される公知の良質の再構成されたウェハー（Ｋｎｏｗｎ Ｇｏｏｄ Ｒｅｃｏｎｓｔｒｕｃｔｅｄ Ｗａｆｅｒ）を表すＫＧＲＷとも呼ばれる再構成されたウェハーからの集合的な製造によって得られてきた。
Ａ）接続ピン２を備えた無実装基板（カプセル化されていない）能動および／または受動シリコン部品１１の位置決めを行うと共に、それらの部品に締結させ、これらの部品は好ましくは試験の後に既に有効化されてきており、各接続ピンは基板に接触している。この基板は典型的には粘着スキンタイプの接着シートである。
Ｂ）各部品および基板アセンブリの上に、例えばエポキシ樹脂６などのポリマー層を置く。
Ｃ）基板（粘着スキン）を除去する。
Ｄ）各ピンを再分配し、１個および同じパターンの各部品１１の全てを接続し、および／または以降の３次元相互接続の目的のためのパターンの周縁への接続を構成する。この目的のために、金属の導電トラック３を形成し部品１１の他の部品および／または周囲への接続を提供するエッチング可能なポリマー型の絶縁物質４の層が置かれる。この絶縁層４は任意選択的に各導電トラック３の上に置かれている。複雑な接続の特定の場合、いくつかの絶縁体＋金属＋任意選択的絶縁体（＝レベル）層が互いに置かれる。このことは１個またはそれ以上のレベルを備えたＲＤＬ層と呼ばれる再分配層３０を生成した。図面において、スライス５０のＲＤＬ層は単一の信号レベルを有する。
このことは単に既に試験されて且つ有効化されたスライスをそれ故備える「ＫＧＲＷ」再構成ウェハーを製造してきた。
Ｅ）いくつかのＫＧＲＷウェハーが製造されてきた時に、それらのウェハーは次いで積層される。
Ｆ）再分配層用のＲＤＬと呼ばれるピンの再分配層３０が積層体の各面の１個の上に形成され、かくしてこの積層体の第１の層を形成する。このＲＤＬ層は典型的に１〜４レベル（またはサブレーヤ）を備えており、切断工程の前に即ち集合的な製造的方法の間にウェハーの積層体の上に形成されている。図面において、ピン再分配層３０は２個のレベルを有している。
ウェハーの積層体を切断してスライスからなる積層体１００を得る。
スライスの積層体の横方向の面、即ち各スライスの縁部の上および各面の１個の上に任意選択的に位置した導体３３およびいわゆる横方向導体は１個のスライスの各部品を他の部品に電気的に接続すべく形成されている。
このような方法の一例は仏国特許第２８５７１５７号明細書に記載されている。
しかしながら、１個のスライス５０についておよび／またはスライスの積層体１００の第１の層について、４レベル以上の再分配層（ＲＤＬ）を有することがしばしば必要であり、６〜１０個の接続レベルはしばしば必要である。しかしながら、ＲＤＬ層の収率がレベルの数における増加と共に急速に低下する。１個のスライスについて、収率は、１個のレベルを備えたＲＤＬについて９６％の収率から４個のレベルを備えたＲＤＬについての８０％まで典型的に低下する。６レベルまたはそれ以上を備えたＲＤＬはそれ故製造されない。
その結果、再分配層の数および収率（有効化された数／製造化された数）に関する上述の要求をすべて同時に満たす３次元電子モジュールの集合的な製造のための方法に対する必要性がなおも残されている。
本発明の原理は以下の通りである。
一方では、より多くの接続層を有することを可能にする、印刷回路またはＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｄ：印刷回路基板）によって３次元電子モジュール（積層体は半導体産業の種々の技術を用いて得られる）の積層体のスライス間の電気的接続を提供し、そして
他方では、製造の全体の収率を増加することを可能にする１００％で充分であるＰＣＢのパネルを用いることによって集合的な製造によって３次元電子モジュールを得る。
本発明の主題は以下の工程を含む３次元電子モジュールの集合的な製造のための方法であって、
試験の後で有効化された同一パターンのみを各々が備えた、ＫＧＲＷと呼ばれる、Ｎ個の再構成されたウェハー（Ｎ≧１）の積層体を製造する１つの工程であって、１つのパターンは少なくとも１個の能動および／または受動シリコン部品を備えており、少なくとも１個の再構成されたウェハーは能動部品を備えており、この積層体がこれらの最大４個の積層体相互レベルを備えた再構成層を備える工程を含む方法において、
少なくとも６個の相互レベルを備えおよび試験の後に有効化された受動印刷回路基板のみを備える同一の受動印刷基板回路のパネルを製造する工程であって、以下のサブステップ
同一の印刷回路基板のパネルを製造するサブステップと、
印刷回路基板の電子的な試験を実施するサブステップと、
この試験の後に、有効化された印刷回路基板を接着性基板に嵌装するサブステップと、
被覆樹脂と呼ばれるエポキシタイプの電気的絶縁性樹脂において実装回路を成形し、樹脂を重合化するサブステップと、
接着性基板を除去するサブステップであって、ＫＧＲＰのパネルと呼ばれる有効化された印刷回路基板を備えるパネルがかくしてこの工程の後に得られるサブステップと、
を含む工程と、
「ＫＧＲＷ−ＫＧＲＰパネル」アセンブリを形成するためにＫＧＲＷの積層体を備えたＫＧＲＰのパネルをボンディングする工程と、
３次元電子モジュールを得る目的のために切断ラインに添って「ＫＧＲＷ−ＫＧＲＰパネル」アセンブリを切断する工程と
を含むことを特徴とする。
本発明の１つの特徴によれば、本方法はボンデイング工程と切断工程との間に、ＫＧＲＰのパネルの上に３０μｍ未満の厚さを備えた再分配層を製造する工程を含む。
切断線は、好ましくは被覆樹脂の上に存在する。
絶縁ゾーンを厚さ方向に備えているので、本方法はＫＧＲＰを接着する工程と切断工程との間に、絶縁ゾーンにおける孔を穿つ工程と、更に電気的な導電物質を用いてこれらの孔を充填する工程とを任意選択的に含む。
ＫＧＲＷのいくつかの積層体および／またはいくつかのＫＧＲＰパネルを製造することができる。切断工程の前に、ＫＧＲＰのパネルを備えたＫＧＲＷの積層体を接着する工程はかくして繰り返され、「ＫＧＲＷの積層体−ＫＧＲＰパネルの積層体はＫＧＲＷのいくつかの積層体および／またはＫＧＲＰのいくつかのパネルを備える。
本発明の他の特徴および利点は、非限定的な例としてなされた以下の詳細の記載を読んだ後および添付された図面を参照して明らかとなるであろう。
従来技術に係る３次元電子モジュールのスライスの積層体の例を概略的に例示する。 従来技術に係るＰＣＢの一例を概略的に例示しており、ここで図２ａは上面から見た図であり、図２ｂは断面から見た図である。 本発明に係る３次元電子モジュールの集合的な製造のための種々の工程を例示する。 本発明に係る３次元電子モジュールの２個の例を概略的に示し、一方の例は断面（図４ａ）に沿った同じ樹脂構造を用いて切断した図であり、他方の例は２個の異なった樹脂構造体（図４ｂ）について示す。 従来技術に係る分解したやり方で観察されるＰＣＢの位相幾何学的な例を示す。 従来技術に係る表面実装型受動部品を備えたＰＣＢの一例を示す。
図面全体に渡って、同じ構成要素はそれぞれ同じ参照番号によって示されている。
（少なくとも以下の構成要素からなる）図４ａおよび図４ｂにその一例が示される本発明に係る３次元の電子的モジュールは、
Ｎ個のスライス５０（Ｎ≧１）の１個の積層体と、少なくとも１個の能動部品を備えたこの積層体は、いわゆる能動的積層体１００であり、この積層体の一方の面の上（または両方の面の上）のＲＤＬ層３０を含み、そして
これらのスライスの部品の間の電気的な接続を提供する印刷回路基板すなわちＰＣＢ２００とを備え、少なくとも６個の相互接続レベルを備えるこのＰＣＢは積層体１００の上にそれ自体積層されている。
各図面における厚さは縮尺どおりではない。
各図４における３次元電子モジュールの例において理解できるように、ＰＣＢの一方の面の上に一方を他の面の上に他方を置いた２個の能動積層体間の接続を提供するようＰＣＢはまた設計されてもよく、ここで能動積層体の唯一１個のスライス５０が図示されている。より一般的には、本発明に係る３次元電子モジュールは１個またはそれ以上の能動積層体および１個またはそれ以上のＰＣＢを備える。
前提要件において示されているように、（横方向の導電体なしの）３次元電子モジュールは積層されたウェハーを切断する工程の後得られ、この積層体は第１の層および約３０μｍの厚さを有するＲＤＬ層を含む。ＫＧＲＷウェハーの積層体は前提要件において指定された集合的な製造方法による半導体産業において使用される種々の技術を用いることによって製造されてきており、そして連続工程Ａ、Ｂ、Ｃ、Ｄ、ＥおよびＦを備えていると考察される。
現在の主な対象は印刷回路基板すなわちＰＣＢの集合的な製造である。
印刷回路基板または印刷回路基板用のＰＣＢは導電的なトラックを備える電気接続回路であり、そして例えば、コンデンサーＣ、抵抗器Ｒおよび自己インダクターなどの受動部品を備えていてもよい。ＰＣＢは能動部品（チップとも呼ぶ）および／または能動積層体の受動部品にそれぞれ接続されるであろう５０〜１５０個のバイパスコンデンサを典型的に備える。
これらのＰＣＢ２００は、接地面と、さらに必要な電圧のための等ポテンシャル電源を提供し、平面は１つのレベルを形成しているために（図面を必要以上に複雑にしないように４個のレベルを備えた）、図２ｂに示されるような６レベル（すなわち層）以上を通常有している。
ＰＣＢは接地面および電源面のために準備され、且つ任意選択的に信号経路面を備え、これらの平面の重なりは内部層２０１のパネルを形成し、そして
各信号のための経路を備え、後者が製造された際、内部層のこのパネルをサンドイッチ状に挟む外部層２０２とを備えていることに注目すべきである。
内部層のパネルの収率は、試験され且つ有効化された後に層が選択された複数層のみが層の間で押圧されこのパネルを形成するため９０％と９５％との間にある。しかしながら、エッチングの要求された厚さに依存して内部層のパネルの上に１個ずつ構成される外部層の収率は、７５％と９０％との間において変化してよい。単一の収率の生産物である全体の収率は、それ故７０％と８５％との間に存在する。ＰＣＢ２００の（２パートに渡る）パネルの一例は、図７に例示されている。４個のＰＣＢは故障と見なされきており、従って収率は８３％である。
かくして、３次元モジュールの集合的な製造にとって、１００％に近い収率を持つ能動積層体のためのＫＧＲＷの使用に関連した利点が、ＰＣＢのいくつかが故障しているパネルの上にこれらのＫＧＲＷが積層されている際、喪失される可能性がある。このことがより関心を引くのは、能動部品の値が受動要素（ＰＣＢ）の値より大きい場合である。そのことは、本発明によれば、良質の複雑なＰＣＢを備え、すなわち試験の後有効化され、そして「公知の良質な再構成ＰＣＢ」を代表する指定されているＰＣＢのみを備えるパネルが製造されることになる理由である。
従来の工程は、パネルとパターンのフォーマットに依存して典型的に２０から１０００まで変化するｎ個の同一パターン（またはＰＣＢ）を備えるパネルを従来のやり方で製造することにある。このパネルの製造のために、印刷回路基板を製造するための通常の技法が使用され、すなわち、エポキシ樹脂から作成される電気的絶縁性の基板６’の上に既に被着されている銅から作成される層のフォト・エッチング；印刷回路基板のマスキングはシリコンの使用を決して要さない。この銅層は積層され、次いで、銅層および基板の双方のために最小の厚さを必要とする基板上に押圧することによって置かれる。銅の厚さはトラック３’のエッチングの画定を限定する通常５μｍから２５μｍである。特定的には、化学的にエッチングされるべき層の厚さが大きくなればなるほど、サブエッチング現象のために画定が悪化する。実際、１００μｍ以上のピッチ、典型的には１００μｍと２００μｍとの間のそれらは導体３’にとって得られる。ピッチは導体の幅および２個の導体３’間の空間との全体であることに注目すべきである。すなわち１００μｍのピッチ＝５０μｍ（導体の幅）＋５０μｍ（２個の導体間のスペース）である。基板６’の厚さは５０μｍと１５０μｍとの間で変化する。
基板６’を形成するエポキシ樹脂の膨張係数を減少させるために、後者はグラスファイバーを含む；この膨張係数は、樹脂では６０から８０ｐｐｍ／℃まで、樹脂にグラスファイバーを含む場合は１５から１８ｐｐｍ／℃まで増加する。一方、「Ｚ」軸方向の膨張係数は、変化のない状態で維持され、そして６０ｐｐｍ／℃と８０ｐｐｍ／℃との間に存在するであろう。
絶縁のために使用されるマスクは平面化を必要とするために平坦なグラスから作成されている。
それ故、このことは接続レベル毎の７５μｍ（基板のための５０μｍ＋銅トラックにとって２５μｍ）の最小厚さを与える。これらのレベルは一方のレベルを他方の頂部の上に作成して１０レベルを備えたＰＣＢにとって少なくとも７５０μｍの厚さのＰＣＢのパネルを最終的に形成する。
ＫＧＲＷを製造すべく用いられたフォトエッチング技術を用いて、液体の形状において被着される微小なビートを組み込んだ樹脂から作成された基板６は、重合化のあと１０μｍと１５μｍとの間の厚さを有し、金属トラックは１０μｍ未満のピッチを得ることを可能にする約１μｍまたはそれ以下の厚さを有している。
各パターン、すなわち各ＰＣＢは、次いで電気的に試験され、次いでこのパネルが切断される。
以降の工程（工程ａ、図３ａ）の間、例えば「ピック＆プレース」の方法によって試験の後で有効化された各ＰＣＢ２００が接着基板８に実装されるので、各ＰＣＢの相互接続ピンは図に示すような接着基板の側に存在する。この接着基板は、約２５μｍの厚さで通常ドラムスキンまたは粘着性スキンと呼ばれる例えば剥離によって特定の処理なしで剥離することができる例えば塩化ポリビニルのシートのような接着シートであってもよい。
工程ｂ（図３ｂ）の間、ＰＣＢ２００は、次いで重合化されるＫＧＲＷ（例えばエポキシ樹脂）を製造すべく用いられていると同じタイプの電気絶縁樹脂６において次いで被覆される。
この樹脂６は（３つの空間軸方向における）Ｘ、ＹおよびＺ膨張係数を減少させるために使用されるシリコンビードを用いて組み込まれる。ＰＣＢの基板６’において存在するグラスファイバーはＸおよびＹ方向においてのみ基板の膨張係数を減少させることを可能とし、以下に記載するように各３次元モジュールの横方向の面の上の導体３３を製造する以降の工程の間、漏洩電流の立場における種々の欠点をも有している。この場合、各ＰＣＢの被覆化は、それが積層され、更にこれらの漏洩電流を阻止するであろうＫＧＲＷと同じ構造をこれらの切断線において有する各ＰＣＢのパネルを構成によって再構成するように、粘着性スキンの上の各ＰＣＢの位置を固定する通常の機能、および将来の切断線における各層のグラスファイバーの絶縁機能をも有している。
ＰＣＢが一旦被覆されると、粘着性スキン８が除去される。
ＫＧＲＰのパネル、すなわちその収率が１００％であるパネルと呼ばれる有効化されたＰＣＢのみを備えたパネルが製造されてきた。
一方のレベルにおけるＲＤＬ３０はＰＣＢのパネルの外面の上において製造され（工程ｃ、図３ｃ）各ＰＣＢ２００の周囲への各接続をなす。このことは、使用されている技法を今回用いることによって非常に正確な層を製造することを可能にしてウェハーを製造する。それ故、小さなピッチ即ち１００μｍ未満の仮のパネルの表面上に導電トラックを製造することを可能とする。１０μｍのピッチは、これらの技法を用いて観察することができる。このことは、かくして得られたＫＧＲＰのパネルの固有の収率を改善することが可能である。
ＲＤＬを備えたＫＧＲＰのこのパネルが、例えば、エポキシタイプの好ましくは液体形状の接着剤７によってＫＧＲＷウェハー（図３ｄ）の積層体にそれ自体接着される。
好ましくは、変形例によれば、外部の層２０２は、内部層２０１のみからそれ故構成されるオリジナルＰＣＢパネル（以前の工程）の製造の間に構成されない。良好なパターンを備えるＫＧＲＰの仮のパネルは、上述に指示されるように再構成される。外部層２０２はＫＧＲＰ（工程ｃ）の仮のパネルの面の上に（いくつかの層を任意選択的に備える）ＲＤＬ層の製造によって次いで置き換えられ、このＲＤＬ３０は上記のように製造されている。このことは、かくして得られたＫＧＲＰのパネルの固有の収率を改善させる。
ＲＤＬ層を備えたＫＧＲＰのこのパネルは、例えば、エポキシタイプの好ましくは液体状の接着剤１７によってＫＧＲＷウェハー（工程ｄ、図３ｄ）の積層体１００にそれ自体接着されており、かくして「ＫＧＲＷの積層体−ＰＣＢのパネル」アセンブリを形成している。
任意選択的に、ＫＧＲＷの他の積層体はＫＧＲＰパネルに接着され、後者は次いでＫＧＲＷの２個の積層体の間に存在している。より一般的に「ＫＧＲＷの積層体−ＰＣＢのパネル」アセンブリは図４ａの例におけるように互いに連続的に接着されるＫＧＲＷのいくつかの積層体および／またはＫＧＲＰのいくつかのパネルを備えていてもよい。
将来の３次元モジュールが（積層体の方向に）垂直な切断線９に沿って切断され（工程ｅ、図３ｅ）、次いで横方向の導電体３３は横方向の面（工程ｆ、図３ｆ）の上に形成されている。好ましくは、切断工程の前に、粘着性スキン８’は将来の横方向の面（工程ｆ）のメタライゼーション工程を集約的に実行することが可能であるように「ＫＧＲＷの積層体−ＰＣＢのパネル」アセンブリの下に置かれている。この粘着性スキンは除去され３次元モジュールを得る。
切断線９は（図４ｂの例において理解できるように）グラスファイバー樹脂６’を横断する際、これらのファイバーの断面は、横方向導電体の製造の前に３次元の電子モジュールの横方向の面の上に現れている。これらの横方向の導電体３３を製造する化学的メタライゼーションの時に、エッチングの後に漏洩電流を導くこれらのファイバーに沿ったメタライゼーションのわずかな貫通孔が次いで存在する。シリコンビード実装樹脂６の挙動は微小ビードの間の連続性がないので、この欠点を有していない。被覆樹脂６のレベルに切断線９を向かいあって並べることによって、これらのファイバーの断面は図４ａに例示されるような横方向導電体の製造の前に３次元電子モジュールの横方向の面の上には現れない。
ＰＣＢのいくつかかのカテゴリが存在し、それらのいくつかはこの変形例を利用すべく好意的に存在することができる。
外部接続のためのＰＣＢ：このような６層ＰＣＢ（それらの１０個が容易に存在できる）の経路の例が図２ａに例示されている。能動部品のソルダービードを受けるべく指定されたピン２’が中心部分に観察される。４個の側部はそれらの各々に垂直であり、種々の層の積層化の後に切断線に沿って切断されるであろう導体を支持する；これらの導体は次いで基準導体部２０４を有している。これらの導体は、例えば１００μｍと２００μｍとの間にピッチを有している。１００μｍ未満のピッチの製造は、受け入れ可能な収率を用いて産業的に現在実行可能ではないので、この変形例に係るＲＤＬ層の製造は大きな値を有する。
一方のレベルにとって１個または２個の側に存在する相互接続を、例えば他方のレベル２にとっての他方の側に存在する相互接続にもたらすよう使用される位相幾何学的ＰＣＢ。図５は２個の側においてこれらの出力を再分配するレベル２を用いて一方の側における出力Ｓ１〜Ｓ４を有するレベル１の相互接続の例を例示している。出力Ｓ１’およびＳ２’は側２の上において再分配され、そして出力Ｓ３’およびＳ４’は側３の上に再分配される。
表面に実装されたセラミックから作成される受動部品（コンデンサーおよび／または抵抗器、および／または自己インダクター）を備えたＰＣＢ。図６は５個の実装された受動部品（１個の抵抗器Ｒおよび４個のコンデンサーＣ）を備えた上方から見たＰＣＢの一例を例示している。この例において、各導体３’および２０４のピッチは大きい。等ポテンシャルの接地面および電源供給面はこれらのコンデンサー、横方向出力または出力に透し孔（「スルーポリマービア」を代表するＴＰＶ）を経由して通電し、次いでＲＤＬレベルを要求するためのＦＰＧＡ（フィールドプログラマブルゲートアレイ）のバイパスの場合に、上記ピッチは例えば２００個のコンデンサーなどの受動部品の大きな密度を用いて大きく減少することができる。
このＰＣＢにおいて埋設されているセラミック受動部品を備えたＰＣＢ。この状況は以前の状況と一致しているが、このＰＣＢにおいては受動部品を用いている。ＰＤＬ層を用いて各パターンの側（またはスルーホール）の上の導体を置換する。
ＰＣＢカテゴリにかかわらず、後者はシリコンを備えていない。
高速プロセッサまたは多数の入力−出力付きのプロセッサー、あるいは大容量バスを備えた高速メモリーを備えるある能動的積層体は、いくつかの電力供給電圧および適切な電圧レベルの確立に遅延のないようにインダクタンス無しで仮想的である電流の分配を必要としている。
既存の解決策はチップ内におけるスルーホールまたは「スルーシリコンビア」のためのＴＳＶを製造することにあり、それらを相互に垂直方向に接続する際、この垂直路は３次元モジュールの各側を介して通過する垂直路より短い。しかしながら、適切なバイパスを備えた電源供給の問題は、チップへなるべく接近してコンデンサを使用することを必要とする。
本発明によれば、ＫＧＲＰのパネルは、ＫＧＲＷの積層体のＲＤＬがＰＣＢパネルのＲＤＬに面するようにＫＧＲＷの積層体の上に置かれている。以下のようなやり方で進行することも可能である。接着工程の後および切断工程の前に、「ＫＧＲＷの積層体−ＫＧＲＰパネル」アセンブリを通過する孔は樹脂内に貫通されており、そしてＰＣＢ技法を用いることによって例えば銅などの導電性の物質で充填されている。このことは、ＴＰＶを介してＰＣＢ内の電力供給面とチップの電力供給ピンとを接続することを可能にし、この接続距離は非常に小さなままである７５μｍと２００μｍとの間に距離に導く。このようにして、接続されたアセンブリは、ＫＧＲＷの他方の積層体および／または切断される前のＰＣＢの他のパネルの上にそれ自体積層されることができる。横方向の導電体３３を経由しての相互接続は次いで信号に割り当てられている。
６ 被覆樹脂
８’ 接着基板
９ 切断線
１１ シリコン部品
３０ 再分配層
１００ 積層体
２００ 印刷回路基板
従来技術に係る３次元電子モジュールのスライスの積層体の例を概略的に例示する。 従来技術に係るＰＣＢの一例を概略的に例示しており、ここで図２ａは上面から見た図であり、図２ｂは断面から見た図である。 本発明に係る３次元電子モジュールの集合的な製造のための種々の工程を例示する。 本発明に係る３次元電子モジュールの２個の例を概略的に示し、一方の例は断面（図４ａ）に沿った同じ樹脂構造を用いて切断した図であり、他方の例は２個の異なった樹脂構造体（図４ｂ）について示す。 従来技術に係る分解したやり方で観察されるＰＣＢの位相幾何学的な例を示す。 従来技術に係る表面実装型受動部品を備えたＰＣＢの一例を示す。 ＰＣＢ２００の（２パートに渡る）パネルの一例を示す。

Claims (6)

  1. ３次元電子モジュールの集合的な製造のための方法であって、
    ＫＧＲＷと呼ばれる、Ｎ個の再構成ウェハーの積層体（１００）を製造する工程であって、ここでＮ≧１であり、前記Ｎ個の再構成ウェハーの積層体（１００）は、電気的試験の後で有効化された複数の同一パターンのみから各々構成され、１つのパターンは少なくとも１個の能動および／または受動シリコン部品（１１）を備え、少なくとも１個の再構成ウェハーは能動部品を備え、この積層体（１００）は最大４個の相互接続レベルを備えた再分配層（３０）を備える工程を含む方法において、
    少なくとも６個の相互接続レベルを備え、試験の後に有効化される受動印刷回路基板（２００）のみを含む複数の同一の受動印刷回路基板のパネルを製造する工程であって、以下のサブステップ
    同一の印刷回路基板（２００）のパネルの製造を行うサブステップと、
    印刷回路基板（２００）の電気的試験を実施するサブステップと、
    この試験の後で前記有効化された印刷回路基板を接着基板（８’）に嵌装するサブステップと、
    被覆樹脂と呼ばれるエポキシタイプの電気的絶縁性樹脂（６）内において実装回路を成形し、この樹脂を重合化するサブステップと、
    前記接着性基板（８’）を除去するサブステップであって、ＫＧＲＰのパネルと呼ばれる有効化されている印刷回路基板（２００）を備えるパネルがこの工程の後にかくして得られるサブステップと
    を含む工程と、
    「ＫＧＲＷの積層体−ＫＧＲＰパネル」アセンブリを形成するように、ＫＧＲＷの積層体（１００）でＫＧＲＰのパネルをボンディングする工程と、
    前記３次元電子モジュールを得る目的のために切断線（９）に沿って前記「ＫＧＲＷの積層体−ＫＧＲＰパネル」アセンブリを切断する工程と
    を含むことを特徴とする、方法。
  2. ３次元電子モジュールの集合的な製造のための方法であって、
    前記ＫＧＲＰをボンディングする工程と切断工程との間に、ＫＲＧＰのパネルの上に３０μｍ未満の厚さを有する再分配層（３０）を製造する工程を含むことを特徴とする、請求項１に記載の方法。
  3. ３次元電子モジュールの集合的な製造のための方法であって、
    切断線（９）は、前記被覆樹脂（６）の上に存在することを特徴とする、請求項２に記載の方法。
  4. ３次元電子モジュールの集合的な製造のための方法であって、
    「ＫＧＲＷの積層体−ＫＧＲＰパネル」アセンブリは少なくとも１個の電気的絶縁性ゾーンをその厚さ方向において備え、このアセンブリは前記ボンディング工程と前記切断工程との間に、前記電気的絶縁ゾーンにおける複数の孔を穿つ工程と、導電性の物質でこれらの孔を充填する工程とを含むことを特徴とする、請求項１に記載の方法。
  5. ３次元電子モジュールの集合的な製造のための方法であって、
    ＫＧＲＷのいくつかの積層体（１００）および／またはいくつかのＫＧＲＰパネルが製造され、前記切断工程の前に、ＫＧＲＰのパネルを用いてＫＧＲＷの積層体を接着する工程が繰り返され、「ＫＧＲＰの積層体−ＫＧＲＰパネル」アセンブリは、ＫＧＲＷのいくつかの積層体および／またはＫＧＲＰのいくつかのパネルを備えることを特徴とする、請求項１〜４のいずれか一項に記載の方法。
  6. ３次元電子モジュールの集合的な製造のための方法であって、
    印刷回路基板は、抵抗器（Ｒ）および／またはコンデンサ（Ｃ）および／または自己インダクターを備えることを特徴とする、請求項１〜５に記載の方法。
JP2012281963A 2011-12-29 2012-12-26 有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法 Active JP6328878B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1104146A FR2985367A1 (fr) 2011-12-29 2011-12-29 Procede de fabrication collective de modules electroniques 3d ne comportant que des pcbs valides
FR1104146 2011-12-29

Publications (2)

Publication Number Publication Date
JP2013140963A true JP2013140963A (ja) 2013-07-18
JP6328878B2 JP6328878B2 (ja) 2018-05-23

Family

ID=47278714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012281963A Active JP6328878B2 (ja) 2011-12-29 2012-12-26 有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法

Country Status (7)

Country Link
US (1) US8716036B2 (ja)
EP (1) EP2610906B1 (ja)
JP (1) JP6328878B2 (ja)
CN (1) CN103187327B (ja)
FR (1) FR2985367A1 (ja)
PT (1) PT2610906E (ja)
TW (1) TWI591758B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153853A (ja) * 2014-02-13 2015-08-24 日立化成株式会社 半導体装置
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP2019009444A (ja) * 2017-06-23 2019-01-17 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ、及びその製造方法
WO2023053500A1 (ja) * 2021-09-30 2023-04-06 ソニーグループ株式会社 表示モジュールの製造方法および表示モジュール

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
US10321575B2 (en) * 2015-09-01 2019-06-11 Qualcomm Incorporated Integrated circuit (IC) module comprising an integrated circuit (IC) package and an interposer with embedded passive components
CN108288616B (zh) * 2016-12-14 2023-04-07 成真股份有限公司 芯片封装
FR3060851B1 (fr) * 2016-12-20 2018-12-07 3D Plus Module optoelectronique 3d d'imagerie
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
FR3094138A1 (fr) * 2019-03-19 2020-09-25 Stmicroelectronics (Grenoble 2) Sas Circuits superposés interconnectés

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258009A (ja) * 2002-03-05 2003-09-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009111384A (ja) * 2007-10-26 2009-05-21 3D Plus ３ｄ電子モジュールをビアにより垂直に相互接続する方法
WO2009141928A1 (ja) * 2008-05-19 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
JP2011124366A (ja) * 2009-12-10 2011-06-23 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011134942A (ja) * 2009-12-25 2011-07-07 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2011151226A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
US7253502B2 (en) * 2004-07-28 2007-08-07 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal organic memory device, electrical assembly utilizing same, and information handling system utilizing same
US7807505B2 (en) * 2005-08-30 2010-10-05 Micron Technology, Inc. Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
TWI345296B (en) * 2007-08-07 2011-07-11 Advanced Semiconductor Eng Package having a self-aligned die and the method for making the same, and a stacked package and the method for making the same
US7745259B2 (en) * 2008-06-30 2010-06-29 Headway Technologies, Inc. Layered chip package and method of manufacturing same
JP2010251347A (ja) * 2009-04-10 2010-11-04 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258009A (ja) * 2002-03-05 2003-09-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009111384A (ja) * 2007-10-26 2009-05-21 3D Plus ３ｄ電子モジュールをビアにより垂直に相互接続する方法
WO2009141928A1 (ja) * 2008-05-19 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
JP2011124366A (ja) * 2009-12-10 2011-06-23 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011134942A (ja) * 2009-12-25 2011-07-07 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2011151226A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 電子部品モジュールの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153853A (ja) * 2014-02-13 2015-08-24 日立化成株式会社 半導体装置
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP2019009444A (ja) * 2017-06-23 2019-01-17 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ、及びその製造方法
JP7011981B2 (ja) 2017-06-23 2022-01-27 三星電子株式会社 半導体パッケージ、及びその製造方法
WO2023053500A1 (ja) * 2021-09-30 2023-04-06 ソニーグループ株式会社 表示モジュールの製造方法および表示モジュール

Also Published As

Publication number Publication date
TW201342523A (zh) 2013-10-16
EP2610906A1 (fr) 2013-07-03
CN103187327A (zh) 2013-07-03
TWI591758B (zh) 2017-07-11
JP6328878B2 (ja) 2018-05-23
FR2985367A1 (fr) 2013-07-05
US20130171752A1 (en) 2013-07-04
PT2610906E (pt) 2014-10-27
EP2610906B1 (fr) 2014-08-06
CN103187327B (zh) 2017-06-09
US8716036B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
JP6328878B2 (ja) 有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法
KR101751232B1 (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법
KR101648365B1 (ko) 내장형 칩 제조 방법
US20090283312A1 (en) Printed wiring board and method for manufacturing the same
TW201639087A (zh) 具有矩形空腔陣列的聚合物框架的製造方法
US8212365B2 (en) Printed wiring board and manufacturing method thereof
JP2001177045A (ja) 半導体装置及びその製造方法
JP2013243345A (ja) 超薄埋設ダイモジュール及びその製造方法
JPH0312994A (ja) 多層配線板の製造方法
JP2018060876A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
US10154594B2 (en) Printed circuit board
KR100550298B1 (ko) 병렬 평면 기판
US10743403B2 (en) Wiring board
US10804210B2 (en) Wiring board
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
CN108156754B (zh) 垂直连接接口结构、具所述结构的电路板及其制造方法
US9691699B2 (en) Circuit structure and method for manufacturing the same
KR20150135946A (ko) 임베디드 코어리스 기판 및 그 제조방법
KR101829327B1 (ko) 테스트 보드와 반도체 칩 매개장치
JP6141705B2 (ja) 部品内蔵配線基板及びその製造方法
JP2017069485A (ja) プリント配線板およびその製造方法
JP6034664B2 (ja) 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法
US20170323826A1 (en) Single layer integrated circuit package
TW202201675A (zh) 封裝載板及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180419

R150 Certificate of patent or registration of utility model

Ref document number: 6328878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250