NO822824L - Linjebufferanordning ved videofremvisning paa billedskjerm - Google Patents

Description

Foreliggende oppfinnelse angår fremvisning av video-billeder i forbindelse med elektroniske underholdningsspill .

Tiltagende mangfoldighet og omfang i videospill krev-

er i økende grad fremvisning av et stort antall be-vegelige gjenstander i en videoavbildning. Nå når fargemonotorer er i vanlig bruk, krever også spillav-bildninger sammensatte bakgrunnsmønstre som de forskjellige gjenstander beveger seg over under spille-prosessen.

Moderne videospill er ofte utført for mikroprosessorstyring. Vanlig tilgjengelige mikroprosessorer har imidlertid begrenset databehandlingsevne som lett kan overbelastes ved samtidig krav om spillbereg-

ninger og avbildningsstyring. Sådanne fordringer er tidligere tilfredsstillet ved anvendelse av hurtige univérsalregnemaskiner. Den høye pris for sådanne regnemaskiner gjør imidlertid deres anvendelse u-

praktisk i konvensjonelle levende videospill.

Den senere utvikling på videospill-området er rettet

mot konstruksjon av maskinvare som søker å avlaste spillets mikroprosessor fra dens ansvar for styring av avbildningen. Spillets mikroprosessor vil da bli tilgjengelig for beregningsprosesser i forbindelse med selve spillet i den grad prosessoren kan overføre overvåkning og styring av spillets billedavbildninger til fremvisningsutstyret. På den annen side vil imidlertid maskinvareutstyret for fremvisningen "stjele tid" fra mikroprosessoren i den grad dette utstyr må kommunisere med mikroprosessoren framstil den utstrek-

ning utstyret krever overvåkning fra mirkoprosessoren.

Et eksempel på foreslått anvendelse av fastlagt maskin-vareutstyr for fremvisningen er an'gi,tt i US patentskrift nr. 4.112.422. I dette patentskrift angir mikroprosessoren for en separat fremvisningskrets de gjenstander som skal avbildes samt gjenstandenes avbildningssteder. Fremvisningskretsen frembringer så et signal som er egnet for anvendelse ved en vanlig TV-mottager for hjemmebruk og som benytter tellere som aktiveres når fremvisningsstedene nås for de forskjellige gjenstander. Denne utførelse krever en teller for hver gjenstand som skal avbildes.

Det vil være åpenbart at den krets som er angitt i det nevnte patentskrift nødvendigvis må øke i omfang, komplek-sitet og pris etter hvert som gjenstandenes antall øker. Denne krets krever også at mikroprosessoren arbeider

"i takt" med fremvisningskretsen. Denne fremvisningskrets er derfor ikke i vesentlig grad "gjennomsiktig" for mikro-prosessorfunksjonene. Mikroprosessorens frihet til å ut-føre spillberegninger er derved kraftig begrenset.

Noen av de ulemper som foreligger i henhold til det nevnte patentskrift kan overvinnes ved det system som er beskrev-

et i US patentskrift nr. 4.177.462. Fremvisningskretsen i henhold til dette skrift anvender styreenheter som virker på data tilført av mikroprosessoren for å styre avbildningen. Hver styreenhet er angitt å ha kapasitet til å styre avbildningen av opp til 16 gjenstander og gi en hovedsakelig ens-farget bakgrunn mellom hvert par av gjenstander. Gjenstandene avbildes på grunnlag av data tilført fra mikroprosessoren, som i sin tur må utspørre fremvisningskretsen for å utlede noen av spillets logiske betegningsdata fra en utskiftbar båndkassett av ROM-type i fremvisningskretsen.

Den sistnevnte fremvisningskrets gir på sitt beste mikroprosessoren bare begrenset avlastning fra oppgaver som stje-ler tid som ellers ville være tilgjengelig for databereg-ninger i forbindelse med selve spillet. Det kreves at mikroprosessoren bringes ut av virksomhet ved enhver tid kommunikasjon finner sted mellom mikroprosessoren og frem visningskretsen. En ytterligere ulempe ved den sistnevnte utførelse er at den krever anvendelse av assosiative hukommelser som er spesialutført utstyr og gjerne vil være kost-bare. Det ville være mer ønskelig ut i fra kommersielle grunner å bygge kretser av lett tilgjengelig lavkostutstyr ved utførelse av spillekretser for arkade-spill

Et særtrekk ved en foretrukket utførelse av foreliggende oppfinnelse er den raske oppbygning av en enkelt horisontallinje i et bilde på grunnlag av minimal informasjon fra spillets mikroprosessor. Overføring av informasjon fra mikroprosessoren til fremvisningskretsen kan da fullføres i løpet av en.meget kort tidsperiode ved en rask "hånd-trykk"-prosess. Bortsett fra denne hånd-periode som kan finne sted når som helst under fremvisningssyklen, arbeider mikroprosessoren og fremvisningskretsen uavhengig av hverandre.

Spillets fremvisningsutstyr kan ha data som representerer gjenstander som skal avbildes, lagret som blokker av digitale data i permanent hukommelsesutstyr. Noen av disse blokker av data kan representere en enkelt gjenstand i en rekke forskjellige orienteringer. Anvisning av de forskjellige orienteringer i rekkefølge for en tilskuer i påfølg-ende bilder vil da gi en illusjon av en enkelt roterende gjenstand. På grunn av fremvisningskretsens fleksibilitet vil det bare være nødvendig å lagre representative data for rotasjoner gjennom en enkelt kvadrant.

Dette vil si at vedkommende krets kan avbilde 360° rotasjon for en pilspiss om en akse, hvis dataanvisninger av pilen pekende rett opp, 90° til høyre samt tilstrekkelige mellom-liggende vinkelstillinger for å gi illusjon av jevn beveg-else, inneholdes i den permanente hukommelse.

Fremvisningskretsen er i stand til å invertere den ene eller begge ortogonale akser i fremvisningen med det formål å frem-

bringe de tre gjenværende.kvadranter.

Fremvisningsutstyret kan også utnytte permanent hukommelsesutstyr for å lagre bakgrunnsinformasjon i form av blokker av digitale data.

En utførelse av foreliggende oppfinnelse gir muligheter for å bestemme hvilke databit fra forgrunnshukommelsesutstyret eller selve gjenstanden, samt fra bakgrunnshukommelsesutstyret som er påkrevet for oppbygning av hver horisontallinje i en Rasteravsøkning for videoavbildning. Etter å

ha fastlagt dette vil så et overføringsorgan begynne å belaste bufferutstyret med de digitale data som kreves av påfølgende horisontale linjer. Denne datainnføring i bufferutstyret begynner like før avbildningen av et enkelt bilde begynner og fortsetter under fremvisningen av dette bilde. I mellomtiden vil utgangsutstyr bringe bufferutstyret til å avgi en datastrøm for styring av videoavbildningen.

Styreorganet er anordnet for styring av bilde på en fargemonitor ved anvendelse av den informasjon som tilføres av utgangsdatastrømmen. De spesielle utførelser som er angitt her kan utnytte datastrømsignalene for direktecstyring av de spenninger som påtrykkes farge- og intensitetsklemmene på en fargekanon i monitoren.

I en spesiell utførelse som vil bli beskrevet her, omfatter bufferutstyret et par bufferhukommelser som kan anvendes avvekslende for påfølgende linjer. Mens således den ene buffer avgir en datastrøm for styring av fargemonitoren for den linje som for nærværende tegnes opp på videoskjerm-en, vil så en annen buffer bli belastet med data for den påfølgende linje. Det er naturligvis ikke noe nødvendig trekk ved oppfinnelsesgjenstanden at bare to sådanne buffere anvendes. En alternativ utførelse kan gjøre bruk av et større antall'buffere eller f.eks. en dobbeltport-hukommelse. Vurderinger av hastighet og økonomi vil ofte gi av seg selv det spesielle utstyr som bør anvendes ved utførel-se av foreliggende oppfinnelse på hvert spesielt utviklings-nivå på det elektroniske område.

Det er følgelig et formål for foreliggende oppfinnelse å frembringe en fremvisningskrets og en fremgangsmåte som hovedsakelig er gjennomsiktig for den mikroprosessor som styrer spillet, for derved å tillate fremvisningskretsen og mikroprosessoren å arbeide hovedsakelig uavhengig av hverandre. Det er et ytterligere formål for foreliggende oppfinnelse å frembringe en krets og en fremgangsmåte som er i stand til å sette sammen et bilde med høy oppløsning og som viser et meget stort antall fargede gjenstander på en fargebakgrunn, på grunnlag av et minimum av instruksjo-ner fra en spillstyrende mikroprosessor.

Et annet formål for foreliggende oppfinnelse er å angi en enkel og økonomisk Tfremgangsmåte for anvisning og hånd-tering av et stort antall gjenstander på en videoskjerm under utførelse av et spill.

Det er et annet formål for oppfinnelsen å frembringe et "vippe"-trekk for en videoskjermavbildning, således at et enkelt bilde eller en enkelt gjenstand kan inverteres, eller speilbildet av avbildningen eller gjenstandenjanviser, eller eventuelt begge deler.

Disse og andre formål, fordeler og særtrekk ved oppfinnelsen, såvel som mange av de mer spesielle fordeler, vil umiddelbart fremgå av følgende detaljerte beskrivelse av en spesiell konstruktiv utførelse under henvisning til de vedføyde tegninger, hvorpå: Fig. 1 viser et samlet funksjonelt blokkskjema for en spesiell og foretrukket utførelse i samsvar med foreliggende oppfinnelse . Fig. 2 viser et funksjonelt blokkskjerna åv den tidsstyr-ings seks jon som er vist som en blokk i fig; 1. Fig. 3 viser et funksjonelt blokkskjerna av forgrunnsgenerator som er vist som en -blokk' i fig. 1.-Fig. 4A og 4B viser et koblingsdiagram for en spesiell ut-førelse av den gjenstandsseksjon som er vist som en logisk underavdeling i fig. 3. Fig. 5 er et koblingsskjerna for en spesiell utførelse av den gjenstandsstyrende seksjon som er vist som en logisk underavdeling i fig. 3. Fig. 6 er et koblingsskjerna av en spesiell utførelse av den forgrunnshukommelse av ROM-type som er vist som en logisk blokk i fig. 3. Fig. 7 er et koblingsskjerna av en spesiell utførelse av den gjenstandslastende seksjon som er vist som en logisk underavdeling i fig. 3. Fig. 8 er et koblingsskjema av en spesiell utførelse av det skiftregister som er vist som en logisk blokk i fig. 3. Fig. 9 er et koblingsskjerna av en spesiell utførelse av den bufferseksjon som er vist som en logisk underavdeling i fig. 3. Fig. 10 er et koblingsskjerna av en spesiell utførelse av den utgangsseksjon som er vist som en logisk underavdeling i fig. 3. Fig. 11 er et funksjonelt blokkskjema av den styreseksjon som.er vist som en blokk i fig. 1. Fig. 12 er et koblingsskjema av en spesiell utførelse av den sentralseksjon som er vist som et funksjonelt blokkskjema i fig. 11. Fig. 13 er et funksjonelt blokkskjema av den bakgrunnsgenerator som er vist som en blokk i fig. 1. Fig. 14 er et koblingsskjema av en spesiell utførelse av den bakgrunnsgenerator som er vist som et funksjonelt blokkskjema i fig. 13. Fig. 15 er et koblingsskjema av en spesiell utførelse av den kommunikasjonsseksjon som er vist som en logisk underavdeling i fig. 3. Fig. 16 viser et detaljert blokkskjema av den tidsstyrende seksjon som er vist ved et forenklet skjema i fig. 2.

Fig. 17A og 17B viser et koblingsskjema av en spesiell ut-førelse av den tidsstyrende seksjon som er vist som et funksjonelt blokkskjema i fig. 16.

Et spesielt konstruksjonstrekk ved en utførelse av foreliggende oppfinnelsesgjenstand er en dobbelt linjebuffer for anvendelse sammen med en Raster-avsøkning for en farge-videomonitor. Fig. 1 viser skjematisk den logiske arbeidsfunksjon ved denne spesielle utførelse.

Den dobbelte linjebuffer omfatter en forgrunnsgenerator 10 og en bakgrunnsgenerator 12. Ved den foreliggende utfør-else er forgrunnsgeneratoren blokkorientert og også i stand til å fremvise 128 enkelte, uavhengige gjenstander. Bak-grunnsgeneratoren er også blokkorientert og kan avbilde ut-valg fra 256 forskjellige blokker. Forgrunns- og bak-grunnshukommelser av ROM-type danner permanent hukommelsesutstyr inne i de respektive generatorer og er programmert med informasjon for styring av fremvisningen eller avbild ningen. Forgrunns- og bakgrunnsgeneratorene styres av en tidsstyrende seksjon 14. Generatorene avgir sine utgangsdata til en styreseksjon 16. En mikroprosessor 18 styrer systemets samlede arbeidsfunksjon.

Forgrunnsgeneratoren inneholder 2 RAM-buffere. Hver RAM-buffer er i stand til å inneholde nødvendig informasjon for opptegning av en horisontal linje eller avsøknings-linje. Buffernes arbeidsfunksjoner er innbyrdes komplementære. Den ene buffer avgir avvekslende sin informasjon til avbildningsskjermen for en avsøkningslinje, mens den annen buffer forsynes med data for den neste avsøk-ningslinje. Hver avsøkningslinje er digitaloppdelt i 512 "billedelementer".

Bakgrunnen for systemet utgjøres av en datatabell som omfatter biokker med bredde på 32 billedelementer og høyde på 32 linjer. Hver blokk kan spesifiseres for seg av en programmerer til å være en hvilken som helst av 256 tilgjengelige bilder.

Den tidsstyrende seksjon 14 omfatter en systemklokke og tellere. Systemklokken 30 driver en 10 bit horisontal teller 32, slik som vist forenklet på skjemaet i fig. 2. Denne horisontale teller er innrettet for å telle fra

0 til 511 under aktiv videoavsøkning, samt fra 512 til 634 under horisontalt tilbakeløp. "Aktiv videoavsøkning" er den tid hvorunder en horisontallinje faktisk opptegnes på monitorskj ermen.

Når den horisontale teller 32 har nådd en telleverdi på

634, tilbakestiller telleren seg selv til 0. Hver gang en telleverdi på 512 er nådd, trinnforskyves en 9 bit vertikal teller 34. Hver horisontal telleverdi bringer monitoren til å tegne opp et horisontalt billedelement på skjermen, bortsett fra den horisontale blanking som finner sted ved hjelp av midler som vil bli beskrevet i forbindelse med

"vippe"-trekkene. Hver vertikal telleverdi innleder opptegningen av en horisontal linje ved hjelp av midler som også vil bli beskrevet i forbindelse med "vippe"-trekket, bortsett fra under vertikal blanking. Påfølgende horisontale linjer trekkes opp den ene under den annen, i den orientering som monitoren normalt betraktes.

Den vertikale tellere starter på 0 og teller til 239 under aktiv video. Videoopptegningen blankes for tilbakeløp under 16 telleverdier, som begynner med verdien 239,5, således at en annen aktiv periode starter ved en telleverdi på 255,5. Blanking finner atter sted fra telleverdien 495 under ytterligere 16 telleverdier. På telleverdien 511 tilbakestiller densjvertikale teller til 0 og telle-syklen gjentas. Halvlinjeverdien oppnås ved deteksjon av den 317. horisontale telleverdi.

De horisontale linjer under den annen aktive periode eller opptegning er innlagt mellom dellinjer som trekkes opp under en første aktive periode. Den første opptegning trekker således opp et felt av oddenummererte linjer,

mens den annen opptegning trekker opp et felt av like-nummererte linjer. De to sammenstilte felter eller opp-r-tegninger danner tilsammen en enkelt "ramme" eller "bilde". Avbildningens oppløsning vil være 512 billedelementer pr. horisontallinje og det vil foreligge 479 sammenstilte linj er.

En mer detaljert redegjørelse for tidsbestemmelsesseksjon-en vil bli gitt i forbindelse med "vippe"-trekket.

En gjenstandseksjon 20 som gir lagring og utlesning for

g<j:enstandspakker er vist i det logiske skjema av forgrunnsgeneratoren 10 i fig. 3, samt koblingsskjema for en spesiell utførelse av gjenstandseksjonen i fig. 4. Gjenstands-pakkene er lagret i en gjenstandshukommeIse 50 av RAM-type. Hver gjenstandspakke omfatter 4 bitgrupper av infor-

masjon. Den første bitgruppe i pakken inneholder en vertikal startposisjon, den annen bitgruppe inneholder et billednummer samt en HFLP-indikator og en VFLP-indikator,

den tredje bitgruppe inneholder en horisontal startposisjon og den fjerde bitgrupppe er en tom gruppe som kan anvendes av programmereren som en eller annen form for stat-us-bitgruppe. Den fjerde bitgruppe har ingen ting å gjøre med det fremviste bilde på noen som helst måte. Hver bit-gruppe omfatter 8 databit.

Objekthukommelsen 50 av RAM-type inneholder data som be-skriver plasseringen på skjermen for hver av forgrunns-gj enstandene..

I den spesielle foreliggende utførelse utgjøres gjenstandshukommelsen 50 av RAM-type av fire 256 x.?:4 Fairchild 93422 som er addressert i par. En utlesning av en enkelt addresseplassering får derved RAM til å avgi en datagrup-

pe på sin utgangsside. Fire påfølgende addresse-lager-steder utgjør data for en enkelt gjenstand, således at den spesielle utførelse kan lagre 128 gjenstander til enhver tid. Foreliggende oppfinnelse omfatter også andre utførelser, som kan ha et større eller mindre antall gjenstander enn 128 samt benytter fler eller færre enn 8 bit-grupper for lagring av hver gjenstand.

En gjenstandsstyrende seksjon 22 i ff orrgrunnsgeneratoren 10 og som styrer utlesningen av gjenstandspakker fra gjenstandshukommelsen 50 av RAM-type, er vist i det logiske skjema i fig. 3, mens kretsskjemaet for en spesiell utførelse er gitt i fig. 5. En gjenstandsaddresse-teller 52 i den gjenstandsstyrende seksjon er en 9 bits teller som addresserer lagringsstedene i gjenstandshukommelsen av RAM-type. Denne teller innstilles på 0 ved begynnelsen av hver horisontal avsøkningslinj e.

Gjenstandsaddresse-telleren starter med addressen for den første gjenstandspakke og tellerci trinn på fire med det formål å fastlegge ut i fra bitgruppen for vertikalposis-jon i hver pakke om en gjenstand skal innføres i den ene av et par RAM-buffere 54 og 55 under den løpende avsøknings-linje.

Det mest signifikante bit i den 9 bits vertikale teller

kan anvendes som en rammeteller for å fastlegge om ram-

men er odde (0-239,5) eller like (256-495). Vertikaltel-leren vil derved utgjøre en 8 bits teller for hver ramme som teller nedover med utgangspunkt fra 0 på toppen av skjermen. Vertikalposisjonen i hver pakke spesifiseres imidlertid i gjenstandslageret RAM 50 ved telling av linjer oppover med et utgangspunkt fra 0 nederst på skjermen, slik skjermen vanligvis betraktes.

Utprøvning for å bestemme om en gjenstand skal anbringes

i en buffer kan derfor utføres ved å addere vertikaltel-lerens innhold til innholdet i den vertikale posisjons-bitgruppe fra gjenstandshukommelsen RAM 50. Når de to 8 bits størrelser er addert, vil de fire mest signifikante bit bli "enere" 16 avsøkningslinjer før alle 8 bit blir "enere". Denne tilstand opptrer en gang i liketallsram-men og en gang i oddetallsrammen. En test for å finne alle enere i de fire mest signifikante bit tillater således plassering av vedkommende gjenstand i en av bufferne 54 og 55 under opptegning av 16 horisontallinjer før gjen-standens laveste horisontallinje opptrekkes.

Addisjonen utføres av en addisjonsenhet 52 i en gjenstandsseksjon 20 som tilføres de minst signifikante 8 bit 54 fra den vertikale teller og utgangen 56 for gjenstandshukommelsen RAM 50, som omfatter en av de innledende vertikale posisjons-bitgrupper. Adderingsenheten avgir sitt utgangssignal til en vertikal låsekrets 58 som klokkes av signaler på en linje EVERT<+>og tømmes av EOPAC-pulser fra gjenstandsaddressetelleren 52. Den vertikale låsekrets 58 avgir i sin tur de fire mest signifikante bit 60 til en lastdetektorkrets 62. Denne lastdetektorkrets, som er en NOG-port i den spesielle utførelse som er vist i fig. 4, aktiverer en tellerstyrekrets 65 når alle lastdetektorens inngangssignaler er enere, og avgir derved en logisk lavnivåsignal på en LDET<+->ledning 64.<+>av "LDET<+>" og "LVERT<+>" tilsvarer de øvre horisontale ledninger i figuren og angir at et logisk høyverdisignal normalt føres av vedkommende ledning. Ytterligere inngangssignaler som skriver seg fra tidsstyreseksjonen 14 og gjenstandsaddresse-telleren 52 portåpner for lastdetektorsignalet i 25 nanosekunder ved enden av vekslende HCLK-pulser, slik det vil bli beskrevet senere.

Fig. 6 er et koblingsskjema som viser en spesiell utfør-else av forgrunnshukommelsen 68 av ROM-type. De fire minst signifikante bit 66 fra den vertikale låsekrets 58 avgirzutgangssignaler til addresseklemmene A3 til A6 for forgrunnshukommelsen ROM 68, og trinnforskyves en enhet ved starten av hver horisontal linje. Klemmene A 3 til A6 rettes derved til påfølgende grupper av 8 addresser i for-grunn shukomme Isen av ROM-type. Hver gruppe representerer data for en horisontallinje i et bilde.

Tellerstyrerkretsen 65 med en gjenstandsstyrende seksjon

22, som er vist i koblingsskjemaet i fig. 5, anvendes for å styre frekvensen og trinnforskyvningens størrelse i g-jenstandsaddressetelleren 52. Ved begynnelsen av hver horisontal avsøkning bringer styrekretsen gjenstandsaddressetelleren til å telle i 200 nanosekunders trinn på 4.

Når lastdetektorkretsen 62 fastlegger at en gjenstand

skal lastes inn i bufferen, avgir den et lavnivåsignal på LDET<+->ledningen 64 til tellerstyrerkretsen, slik som allerede beskrevet. Tellerstyrerkretsen 65 kobler om tellesekvensen for gjenstandsaddressetelleren til trinn på

1, således at påfølgende datagrupper kan trekkes ut fra gjenstandshukbmmeIsen RAM 50. Samtidig økes tiden mellom trinnene til 800 nanosekunder for å gi tid for hver gjenstand å lastes inn i bufferen. Den langsommere telletakt utelukker den mulighet at maskinvaren kan forsøke 'og^laste en annen gjenstand inn i bufferen før innlastningen av den første er fullført. Så snart en gjenstand er blitt las-tet inn i bufferen, økes telletakten til 200 nanosekundsr trinn på fire telleverdier.

Når gjenstandsaddressetelleren 52 begynner å telle i - ?u trinn på 1, vil den annen bitgruppe som kommer ut av gjenstandshukommelsen RAM 50 være billednummeret for den gjenstand som lastes inn i bufferen. Billednummeret låses inn i en billedlås 52 av et LOBJT<+->signal utledet fra signaler fra gjenstandsaddressetelleren 52 på en OBJ-buss 73, slik det vil bli nærmere beskrevet. Billednummeret omfatter nå de øvre addresseledninger 74 til forgrunnshukommelsen ROM 68. De øvre addresseledninger 74 addresserer den hukomm-elsesblokk hvor data for det spesielle bilde som tilsvarer vedkommende billednummer er lagret. En bitgruppeteller 76

i en gjenstandslastesektpr 23 av en spesiell utførelse som angitt i koblingsskjemaet i fig. 7, aktiveres også av tellerstyrerkretsen 65 når billednummeret er låst. Bitgruppetelleren addresserer de to minst signifikante sifre for for-grunn shukomme Isen ROM, slik som vist i fig. 4.

Telletrinnet 512 i gjenstandsaddressetelleren overføres som et lavverdisignal på en EOEACrledning i OBJ-bussen 73, slik som vist i fig. 5, for å tømme billedlåsen 72. Låsekrets-en aktiveres så ved begynnelsen av hver horisontalf-iavsøk-ning, når EOPAC-ledningen antar høy signalverdi.

En multivibrator 77 i gjenstandsaddressetelleren avgir utgangssignal på en START-ledning for å tilbakestille gjenstandsaddressetelleren . Telletrinn nr. 634 fra den horisontale teller 3 2 overføres som et lavnivåsignal til multi- vibratorens slettepinne 77-1, hvilket får START-ledningen til å anta lav signalverdi. Det vil errindres at telletrinn nr. 634 opptrer ved slutten av horisontal blanking. Når den horisontale teller begynner å telle ut den påfølg-ende linje, vil slettepinnen 77-1 anta høyt signalnivå og multivibratoren aktiveres. Det lave signalnivå på START-ledningen tilbakestiller gjenstandsaddressetelleren til 0, slik det vil fremgå av fig. 5.

I den spesielle utførelse som er vist i fig. 5, er for-grunn shukomme Isen ROM sammenstilt av fire 2732 ROM fra Texas Instruments, Inc. De fire 4K x 8 bit ROM addresseres samtidig for å gi en hukommelse på 4K x 32.

Etter at billednummeret er låst, tar addressetelleren

52 den tredje bitgruppe, nemlig gruppen for horisontal posisjon, ut av gjenstandshukommelsen RAM 50. Bitgruppen for horisontaloposisjon og påfølgende bitgrupper las-ter inn i en 8 bits bufferlasteteller 78 i"løpet av et tidsintervall på omtrent 3,2 mikrosekunder, nemlig den tid som er påkrevet for avsøkning av 3 2 billedelementer. Under innlastningen klokkes telleren i halvparten av billedelementtakten ved nivåstigninger på den ledning som fører det minst signifikante telletrinn fra horisontaltelleren.

Bitgruppetelleren 76 teller i:v:mellomtiden ut bitverdier som tilsvarer den ene horisontalte linje av det bilde som er lagret i forgrunnshukommelsen ROM 68, og får derved denne ROM-hukommelse til å lese ut de tilsvarende data. Tellingen er fra 0 til 3 og addresserer de to minst signifikante sifre i ROM-addressen. Tellingen finner sted i 800 nanosekunders takt og telleren slettes ved det fjerde telletrinn.

Det tredje mest signifikante siffer i ROM-addressen addresseres over en DV8-ledning fra den vertikale teller, som an gir om den kommende fremvisning er for en odde eller like-billedramme. Billedinformasjonen i ROM for hvert bilde foreligger i form av et sett ord for en første ramme fulgt av et sett ord for den annen ramme.

Data fra ROM 68 leses ut i 32 bits ord. Hvert ord lastes først inn i et sett av skiftregistrer 80. En spesiell ut-førelse av disse skiftregistre er vist i fig. 8. Ordet forskyves bit for bit gjennom et par av vippe-multipleksere 82, 83 og derpå gjennom et par av multipleksere 84, 85

som aktiveres av datainngang og som kan ha en spesiell utførelse som er angitt i fig. 9, som viser én spesiell kontruksjon av en bufferseksjon 23 i forgrunnsgenerator-

en 10. Vippe-multiplekserne har en vippe-funksjon som nå vil bli beskrevet. Skiftregisterne forskyver de bit som utgjør ordet i samme takt som bufferlastekretsen 78 teller. Bitverdiene skrives inn i en av RAM-bufferne 54, 55 gjennom bufferlåsene 86, 87. Billedinformasjonen fra ROM lastes inn i påfølgende bufferlagringssteder, med start fra det lagringssted som er angitt ved bitgruppen for horisontal posisjon. Bufferlastetelleren 78 addresserer RAM-bufferne gjennom en '_2 - 1 buf f ermultiplekser 89, som er vist i fig. 7.

Skiftregisterne 80, forskyver hvert ord 8 bit av gangen. Når alle 32 bit er blitt forskjøvet ut til en av bufferne, vil bitgruppetelleren 76 trinnforskyve addressen i ROM 68 og de neste 32 bit lastes inn i skiftregisterne. Denne prosess finner sted i alt fire ganger for en horisontallinje for en enkelt gjenstand, og totalt 128 databit skrives inn i bufferen. Hvert billedelement krever fire databit og 32 billedelementer danner derved en enkelt horisontallinje ved fremvisningen av en gjenstand.

Hver gang data lastes inn i en av buffferne 54, 55, vil data som allerede befinner seg i bufferen først bli lest ut og ELLER-kombinert med de innkommende data gjennom et par av ELLER-porter 90, 91. Resultatet av denne ELLER-kombi-nasjon låses så inn i den tilsvarende bufferlås og leses tilbake inn i bufferen. ELLER-funksjonen utføres for å sikre at når billedbakgrunnsinformasjon som består av bare nuller skrives inn i bufferen, vil alle gjenstandsdata som allerede foreligger i bufferen bli slettet.

Lesning inn i og skrivning ut av bufferne styres av en bufferåpner 63 som også klokker bufferlåsene 86, 87.

Ved begynnelsen av hver horisontal linje er tiden kommet til å avgi data fra bufferne. Multiplekseren 89 i forholdet 2-1 kobler bufferaddresseledningene for den ut-valgte buffer til utgangen å få H0-H8 fra den horisontale teller 30. Data som kommer ut fra bufferen låses inn i et par datautgangs-låser 94, 95 i en utgangsseksjon 25

av forgrunnsgeneratoren 10. En spesiell utførelse av utgangsseksjonen er vist i koblingsskjemaet i fig. 10. Etter hvert som den horisontale teller utfører telling fra 0 til 511, vil de tilsvarende 512 bit-grupper av data bli lest ut i rekkefølge fra bufferen, idet 0-verdiene leses inn i de tilsvarende lagringssteder ved å holde alle inngående datainnganger til bufferen på 0-nivå mens skrivemodus igangsettes, således av bufferen tømmes. Denne tømningsprosess er nødvendig, da bufferen må renses for gamle data (tidligere horisontallinjer) før nye data (innkommende horisontallinjer) kan tas inn.

Data låses inn i en av datautgangslåsene 94, 95, 8 bit

av gangen. En 4 bit A-multiplekser 98 i forholdet 2-1 kobler om mellom de minst og mest signifikante 4 bit i billedelementtakten for å danne en 4 bit bred datastrøm 99. 4 bit-utgangen fra A-multiplekseren utgjør halv-delen av inngangssignalet til en 4 bit B-multiplekser 202 i forholdet 2 - 1 i styreseksjonen 16, slik det vil fremgå av fig. 11 og 12. Bakgrunnsinformasjon kan utgjøre

den annen halvdel av inngangssignalet, slik det vil bli nærmere beskrevet. Forgrunnsinformasjonen avgjør om bakgrunnen eller forgrunnen velges. Hvis f.eks. forgrunnsdata har bare 0 i de tre minst signifikante bit, slik det vil fremgårav

fig. 12, vil bakgrunnen bli avbildet, mens ellers forgrunnen vil bli fremvist.

Data fra B-multiplekseren 202 angir en addresse i en farge-RAM 204, slik som vist i fig. 11 og 12. Denne farge-RAM

er en rask bipolar RAM som omfatter 16 12 bits ord. Hvert sådant 12 bits ord kan forandres av programmereren og tilsvarer en bestemt farge, således at det foreligger muligheter for 4096 farger, hvorav 16 kan fremvises samtidig ved et hvert tidspunkt. Etter hvert som data forandres i forgrunns/bakgrunns-kombinasjonen, vil forskjellige lagringssteder bli addressert i farge-RAM og tilsvarende data avgitt til den monitordrivende krets 206. B-multiplekseren 202 står i forbindelse med farge-RAM 204 over en C-multiplekser 208. C-multiplekseren er en kvadruppel 2 -1 multiplekser som tillater mikroprosessoren å addressere farge-RAM direkte. Data fra farge-RAM omformes til spenningsnivåer av et motstandsnettverk og et strømspeil som omfatter den monitordrivende krets og har grenseplan mot fargekanoene 1 en fargemonitor. B-multiplekseren 202 står i forbindelse med farge-RAM 204 gjennom en C-multiplekser 208 med forhold 2 s- 1.

Bakgrunnsgeneratorens utførelse og arbeidsfunksjon vil forstås under henvisning til fig. 13 og 14. Bakgrunnsavbildningen omfatter en datatabell på 3 2 x 3 2 datablokker. Hver blokk er 16 billedelementer bred og 8 linjer høy. Bakgrunnsavbildningen kan imidlertid være innrettet for

å styre billedelementene i par, for derved å nedsette oppløsningen i bakgrunnen sammenlignet med forgrunnen. Avbildningsinformasjonen for hvert billedelementpar omfatter da to databit. En bakgrunns-RAM 302 på IK x?8

kan anvendes for å lagre et sett av databitgrupper som tjener som anvisere til datatabellen på 32 x 32.

Hver 8 bits databitgruppe i RAM 302 peker mot en innledende addresse i bakgrunns-ROM 304 på 4K x 8. Den spesielle bakgrunns-ROM inneholder da 256 forskjellige bilder som kan velges for fremvisning i hver blokk av datatabellen .

Bakgrunns-RAM 30 2 addresseres av en 2 - 1 bakgrunnsmulti-plekser 306. Bakgrunnsmultiplekseren, som styres fra mikroprosessoren, velger enten mikroprosessorens addressebuss 308 eller en 10 bits tidsstyringsbuss 210 fra tids-styres.eksjonen. De mest signifikante bit på tidsstyre-bussen er den fjerde til syvende mest signifikante bit i den vertikale telling, nemlig V3=V7. De gjenværende bitverdier er de 5 mest signifikante horisontale tellerbit, nemlig H4-H8, slik som vist i fig. 13. De horisontale og vertikale tellerbit av lavere orden anvendes ikke for addressering av bakgrunns-RAM, hvorved det sikres at addresselederne til RAM forandres bare 3 2 ganger i løpet av en horisontallinje og 3 2 ganger for en vertikalavsøk-ning. Dette vil si at addresselederne bare forandres for hvert 17. horisontal telleverdi samt for hver 9. vertikal telling. Når som helst de horisontale og vertikale telleverdier ligger innenfor grensene for en blokk, vil således de samme 8 databit opptre på utgangen fra bakgrunns-RAM 302.

Utgangssignalet fra bakgrunns-RAM 302 låses inn i en bakgrunnslås 312. De låste data utgjør de øvre addressledere til bakgrunns-ROM 304. Låsingen klokkes av NOG-porten 313 ved den tredje horisontale telleverdi etter at RAM-addressen er forandret for tilpasning til aksesstiden for RAM.

De tre minst signifikante vertikale tellerbit og den fjerde minst signifikante horisontale tellerbit i avtagende orden utgjør addresseledninger av lav orden til bakgrunns-ROM 304,jslik det også er vist i fig. 14. De øvre addresse-ledere forblir derved fastlagt, mens ledere av lav orden teller ut bitgrupper i bakgrunns-ROM for hver 9. horison-

tale telling under avsøkningen av en enkelt linje. De 8 databit som utgjør en datagruppe fra bakgrunns-ROM låses så inn i

en utgående bakgrunnslås 314. Disse 8 bit omfatter data som representerer 4 par billedelementer. En multiplekser 316 med forholdet 4-1 omvandler de 8 bit til en 2 bit bred datastrøm 318. Denne multipleks-prosess styres av den annen og tredje minst signifikante horisontale teller-

bit, således at det derved dannes en bakgrunnsoppløsning som er halvparten av forgrunnsoppløsningen.

Den 2 bit brede strøm 318 fra multiplekseren med forhold-

et 4 - 1 danner'inngangssignal til de avvekslende minst signifikante inngangsbit for B-multiplekseren 202 med forholdet 2-1, slik som angitt i fig. 11 og 12. Ut-

gangen fra B-multiplekseren addresserer farge-RAM gjen-

nom C-multiplekseren 206 med forholdet 2-1, slik som allerede beskrevet. Det annet sett av innganger til C-multiplekseren kan være koblet til mikroprosessoren,

og gir derved mulighet for direkte mikroprosessorstyring av fargeutgangen ved visse tidspunkter.

Bakgrunns-RAM oppdateres delvis ved visse tidspunkter

under vertikal blanking. Denne oppdatering dikteres av spillets gang. Under normalt spill behøver bare noen få bakgrunnsblokker å forandres,og selv en meget langsom mikroprosessor vil ha tid til å utføre disse forandringer under vertikal blanking.

Data for bakgrunns-RAM tas ut fra mikroprosessorens data-

buss av en dobbeltbrettet buffer 220, slik som tidligere beskrevet under henvisning til forgrunnsdata.

En trinnstyrende RAM 404 eir en kommunikasjonsseksjon

26 kan utnyttes for forbindelse med den styrende CPU

(som kan være på mikroprosessorbasis) slik som vist i fig. 3. Fig. 5 er et koblingsskjema for en spesiell utførelse av denne kommunikasjonsseksjon. Data over-

føres fra den trinnstyrende RAM til gjenstands-RAM 50

under annen hver vertikal blankingstid med mellomrom på omtrent 1/30 sekund. Den totale overføring tar 8 horisontale linjetider, nemlig omtrent 508 mikrosekun-

der i den spesielle utførelse som her er beskrevet.

Under overføringstiden velger en trinnmultiplekser

404 som addresserer den trinnstyrende RAM, en overfør-ingsteller 405 som inngang. En gjenstandsmultiplekser 406 som addresserer gjenstands-RAM, velger samtidig overføringstelleren som inngang. Valg finner sted ved begynnelsen av de siste 8 vertikale telletrinn i den annen vertikale blankingsperiode. I den spesielle utførelse som er vist i fig. 11, har mikroprosessoren muligheter for å hindre at sådant valg finner sted.

Overføringstelleren 405 går i trinn gjennom de forskjellige lagringssteder i den trinnstyrende RAM 402,

idet data fra denne trinn-RAM frembringes som inngangssignal til gjenstands-RAM 50. Et klarsignal for skriv-

ning frembringes også av overføringstelleren fra blokk-

en 30 samt horisontaltelleren 7 2 og sendes til gjenstands-RAM for hver addresse. På grunn av at addresselederne

til hver av RAM-hukommelsene er identiske, vil data således bli overført trinn-RAM 402 til gjenstands-RAM 50.

Et avbrytelsessignal som sendes til mikroprosessoren av overføringstelleren 405 ved begynnelsen av overføringen, anvendes for å hindre mikroprosessoren fra å overføre data under de neste 508 mikrosekunder, nemlig under den tid trinn-RAM 40 2 overfører sine data.

Dataoverføringen finner sted mellom de vertikale telle verdier 496 og 503. Ved den vertikale telleverdi 504 kobler trinn-multiplekseren 404 om og tillater mikroprosessorens addressebuss å addressere trinn-RAM. Gjenstandsmultiplekseren 406 tillater samtidig gjenstandsaddressetelleren 52 å addressere gjenstands-

RAM for utlesningsformål. Trinn-RAM er derved tilgjengelig for oppfrisking fra mikroprosessoren, bortsett fra under vertikale telletrinn 496 - 503. Mikroprosessor-data danner inngangssignal til trinn-RAM gjennom en dobbeltrettet buffer 410, som kan kommunisere med en mikroprosessor-databuss 412. Over føringstelleren 405 arbeider på kombinasjoner av utgangssignaler fra den horisontale og vertikale teller. I den spesielle foreliggende utførelse er den en 9 bits teller. De 5 minst signifikante bit er de 5 mest signifikante horisontale tellerbit, slik som angitt i fig. 15.

De 3. mest signifikante bit er de 3 minst signifikante vertikale tellerbit. Telleren teller herunder fra 0

til 10 23 under den tid som er påkrevet på å tegne opp 4 horisontale linjer. I den foreliggende spesielle utførelse anvendes således bare halvparten av den tilgjengelige tid for dataoverføring.

Trinn-RAM i fig. 15 er utført for å utnytte et par kommersielt tilgjengelige RAM av type Intersil IM2114 med 1024 x 4 bit hukommelsesenheter.

Vippe-funksjonen har tilknytning til tidsstyrerseksjon-en og forgrunnsseksjonen og er i den foreliggende spesielle utførelse styrt fra mikroprosessoren. Det under-liggende prinsipp for vippe-funksjonen omfatter komplementær eller baklengstelling som en fremgangsmåte for invertering og/eller for å oppnå høyre til venstre av de avbildninger som er vist på skjermen. Den utførelse som er beskrevet her kan lett gjøres til gjenstand for komplementær telling, som korrekt utført bare vender om den horisontale og/eller vertikale avsøkningsretning

for raster-avsøkningen.

Et vippe-ordre fra mikroprosessoren inverterer hele avbildningen, idet høyre og venstre samt opp og ned byt-tes om, slik det er påkrevet for et cocktailbordspil, hvor to spillere sitter midt i mot hverandre. Vippe-ordre påvirker utgangen fra den tidsstyrende seksjon.

Fig. 16 er et mer detaljert koblingsskjema for den tidsstyrende seksjon enn det forenklede skjema som er angitt i fig. 2. Den horisontale teller 32 i fig. 1 er vist å omfatte en første horisontalteller 500 og en horisontal logisk vippe-krets 502. Den første horisontale teller 500 omfatter et antall horisontale synkrontellere 510 som mater en logisk horisontalkrets 512, slik det vil fremgå av koblingsskjemaet i fig. 16. De horisontale tellere klokkestyres av forkantene av de positive 100 mikrosekunders HCLK-pulser fra systemklokken 30. Den logiske horisontalkrets avgir et lavverdisignal på ledningen 317<+>ved det 317. telletrinn, samt et lavverdisignal på en ledning 634<+>ved det 634.

-telletrinn. Lavverdisignalet på lederen 634<+>tilbake-føres til og tilbakestiller de horisontale synkrontellere 510, og frembringer lave utgangssignaler på hver

av de 10 utgangslinjer, SH0-SH9. De horisontale synkrontellere tilbakestilles derved for hvert 635. telletrinn.

De horisontale synkrontellere 510 klokkes av 100 nanosekunders HCLK-pulser som frembringes av systemklokken 30 og multivibratoren 514 av D-type. HCLK-pulsene får tellerne til å telle på utgangsledningene SH0-SH9, som er nummerert i økende signifikant-orden.

Den vertikale teller 34 i fig. 2 er vist å omfatte en vertikal første teller 520 og en logisk krets 522, slik det er vist i fig. 15. Den første vertikale teller om fatter vertikale synkrontellere 530 samt en vertikal logisk krets 532. Den vertikale logiske krets 532 avgir en høy signalverdi (lav) på VBLK-lederen (VBLK<+>) mellom de vertikale telletrinn 239,5 og 255,5, samt mellom vertikale telletrinn 595 og 511, slik som tidligere beskrevet. Den vertikale logiske krets avgir også et lavsignal på en leder 511<+>ved telletrinnet 511.

De vertikale synkrontellere 530 klokkes av SH9-lederen fra de horisontale synkrontellere 510. SH9-lederen antar høy verdi for hvert 635. telletrinn, slik som beskrevet. Denne SH9-leder er også HBLK-leder til monitoren. De vertikale synkrontellere stilles følgelig frem ved begynnelsen av hver HBLK-periode.

De vertikale synkrontellere 530 tilbakestilles for hvert 512. telletrinn av et lavsignal på lederen 511<+>. Lav-signalet 511+ er en kort puls på grunn av at tellerne tilbakestilles hovedsakelig så snart lederen 511<+>antar lavt signalnivå. Koblingsskjemaer for horisontale og vertikale logiske FLIP-kretser 502, 522 er også vist i fig. 17. Utgangene SH0-SH5 for den første horisontale teller 500 tilføres inngangen for en multivibrator 540 av type 74S174 D, med en kort oppsetningstid og omtrent 5 nanosekunder. De utganger som tilsvarer inngangene SH0-SH2 er hvert tilsluttet en av et første antall eksklusive ELLER-porter 542. Den annen inngang til hver av de eksklusive ELLER-porter 542 er en FLIP-ledning fra mikroprosessoren.

Utgangen fra de eksklusive ELLER-porter 542 tilføres hver sin av en triade av eksklusive ELLER-porter 544, som hver • også har FLIP-lederen som inngang. Utgangene for ELLER-portene 544 som tilsvarer hver sin av inngangene SH0-SH2 er merket med<+>H0-i<t>:H2.

Multivibratoren 540 utløses av et SQ2<+->signal fra last detektorkretsen som er vist i fig. 4. SQ2^-signalet lig-ner, på grunn av forsinkelser i inverterpar 546, 548, ELLER-porter 550, 552, samt multivibratoren 554, som alle er vist i fig. 6, et HCLK-signal som er forsinket med omkring 15 nanosekunder. Signalene<+>H0-<+>H2 er således i betraktning av forsinkelser i de eksklusive ELLER-porter 542, 544 følgelig forsinket med omkring 50 nanosekunder i forhold til signalene SH0-SH2. Signalene<+>H0-<+>H2 er hovedsakelig upåvirket av tilstanden av FLIP-lederen. Hvis FLIP er lav, vil hver eksklusiv ELLER-port overføre signalene fra SH0-SH2 upåvirket. Hvis derimot FLIP er høy, vil hver eksklusiv ELLER-port av-gi det komplementære signal, og det resulterende dobbelte komplement vil etterlate signalet upåvirket.

Signalene SH3-SH5 klokkes gjennom multivibratoren 540

og tilføres så hver sin eksklusive ELLER-port i triaden 556. De eksklusive ELLER-porter avgir utgangssignåler H3-H6 som er forsinket med omkring 25 nanosekunder i forhold til hvert sitt av signalene SH3-SH5. FLIP-lederen utgjør en annen inngang til hver av portene 556 i triaden.

Signalene SH6-SH9 tilføres en multivibrator 560 av type 74174 D med en lengre forsinkelsestid enn multivibratoren 540. Multivibratoren 560 avgir sitt utgangssignal gjennom en kvartett av eksklusive ELLER-porter 560, som hver har FLIP som annen inngang. Utgangssignalene H6-H9 for de eksklusive ELLER-porter 560 er forsinket omkring 35 nanosekunder i forhold til inngangssignalene SH6-SH9 til multivibratoren 560.

Det bør være åpenbart ut i fra omtalen ovenfor at når FLIP er på høyt nivå, vil signalene H3-H9 være komplementære i forhold til SH3-SH9. Tidsforsinkelsene for hver av signalene<+>H0-<+>H2 og H3-H9 vil være sammenlign- bare. Signalene<+>H0-<+>H2 føres en triade av invertere, 564 for å frembringe de komplementære signaler H0+-H2+.

Den vertikale logiske vippe-krets 522 omfatter en oktal multivibrator 566 av D-type samt et sett på 9 eksklusive ELLER-porter 568. FLIP-lederen utgjør inngang til hver av de eksklusive ELLER-porter. Den første vertikaltel-ler 520 har utganger V0-V7 som utgjør inngang for multivibratoren 566. De 8 utgangsledninger fra multivibratoren 566 er tilført hver sin av de eksklusive ELLER-porter 568. V8-utgangen fra telleren 520 er ført direkte til den gjenværende av de eksklusive ELLER-porter 568. Et sett av utgangssignaler DV0-DV8 frembringes derved henholdsvis av mutliyibratoren 566 og de eksklusive ELLER-porter 568, slik som vist for seg i fig. 16.

Multivibratoren 566 klokkes av START-lederen fra gjenstandsaddressetelleren 52. Det vil erLhdr.esr; at START-lederen antar lavt nivå like før begynnelsen av hver horisontallinje. Den antar imidlertid høy signalnivå ved det første telletrinn fra tellestyrekretsen, som vil være på telletrinnet for enten det første eller fjerdéo horisontale billedelementer, avhengig av om en gjenstand skal lastes inn. Når START antar høyt signalnivå vil den løpende vertikale telling V0-V7, bli klokkes inn i multivibratoren 566 og gjennom 8 av de eksklusive ELLER-porter 568, for å frembringe utgangssignalene DV0-DV7. Det like eller odde rammetellerbit V8 tilføres direkte til den 9. av de eksklusive ELLER-porter 568.

DVO-inngangen utgjør også inngang for en inverter 570 for å frembringe et komplementært utgangssignal DV0<+>.

Det bør atter være klart at når FLIP ligger på høyt nivå, vil signalene DV0-DV8 samt DV0<+>være komplementære .

Den logiske beskrivelse som hittil er gitt av arbeids-funksjonen for forliggende utførelse er ikke på noen måte avhengig av "retningen" av tellingen i den horisontale og vertikale teller 32, 34 bortsett fra utgangene<+>H0-<+>H2 for den horisontale teller som styrer tidslogikken. Da data som leses ut fra ROM 68 og ROM 304 i grupper på 8 billedelementer, er på den annen side det logiske utstyr,bortsett fra tidsstyringen,uføl-som for "retningen" av tellingen ved horisontale teller-utganger<+>H0-<+>H2.

Aktiveringen av FLIP fra mikroprosessoren bringer således de signifikante horisontale og vertikale tellerbit til å anta komplementære verdier og vil derved bringe linjebuffersystemet til invertering opp/ned og høyre/ venstre ved fremvisning av sin avbildning.

Et HFEP-trekk og et VFLP-trekk i denne utførelse gir grunnlag for invertering av en enkelt gjenstand.

VFLP- og NFLP-indikatorne er henholdsvis det mest signifikante bit og det nestmest signifikante bit i den annen bit-gruppe i hver gjenstandspakke. HFLP- og VFLP-indikatorne lastes inn i billedlåsen 406 når en gjenstand skal avbildes. Når en av disse indikatorer har høy signalverdi vil det tilsvarende trekk bli aktivert, slik det vil fremgå direkte av fig. 4.

VFLPV-léderen gir iringångssignal til hver av de 4 eksklusive ELLER-porter 574. Den annen inngang til hver ELLER-port er en av de ledninger som fører de 4 minst signifikante bit fra den vertikale lås 58. Den gjenværende port av de eksklusive ELLER-porter 574 fører den like-odderammetellebit DV8. Utgangssignalene fra de eksklusive ELLER-porter 574 addresserer klemmene A2 - A6 for forgrunns-ROM, slik som allerede beskrevet.

Beskrivelsen ovenfor viser at aktivering av VFLP vil gi bilder fra forgrunns-ROM 68 vendt opp ned i forhold til den normale fremvisning.

HFLP-lederen yirker på tilsvarende måte som VFLP-lederen. Når HFLP-lederen befinner seg på høyt signalnivå bringer den par av eksklusive ELLER-porter 576 til å frembringe komplementære verdier av inngangssignalet til de to minst signifikante addressepinner på forgrunns-ROM 68. De fire ord som danner en linje i et bilde utleses derved i bakvendt rekkefølge. Den høye HFLP-verdi velger også B-innganger fra vippe-multipleksere I og II, 82, 83. B-inngangene inneholder utgangssignaler fra skiftregisterne 80 i invertert orden fra A-inngangene. Som en følge av dette vil bildeinformasjonen til slutt bli utlest baklengs, tilsvarende",høyre/venstre-invertering eller refleksjon av et enkelt bilde.

Det vil naturligvis forstås at modifikasjoner av foreliggende oppfinnelsesgjenstand med hensyn til dens forskjellige særtrekk vil være innlysende for fagfolk på området, idet visse sådanne modifikasjoner vil fremgå bare etter nærmere studium mens andre vil dreie seg om rutineutførelser. Anvendelse av mer enn to buffere kan f.eks. antydes som en mulig alternativ utførelse av oppfinnelsesgjenstanden. Klokker med kortere eller lengre perioder enn 50 nanosekunder kan også anvendes innenfor oppfinnelsens ramme. Videre vil anvendelse av de spesielle kretskomponenter som er angitt ovenfor ikke være nødvendige trekk ved foreliggende oppfinnelsesgjenstand. Som sådan vil oppfinnelsens omfang ikke være begrenset av den spesielle utførelse og de konstruktive særtrekk som er beskrevet ovenfor, men bare være fastlagt ved de etterfølgende patentkrav og tilsvarende utførelser.

Claims (10)

1. Linjebufferanordning for fremvisning av et antall forgrunnsgjenstander samt en bakgrunn på en moni-torskjerm med raster-avsøkning for anvendelse i et videospill ved anvisning av en sekvens av videobilder som hvert er sammensatt av parallelle horisontale linjer, idet hver linje er digitaloppdelt i innbyrdes tilstøt-ende billedelementer, karakterisert ved ;:.at anordningen omfatter forgrunnshukommelsesutstyr for lagring av gjenstands-informasjon i form av blokker av digitale data som for-grunnsinformasjon i en forgrunnshukommelse, idet hver sådan blokk tilsvarer et rektangulært område av monitorskjermen, og som kan anvises på et sted på skjermen som kan velges og forandres under spillets gang, bakgrunnshukommelsesutstyr for lagring av bakgrunnsinformasjon i form av blokker av digitale data i en bakgrunnshukommelse, idet sådanne blokker tilsvarer valgbare og foranderlige rektangulære områder av mohitorskjermen, bufferutstyr samt overføringsorganer for å overføre tilstrekkelig for-grunnsinformasjon til å omfatte en horisontal linje på monitorskjermen fra nevnte forgrunnshukommelsesutstyr til nevnte bufferutstyr under fremvisning av et bilde som inneholder nevnte linje, men før det tidspunkt opptegning av linjen på skjermen er begynt, styreorganer som omfatter organer som er i stand til å styre intensiteten av raster-fremvisningen i samsvar med nevnte data i forgrunnshukommelsesutstyret og bakgrunnshukommelsesutstyret, samt for-utgangsutstyr for å avgi nevnte forgrunnsinfor-masjon tilsvarende nevnte linje fra bufferutstyret i form av en forgrunnsdatastrøm som overføres til nevnte styreorganer .

2. Linjebufferanordning som angitt i krav 1, karakterisert ved at nevnte overfør-ingsorganer omfatter gjenstandsorganer for lagring av gjenstands-pakkeinformasjon som gjelder gjenstander i nevnte forgrunnshukommelsesutstyr, skiftregisterutstyr for overføring av fjorgrunnsdata tilsvarende nevnte gjenstånds-pakkéinformasjon fra forgrunnshukommelsesutstyret til bufferutstyret, bakgrunnsorganer for lagring av bakgrunns-pakkeinformasjon som gjelder blokker i nevnte bakgrunnshukommelsesutstyr, bakgrunns-utgangsutstyr for omforming av bakgrunns-pakkeinformasjonen til en bakgrunnsdatastrøm, som omfatter binære data for nevnte linje ved utlesning av nevnte bakgrunns-pakkeinformasjon fra bakgrunnshukommelsesutstyret under fremvisning av nevnte linje.

3. Linjebufferanordning som angitt i krav 1 eller 2, karakterisert ved at nevnte forgrunns-og bakgrunnshukommelsesutstyr er leselagre (ROM).

4. Linjebufferanordning som angitt i krav 3, karakterisert ved at forgrunns-lese-lagret har en kapasitet som hovedsakelig tilsvarer 4096 x 32 bit.

5. Linjebufferanordning som angitt i krav 3, karakterisert ved at bakgrunns-lese-lagret har en kapasitet som hovedsakelig er lik 1024 x 8 bit.

6. Linjebufferanordning som angitt i krav 1 eller 2, karakterisert ved at bufferutstyret omfatter et par direktelagre (RAM), som vekselvis oppfriskes av nevnte overføringsorganer.

7. Linjebufferanordning som angitt i krav 1 eller 2, k a r a k t e r.'.i s e r t ved at nevnte styreorganer omfatter utstyr for farge-RAM som addresseres av data i minst en av nevnte datastrømmer for å gi et utgangssignal som representerer fargeomformingsmidler for omforming av digitale utgangsdata fra nevnte farge-RAM til analoge signaler, samt midler for styring av farge og intensitet av billedelementer i raster avbildningen som i aksjon på nevnte utgangsdata.

8. Linjebufferanordning som angitt i krav 1 eller 2, karakterisert ved at billedvippeorga-ner for invertering av et bilde i sin helhet med hensyn på to akser som forløper henholdsvis parallelt med og vinkelrett på nevnte horisontale linjer.

9. Linjebufferanordning som angitt i krav 1 og 2, karakterisert ved at ;gjenstands-vippe-organer for invertering av minst en gjenstandsavbildning med hensyn på en akse.

10. Linjebufferanordning som angitt i krav 2, karakterisert ved at nevnte forgrunns-utgangsutstyr omfatter multipleksere og tidssignaler for utlesning av nevnte forgrunnsdatastrøm fra bufferutstyret samt for å kombinere nevnte forgrunns- og bakgrunnsdata-strøm til en enkelt datastrøm, samt utstyr for å overføre denne datastrøm til nevnte styreorganer.