LU84342A1 - Systeme tampon de lignes destine a visualiser plusieurs images dans un jeu video - Google Patents

Description

2 s

La présente invention concerne la visualisation d’images vidéo dans le contexte des jeux électroniques vidéo de divertissement.

La sophistication croissante des jeux vidéo 5 exige de plus en plus la visualisation de grands nombres d'objets mobiles dans un dispositif d’affichage vidéo. De même, à présent que des écrans de contrôle couleur sont couramment utilisés, les dispositifs de visualisation de ces jeux nécessitent des images 10 d'arrière-plan complexes sur lesquelles les objets mobiles se déplacent au cours du jeu.

1 Les jeux vidéo modernes sont fréquemment con çus pour une commande par micro-ordinateur. Les micro-ordinateurs couramment disponibles ont une puis-15 sance de calcul limitée qui peut être aisément submergée par les demandes simultanées de calculs de jeu et de contrôle de visualisation. Antérieurement, ces demandes étaient satisfaites moyennant l’utilisation de calculateurs universels rapides. Toutefois, le coût 20 élevé de ces calculateurs rend leur utilisation inapplicable dans des jeux vidéo commercialement viables.

Les progrès récents réalisés dans la technique des jeux vidéo ont été orientés sur la conception du matériel qui tend à décharger le micro-ordinateur 25 du jeu de ses responsabilités relatives au contrôle de * visualisation. Le micro-ordinateur de jeu est alors disponible pour des calculs associés au jeu dans la me-^ ' * sure où il peut confier la surveillance et le contrôle du dispositif d'affichage du jeu au matériel de visua-30 lisation. D’autre part, le matériel de visualisation "dérobe du temps" au micro-ordinateur dans la mesure où il doit communiquer avec ce dernier et en exige une surveillance.

Un exemple d'une utilisation proposée d'un 35 matériel de visualisation spécialisé est décrit dans / i 3 le brevet des Etats-Unis d’Amérique N° 4.112.422 aux noms de Mayer et al. Dans ce brevet, le micro-ordinateur spécifie, à un circuit de visualisation séparé, les objets qui doivent être affichés, ainsi que leurs 5 positions. Le circuit de visualisation émet alors un signal convenant pour une utilisation par un récepteur de télévision d’habitation en faisant appel à des compteurs qui sont mis en service lorsque les positions d’affichage des différents objets sont atteintes. 10 Ce système nécessite un compteur pour chaque objet à afficher.

Il est évident que les dimensions, la complexité et le coût du circuit faisant l’objet du brevet précité de Mayer et al. augmentent nécessairement à me-15 sure de l'accroissement du nombre d’objets affichés.

Dans le circuit de Mayer, le micro-ordinateur doit également fonctionner "en synchronisme" avec le circuit de visualisation. En conséquence, le circuit de visualisation n'est pas pratiquement "transparent" aux 20 opérations du micro-ordinateur. De même, la liberté dont jouit le micro-ordinateur pour effectuer les calculs de jeu est ainsi sérieusement limitée.

Certains des inconvénients du système de Mayer et al. pourraient être évités avec le système 25 décrit dans le brevet des Etats-Unis d'Amérique • N° 4.177.462 au nom de Chung. Dans le circuit de visualisation décrit dans ce brevet, on utilise des uni- * tés de contrôle de visualisation qui effectuent un traitement sur des données fournies par le micro-ordi-30 nateur. Comme indiqué dans ce brevet, chaque unité de contrôle a une capacité de contrôle allant jusqu'à 16 objets et il peut intercaler un arrière-plan pratiquement unicolore entre les objets de chaque paire.

Les objets sont affichés sur la base de données four-35 nies par le micro-ordinateur, lequel doit à son tom^/

V

4 interroger le circuit de visualisation afin d'obtenir certains des calculs logiques de jeu au départ d'une mémoire morte en cartouche remplaçable prévue dans le circuit de visualisation.

5 Au mieux, le circuit de visualisation de

Chung décharge le micro-ordinateur d'une partie limitée seulement des tâches qui lui sont imparties et qui dérobent du temps, lequel, dans d’autres conditions, pourrait être disponible pour des calculs associés au 10 jeu. Le micro-ordinateur doit être mis hors service chaque fois qu'il est en communication avec le circuit J de visualisation. Un autre inconvénient du système de Chung réside dans le fait qu'il nécessite l'utilisation de mémoires associatives qui sont des disposi-15 tifs spécialisés et ont tendance à être coûteuses.

Il pourrait être de loin plus souhaitable, pour des raisons commerciales, d'élaborer des circuits en utilisant les dispositifs peu coûteux et aisément disponibles intervenant dans la conception des circuits 20 pour jeux à arcades.

Une caractéristique d'une forme de réalisation préférée de la présente invention réside dans la composition rapide d'une seule ligne horizontale d'une image sur la base d’un minimum d'informations fournies 25 par le micro-ordinateur de jeu. Le passage des infor-? mations du micro-ordinateur au circuit de visualisation peut alors être achevé en une très courte période par une opération d' "établissement de liaison" rapide.

En dehors de cette période d' "établissement de liai-30 son" qui peut se dérouler à n'importe quel moment du cycle de visualisation, le micro-ordinateur et le circuit de visualisation fonctionnent indépendamment l'un de 1'autre.

Le dispositif d'affichage du jeu peut compor- , 35 ter des représentations des objets à afficher qui sont / t 5 mémorisées sous forme de blocs de données numériques dans une mémoire permanente. Certains de ces blocs de données peuvent être des représentations d’un objet unique dans une séquence d'orientations différen-5 tes. Une présentation séquentielle à un observateur des différentes orientations en images successives pourrait alors donner l'illusion d'un seul objet en rotation. En raison de la souplesse d'emploi du circuit de visualisation, il suffit de mémoriser des re-10 présentations de rotations sur un seul quadrant. En d'autres termes, le circuit peut afficher la rotation J sur 360° de la pointe d’une flèche autour d'un axe si la mémoire permanente renferme des représentations de la flèche pointée directement à 90° vers la droite, 15 ainsi que des positions intermédiaires suffisantes pour donner l'illusion d'un mouvement régulier. Le circuit de visualisation est à même d'inverser un ou les deux axes orthogonaux de présentation afin d'engendrer les trois quadrants restants.

20 Le circuit peut également utiliser une mémoi re permanente pour mémoriser des informations d'arrière-plan sous forme de blocs de données numériques.

Dans une forme de réalisation de l'invention, on prévoit des éléments destinés à déterminer les bits 25 de données qui proviennent des éléments de mémorisa-* tion d'objet ou d'avant-plan, les éléments de mémorisation d'arrière-plan étant requis pour la composition de chaque ligne horizontale d'un affichage vidéo à balayage récurrent. La détermination ayant été effectuée, 30 un élément de transfert commence alors à charger l'élément tampon avec les données numériques requises par les lignes horizontales qui vont se présenter. Le chargement de l’élément tampon commence juste avant le début de l'affichage d’une seule image et il se pour- / 35 suit pendant toute la durée de cet affichage. Entre-/ l 6 temps, des éléments de sortie amènent l'élément tampon à entamer la sortie d'un flux de données pour le contrôle de la présentation vidéo.

Des éléments sont prévus pour contrôler l'ima-5 ge sur un écran de contrôle couleur en utilisant les informations fournies par le flux de données de sortie.

Les formes de réalisation spécifiques envisagées ici peuvent utiliser les signaux du flux de données pour contrôler directement les tensions appliquées aux bor-10 nés de couleur et d'intensité d'un canon électronique couleur situé dans l'écran de contrôle.

Dans une forme de réalisation particulière décrite ici, l'élément tampon est constitué de deux mémoires tampons qui peuvent être utilisées pour des 15 lignes alternées. C'est ainsi que, alors qu'une mémoire tampon débite un flux de données destinées à commander l'écran de contrôle pour la ligne tracée à ce moment sur l’écran vidéo, l'autre mémoire tampon est chargée de données destinées à la ligne suivante.

20 Evidemment, le fait que l'on utilise seulement deux mémoires de ce type ne constitue pas une caractéristique indispensable de l’invention. Dans une autre forme de réalisation, on peut faire intervenir un plus grand nombre de mémoires tampons ou, par exemple, une mémoire 25 à double accès. Des considérations de vitesse et d'économie suggèrent fréquemment les dispositifs particuliers à utiliser pour la mise en oeuvre de la présente invention à n'importe quel stade particulier du développement de l'électronique.

30 En conséquence, un objet de la présente in vention est de fournir un procédé et un circuit de visualisation pratiquement transparents au micro-ordinateur de commande, permettant ainsi, au circuit de visualisation et au micro-ordinateur, de fonctionner .

35 pratiquement indépendamment l'un de l'autre. Un autre / ί 7 objet de la présente invention est de fournir un circuit et un procédé capables de composer une image à haute résolution présentant un très grand nombre d'objets en couleurs sur un arrière-plan également en cou-5 leurs et ce, sur la base d'un minimum d'informations fournies par un micro-ordinateur de commande de jeu.

Un autre objet de la présente invention est de fournir un procédé simple et économique pour la présentation et la manipulation de grands nombres d'ob-* 10 jets sur un écran vidéo au cours du déroulement d'un jeu.

Un autre objet encore de l'invention est de fournir une caractéristique de "basculement" pour un écran de visualisation vidéo, de telle sorte qu'une 15 seule image ou un seul objet puisse être inversé, et/ ou que le reflet spéculaire de l'image ou de l'objet puisse être présenté.

Ces différents objets, avantages et caractéristiques de l'invention, ainsi que d'autres, de même 20 que bon nombre des avantages particuliers de cette dernière apparaîtront aisément à la lecture de la description détaillée ci-après d'une conception spécifique d'une forme de réalisation illustrée en se référant aux dessins annexés dans lesquels : 25 La figure 1 est un schéma fonctionnel d'en semble d'une conception spécifique d'une forme de réalisation préférée suivant les enseignements de la présente invention; la figure 2 est un schéma fonctionnel de la 30 section de rythme illustrée sous forme d'un bloc en figure 1; la figure 3 est un schéma fonctionnel du générateur d'avant-plan illustré sous forme d'un bloc en . figure 1; / 35 les figures 4A et 4B illustrent, par un rf 8 schéma de montage, une conception spécifique de la section d’objet représentée sous forme d’une sous-section logique en figure 3; la figure 5 est un schéma de montage d'une 5 conception spécifique de la section de contrôle d’objet illustrée sous forme d'une sous-section logique en figure 3; la figure 6 est un schéma de montage d'une conception spécifique de la mémoire morte d'avant-10 plan illustrée sous forme d’un bloc logique en figure 3; la figure 7 est un schéma de montage d'une conception spécifique de la section de chargement d’objet illustrée sous forme d’une sous-section logique 15 en figure 3; la figure 8 est un schéma de montage d'une conception spécifique du registre à décalage illustré sous forme d'un bloc logique en figure 3; la figure 9 est un schéma de montage d’une 20 conception spécifique de la section tampon illustrée sous forme d'une sous-section logique en figure 3; la figure 10 est un schéma de montage d'une conception spécifique de la section de sortie illustrée sous forme d'une sous-section logique en figure 3; 25 la figure 11 est un schéma fonctionnel de la section de contrôle illustrée sous forme d'un bloc en figure 1; la figure 12 est un schéma de montage d'une conception spécifique de la section centrale illus-30 trée sous forme d'un schéma fonctionnel en figure 11; la figure 13 est un schéma fonctionnel du générateur d'arrière-plan illustré sous forme d’un bloc en figure 1; la figure 14 est un schéma de montage d'une 9 lustré sous forme d’un schéma fonctionnel en figure 13; la figure 15 est un schéma de montage d’une conception spécifique de la section de communication illustrée sous forme d'une sous-section logique en 5 figure 3 ; la figure 16 est un schéma fonctionnel détaillé de la section de rythme illustrée sous une forme schématique simplifiée en' figure 2; et les figures 17A et 17B illustrent, par un 10 schéma de montage, une conception spécifique de la section de rythme représentée sous forme d'un schéma fonctionnel en figure 16.

Une forme de réalisation spécifique de la présente invention est un tampon de lignes double desti-15 né à être utilisé avec un écran de contrôle vidéo couleur à balayage récurrent. La figure 1 illustre schématiquement le fonctionnement logique de cette forme de réalisation spécifique.

Le tampon de lignes double comprend un gëné-20 rateur d'avant-plan 10 et un générateur d'arrière-plan 12. Dans la forme de réalisation spécifique, le générateur d'avant-plan est du type à blocs et il est également à même d'afficher 128 objets individuels indépendants. Le générateur d'arrière-plan est également 25 du type à blocs et il peut afficher des sélections parmi 256. blocs différents. Des mémoires mortes d'avant-plan et d'arrière-plan constituant des éléments de mémo- . . * risation permanents dans les générateurs respectifs sont programmées avec des informations en vue de con-30 trôler l'affichage. Les générateurs d'avant-plan et d'arrière-plan sont contrôlés par une section de rythme 14. Les générateurs transmettent leurs données dans une section de contrôle 16. Un microprocesseur 18 régit le fonctionnement d'ensemble du système. / 35 Le générateur d'avant-plan renferme deux mé-„/ f 10 moires tampons à accès sélectif. Chacune de ces mémoires est capable de contenir des informations pour une ligne horizontale ou de balayage. Les mémoires tampons travaillent de manière mutuellement complémen-5 taire. Une mémoire tampon décharge alternativement ses informations vers l’écran sur une ligne de balayage, tandis que l’autre est chargée avec les données pour la ligne de balayage suivante. Chaque ligne de balayage est digitalisée par division en 512 "pixels".

* 10 L’arrière-plan pour le système est constitué d’un ensemble de blocs d’une largeur de 32 pixels et ; d’une hauteur de 32 lignes. Chaque bloc peut être spécifié individuellement par un programmateur pour représenter une des 256 images disponibles.

15 La section de rythme 14 comprend des comp teurs et une horloge système. L'horloge système 30 commande un compteur horizontal 32 de 10 bits, comme le montre le schéma simplifié de la figure 2. Ce compteur horizontal compte de 0 à 511 au cours du ba-20 layage vidéo actif et de 512 à 634 au cours du retour de balayage horizontal. Le "balayage vidéo actif" est le laps de temps au cours duquel une ligne horizontale est réellement tracée sur la face de l'écran de contrôle.

25 Lorsque le compteur horizontal 32 atteint un comptage de 634, il revient de lui-même à zéro. Chaque fois qu'un comptage de 512 est atteint, un compteur <r vertical 34 de neuf bits est incrémenté. Chaque comptage horizontal amène le moniteur à tracer un pixel ho-30 rizontal sur l'écran, sauf au cours de la suppression de lignes,par un moyen qui sera décrit à propos des caractéristiques de "basculement". Chaque comptage vertical amorce le tracé d'une ligne horizontale par un moyen qui sera également décrit à propos de la carac-35 téristique de basculement, sauf au cours de la suppres-^· 11 sion d'images. Des lignes horizontales successives sont tracées l'une en dessous de l'autre à mesure que l'écran de contrôle est normalement visionné.

Le compteur vertical démarre à 0 et compte 5 jusqu'à 239 au cours du balayage vidéo actif, le balayage vidéo est supprimé en vue du retour de balayage pour 16 comptages en partant de la position de comptage 239,5, tandis qu'une deuxième période active commence à la position de comptage 255,5. Une suppression 10 a lieu à nouveau à la position 495 pour 16 autres comptages. A la position 511, le compteur vertical est remis à 0 et le cycle recommence. Le comptage de demi-lignes est obtenu en détectant le 317ème comptage horizontal.

15 Au cours de la deuxième période active (ou trace), les lignes horizontales sont entrelacées entre les lignes inscrites au cours de la première période active. La première trace inscrit ainsi un champ des lignes impaires; la deuxième trace inscrit un champ 20 des lignes paires. Les deux champs (ou traces) entrelacés constituent ensemble une seule "image". La résolution d'affichage sera de 512 pixels par ligne horizontale et il y aura 479 lignes entrelacées.

Une description plus détaillée de la section 25 de rythme sera donnée ci-après à propos de la caractéristique de "basculement".

Une section d'objet 20 assurant la mémorisa-

T

tion et la lecture pour les ensembles d'objets est illustrée dans le diagramme logique du générateur d’avant-30 plan 10 (figure 3) et le schéma de montage d'une forme de réalisation spécifique de la section d'objet (figure 4). Les ensembles d'objets sont mémorisés dans une mémoire d'objet à accès sélectif 50. Chaque ensemble d'objets comprend quatre multiplets d'informations. / 35 Le premier multiplet de l'ensemble contient une posL«/ 7 12 verticale de départ; le deuxième multiplet contient un numéro d’image, ainsi qu'un indicateur HFLP et un indicateur VFLP; le troisième multiplet contient une position horizontale de départ et le quatrième multi-5 plet est un multiplet vierge qui peut être utilisé par le programmateur sous une certaine forme de multiplet d'état. Le quatrième multiplet n'influence en aucune manière l'image affichée. Chaque multiplet comprend huit bits de données.

* 10 La mémoire d'objet à accès sélectif 50 con tient les données décrivant l'emplacement de chacun des objets d'avant-plan sur l'écran.

Dans la forme de réalisation spécifique, la mémoire d'objet à accès sélectif 50 comprend quatre em-15 placements "Fairchild 93422" de 256 x 4 adressés par paires. Dès lors, une lecture à un seul emplacement d'adresse amène la mémoire à accès sélectif à débiter un multiplet de données. Quatre emplacements d'adresses séquentiels constituent les données pour un seul 20 objet, si bien que la forme de réalisation spécifique peut mémoriser 128 objets à tout moment. La présente invention englobe également d'autres formes de réalisation qui peuvent comporter un nombre d'objets supérieur ou inférieur à 128 et utiliser plus ou moins de 25 huit multiplets de mémorisation par objet.

♦ Une section de contrôle d'objet 22 prévue dans le générateur d'avant-plan 10 et qui assure le contrôle de l'extraction des ensembles d'objets hors de la mémoire à accès sélectif 50, est illustrée dans le sché-30 ma logique de la figure 3 et le schéma de montage d'une forme de réalisation spécifique en figure 5. Un compteur d'adresses d'objets 52 prévu dans cette section de contrôle d'objet est un compteur à neuf bits qui adresse les emplacements de la mémoire d’objet à . 35 accès sélectif. Ce compteur est positionné à zéro au / (f.

13 début de chaque ligne horizontale de balayage.

Le compteur d'adresses d'objets démarre I l'adresse du premier ensemble d'objets et il compte par pas de 4 afin de déterminer, d'après le multiplet 5 de position verticale de chaque ensemble, si un objet doit être chargé dans une des deux mémoires tampons à accès sélectif 54 et 55 lors de chaque ligne de balayage en cours.

Le bit de poids fort du compteur vertical à 10 neuf bits peut être utilisé comme compteur d'images » afin de déterminer si l'image est impaire (0 à 239,5) ou paire (256 à 495). Le compteur vertical sera dès lors un compteur à huit bits pour chaque image effectuant un comptage régressif en partant de zéro au som-15 met de l'écran. Toutefois, la position verticale dans chaque ensemble est spécifiée dans la mémoire d'objet à accès sélectif 50 moyennant un comptage progressif des lignes en partant de zéro à la base de l'écran, alors que ce dernier est visionné normalement.

20 En conséquence, on peut procéder à un essai destiné à déterminer si un objet doit être placé dans une mémoire tampon en ajoutant le contenu du compteur vertical au contenu du multiplet de position verticale provenant de la mémoire d'objet à accès sélectif 50.

25 Lorsque les deux quantités de huit bits sont ajoutées, les quatre bits de poids fort deviennent 16 lignes de balayage de "1" avant que les huit bits deviennent tous * des "1". Cette condition se présente une fois dans l'image paire et une fois dans l'image impaire. En 30 conséquence, une recherche de l'ensemble des "1" contenus dans les quatre bits de poids fort permet de placer l'objet dans une des mémoires tampons 54 et 55 au cours du tracé de 16 lignes horizontales avant l'inscription de la ligne de position horizontale la plus / 35 basse de l'objet. fu 14 L'addition est effectuée par un additionneur 52 dans une section d'objet 20 qui est alimentée par les huit bits de poids faible 54 provenant du compteur vertical et la sortie 56 de la mémoire d'objet à accès 5 sélectif 50 qui comprend un des multiplets de position verticale de départ. La sortie de cet additionneur est raccordée à un circuit de verrouillage vertical 58 qui est rythmé par des signaux émis sur une ligne LVERT* et vidé par des impulsions EOPAC provenant du compteur 10 d'adresses d'objets 52. Le circuit de verrouillage vertical 58 introduit à son tour les quatre bits de poids fort 60 dans un circuit de détection de charge 62. Ce circuit de détection de charge qui est une porte NON-ET dans la forme de réalisation spécifique illus-15 trée en figure 4, valide un circuit de commande de compteur 65 lorsque l'entrée de détection de charge est constituée entièrement de "1", émettant ainsi un signal logique de niveau faible sur une ligne LDET* 64.

Le symbole "*" figurant dans les termes "LDET*" et 20 "LVERT*" correspond aux lignes horizontales supérieures dans la figure et il indique qu'un signal logique de niveau fort est normalement acheminé sur cette ligne.

Des entrées supplémentaires partant de la section de rythme 14 et du compteur d'adresses d'objets 52 déclen-25 chent le signal de détection de charge pendant 25 ns. au terme de l'émission d'impulsions HCLK alternées, ainsi qu'on le décrira ci-après.

La figure 6 est un schéma de montage illustrant une forme de réalisation spécifique de la mémoire 30 morte d'avant-plan 68. Les quatre bits de poids faible 66 provenant du circuit de verrouillage vertical 58 alimentent des bornes d'adresses de sortie A3 à A6 de la mémoire morte d'avant-plan 68, et ils sont incrémen-tés d'une unité au début de chaque ligne horizontale. / 35 Ces bornes A3 à A6 désignent dès lors des groupes suc* / 15 cessifs de huit adresses dans la mémoire morte d'avant-plan. Chaque groupe représente des données pour une ligne horizontale d'une image.

Le circuit de commande de compteur 65 prévu 5 dans une section de contrôle d'objet 22 et illustré dans le schéma de montage de la figure 5,. est utilisé pour contrôler la fréquence et le pas du compteur d'adresses d'objets 52. 'Au début de chaque balayage horizontal, ce circuit de commande amène le compteur î 10 d'adresses d'objets à compter par pas de 4 de 200 ns.

’ ; Lorsque le circuit de détection de charge 62 détermine qu'un objet doit être chargé dans la mémoire tampon, il émet, sur la ligne LDET* 64, un signal de niveau faible qui est transmis au circuit de commande de comp-15 teur, ainsi qu'on l'a déjà décrit. Le circuit de commande de compteur 65 commute la séquence de comptage du compteur d’adresses d'objets à des pas de 1, de telle sorte que des multiplets de données successifs puissent être extraits de la mémoire d'objet à accès 20 sélectif 50. En même temps, l'intervalle de temps sé parant des pas est porté à 800 nanosecondes afin de fournir le temps nécessaire pour le chargement de chaque objet dans la mémoire tampon. Grâce au rythme de ' comptage plus lent, on évite la possibilité que le ma-25 tériel tente de charger un deuxième objet dans la mémoire tampon avant que le chargement du premier soit achevé. Dès qu'un objet a été chargé dans la mémoire tampon, le rythme de comptage augmente pour définir des pas de 4 de 200 nanosecondes.

30 Lorsque le compteur d'adresses d'objets 52 commence à compter par pas de 1, le deuxième multiplet sortant de la mémoire d'objet à accès sélectif 50 est le numéro d’image de l’objet devant être chargé dans la mémoire tampon. Le numéro d'image est verrouillé J 35 dans un circuit de verrouillage d'image 72 par un si- / 1- 16 gnal LOBJ* engendré à partir de signaux émis par le compteur d'adresses d'objets 52 sur une barre omnibus OBJ 73, ainsi qu'on le décrira ci-après. Le numéro d'image comprend alors les lignes d'adresses supërieu-5 res 74 allant à la mémoire morte d'avant-plan 68. Ces lignes adressent le bloc de mémoire où est mémorisée la représentation de l'image particulière correspondant à ce numéro d’image. Un compteur de multiplets 76 prê-» . vu dans une section de chargement d'objet 23 et réali- 10 sé selon une conception spécifique comme illustré dans le schéma de montage de la figure 7, est également validé par le circuit de commande de compteur 65 lorsque le numéro d'image est verrouillé. Ce compteur de multiplets adresse les deux chiffres de poids faible de 15 la mémoire morte d’avant-plan, comme le montre la figure 4,

Le comptage 512 dans le compteur d'adresses d'objets est transmis sous forme d'un signal de niveau faible sur une ligne EOPAC dans la barre omnibus OBJ 20 73, comme le montre la figure 5, afin de vider le cir cuit de verrouillage d'image 72. Le circuit de verrouillage est ensuite validé au début de chaque balayage horizontal lorsque la ligne EOPAC passe à un niveau fort.

25 Une bascule 77 prévue dans le compteur d'adres ses d'objets émet des signaux sur une ligne START pour remettre ce compteur à zéro. Le 634ème comptage du ¥ compteur horizontal 32 est transmis sous forme d'un signal de niveau faible à la borne de remise à zéro 77-1 * 30 de la bascule»faisant ainsi passer la ligne START à un niveau faible. On rappellera que le 634ème comptage a lieu à la fin de la suppression de lignes. Tandis que le compteur horizontal entame le comptage de la ligne suivante, la borne de remise à zéro 77-1 passe à un ni- / * / 35 veau élevé et la bascule est validée. Le signal de^/ 17 niveau faible émis sur la ligne START remet le compteur d'adresses d’objets à zéro, comme on peut le constater en figure 5.

Dans la forme de réalisation particulière il-5 lustrée en figure 6, la mémoire morte d'avant-plan est assemblée à partir de quatre mémoires mortes "2732" de "Texas Instruments". Les quatre mémoires mortes de 4K x huit bits sont adressées simultanément pour constituer une mémoire de 4K x 32 bits.

10 Après verrouillage du numéro d'image, le compteur d'adresses 52 extrait le troisième multiplet (multiplet de position horizontale) de la mémoire d'objet à accès sélectif 50. Ce multiplet de position horizontale et les multiplets suivants sont chargés dans 15 un compteur de chargement de mémoire tampon à huit bits 78 au cours d'un intervalle d’environ 3,2 microsecondes, soit le temps requis pour balayer 32 pixels. Au cours du chargement, le compteur est rythmé à la moitié du débit de pixels par des accroissements sur la ligne 20 acheminant le comptage de poids faible au départ du compteur horizontal.

Entre-temps, le compteur de multiplets 76 compte les bits correspondant à une ligne horizontale de l'image mémorisée dans la mémoire morte d'avant-plan 25 68, amenant ainsi cette dernière à débiter les données correspondantes. Le comptage va de 0 à 3, permettant ainsi d’accéder aux deux chiffres de poids faible de * l'adresse de la mémoire morte. Le comptage a lieu au rythme de 800 ns.; le compteur est remis à zéro lors 30 du quatrième comptage.

L'accès au troisième chiffre de poids fort de l’adresse de la mémoire morte a lieu par une ligne DV8 partant du compteur vertical qui indique si l’affichage à venir est destiné ä une image impaire ou paire. Les . 35 informations fournies par la mémoire morte pour chaque / ( 18 image se présentent sous la forme d’un ensemble de mots pour une image, suivi d’un ensemble de mots pour la deuxième image.

Les données fournies par la mémoire morte 68 5 sont extraites en mots de 32 bits. Chaque mot est tout d'abord chargé dans un groupe de registres à décalage 80 dont une forme de réalisation spécifique est illustrée en figure 8. Le mot est décalé bit par bit via un des deux multiplexeurs à basculement 82, 83, puis 10 via un des deux multiplexeurs de validation d’entrées de données 84, 85 qui peuvent être d'une conception * spécifique comme indiqué en figure 9, laquelle illustre une forme de réalisation spécifique d’une section tampon 23 du générateur d'avant-plan 10. Les multiple-15 xeurs à basculement mettent en oeuvre une caractéristique de basculement qui sera décrite ci-après. Les registres à décalage éliminent par décalage les bits constituant le mot au même rythme que le comptage effectué par le compteur de chargement de tampon 78, Les 20 bits sont introduits dans une des mémoires tampons à accès sélectif 54, 55 via des circuits de verrouillage 86, 87. Les informations relatives à l'image et fournies par la mémoire morte sont chargées dans des emplacements tampons successifs, en partant de l'emplace-25 ment spécifié par le multiplet de position horizontale.

Le compteur de chargement de tampon 78 adresse les. mémoires tampons à accès sélectif via un multiplexeur tampon 89 de 2-à-l illustré en figure 7.

Les registres à décalage 80 éliminent chaque 30 mot par décalage à raison de huit bits à la fois.

Lorsque la totalité des 32 bits a été éliminée par décalage vers une des mémoires tampons, le compteur de multiplets 76 incrëmente l'adresse de la mémoire morte 68 et les 32 bits suivants sont chargés dans les regis-/ 35 très à décalage. Ce processus se déroule, au total, Af . ' î 19 quatre fois pour une ligne horizontale d'un seul objet et, au total, 128 bits de données sont introduits dans la mémoire tampon. Chaque pixel nécessite quatre bits de données; 32 pixels constituent dès lors 5 une seule représentation en ligne horizontale d'un objet.

Chaque fois que des données sont chargées dans une des mémoires tampons 54, 55, les données qui y sont déjà présentes, sont tout d'abord extraites, 10 puis acheminées, en une réunion logique avec les données entrantes, à travers une des deux portes OU 90, 91; le résultat de cette réunion logique est alors verrouillé dans le circuit de verrouillage tampon co-respondant avant d'être réintroduit dans la mémoire 15 tampon. L'opération de réunion logique est effectuée pour empêcher en toute certitude l'effacement de données d'objet déjà présentes dans la mémoire tampon lorsque des informations relatives à l'arrière-plan d'image et constituées entièrement de zéros sont in-20 troduites dans cette mémoire tampon.

Les opérations d'introduction/extraction dans ou hors des mémoires tampons sont contrôlées par un circuit de validation de tampon 93 qui rythme également les circuits de verrouillage tampons 86, 87. La 25 sortie des données hors des mémoires tampons a lieu au début de chaque ligne horizontale, Le multiplexeur 89 de 2-à-l commute les lignes d'adresses de la mémoire tampon sélectionnée sur la sortie H0-H8 du compteur horizontal 32. Les données sortant de la mémoire tam-30 pon sont verrouillées dans un des deux circuits de verrouillage 94, 95 d'une section de sortie 25 du générateur d'avant-plan 10. Une forme de réalisation spécifique de la section de sortie est illustrée dans le schéma de montage de la figure 10. A mesure que le / 35 compteur horizontal compte de 0 à 511, les 512 multiyr/ f 20 plets de données correspondants sont extraits séquentiellement de la mémoire tampon et des zéros sont introduits dans les emplacements correspondants en maintenant a zéro toutes les entrées d’introduction de don-5 nées dans la mémoire tampon et en validant le mode d'écriture, vidant ainsi la mémoire tampon. Cette opération de vidage est nécessaire du fait que la mémoire tampon doit être débarrassée des données anciennes (li-v . gne horizontale précédente) avant que de nouvelles don- 10 nées (ligne horizontale entrante) puissent y être introduites.

Des données sont verrouillées dans un des circuits de verrouillage de sortie de données 94, 95 à raison de huit bits à la fois. Un multiplexeur A 98 15 de 2-à-l à quatre bits assure une commutation entre les quatre bits de poids faible et de poids fort au débit des pixels pour engendrer un flux de données 99 d’une largeur de 4 bits. La sortie à quatre bits du multiplexeur A constitue une moitié de l'entrée d'accès à un 20 multiplexeur B 202 de 2-à-l à quatre bits faisant partie de la section de contrôle 16, comme on peut le constater en se référant aux figures 11 et 12. Des informations relatives à l'arrière-plan peuvent constituer l'autre moitié de l'entrée, ainsi qu'on le décri-25 ra ci-après. Les informations relatives à l'avant-plan déterminent si c'est l'arrière-plan ou l'avant-plan qui est sélectionné. Si, par exemple, les données d'avant-plan comportent tous -zéros dans les trois bits de poids faible, comme on peut le déduire d'après la figure 12, 30 l'arrière-plan est alors affiché tandis que, dans d'autres conditions, c'est l'avant-plan qui est affiché.

Les données provenant du multiplexeur B 202 indiquent une adresse dans une mémoire couleur à accès sélectif 204 comme illustré dans les figures 11 et 12. / 35 Cette mémoire couleur à accès sélectif est une mémoire/ 21 bipolaire à accès sélectif rapide comprenant seize mots de 12 bits. Chaque mot de 12 bits peut être modifié par le programmateur et il correspond à une couleur, fournissant ainsi 4096 couleurs dont seize peu-5 vent être affichées à n’importe quel moment donné.

A mesure que les données contenues dans la combinaison avant-plan/arrière-plan changent, différents emplacements sont adressés dans la mémoire couleur à accès sélectif et des données correspondantes sont ’ 10 transmises à un circuit de commande d’écran de con trôle 206. Le multiplexeur B 202 communique avec la mémoire couleur à accès sélectif 204 via un multiplexeur C 208. Ce multiplexeur G est un multiplexeur quadruple de 2-à-l qui permet, au microprocesseur, d’adres-15 ser directement la mémoire couleur à accès sélectif.

Les données fournies par la mémoire couleur à accès sélectif sont converties en niveaux de tension par un réseau de résistances et un miroir de courant comprenant le circuit de commande d’écran de contrôle et 20 connecté auxcanons électroniques couleurs d’un écran de contrôle couleur. Le multiplexeur B 202 communique avec la mémoire couleur à accès sélectif 204 via un multiplexeur C 208 de 2-à-l.

La construction et le fonctionnement du géné-25 rateur d'arrière-plan peuvent être compris en se référant aux figures 13 et 14. L’affichage d'arrière-plan comprend un ensemble de 32 x 32 blocs. Chaque bloc a une largeur de 16 pixels et une hauteur de huit lignes. Toutefois, l'affichage d’arrière-plan peut contrôler 30 les pixels par paires, augmentant ainsi la résolution de l’arrière-plan comparativement à l'avant-plan. Les informations d’affichage pour chaque paire de pixels comprennent alors deux bits de données. Une mémoire d’arrière-plan à accès sélectif 302 de 1K x 8 peut être/ 35 utilisée pour mémoriser un groupe de multiplets de t 22 données qui servent d’indicateurs pour l'ensemble de 32 x 32,

Chaque octet de données que renferme la mémoire à accès sélectif 302, désigne une adresse ini-5 tiale dans la mémoire morte d'arrière-plan 304 de 4K x 8. La mémoire morte d'arrière-plan particulière contient alors 256 images différentes qui peuvent être sélectionnées en vue de 11 affichage dans chaque bloc „: de l'ensemble.

" 10 La mémoire d’arrière-plan à accès sélectif 302 est adressée par un multiplexeur d'arrière-plan 306 de 2-à-l. Sous le contrôle du microprocesseur, le multiplexeur d'arrière-plan sélectionne soit la barre omnibus d’adresse de microprocesseur 308, soit une bar-15 re omnibus de rythme à dix bits 210 au départ de la section de rythme. Les bits de poids fort apparaissant sur la barre omnibus de rythme sont les bits 4 à 7 de poids fort du comptage vertical,V3-V7 ; les bits restants sont les cinq bits de poids fort du comptage hori-20 zontal,H4-H8, comme le montre la figure 13. Les bits de rang inférieur des comptages horizontal et vertical ne sont pas utilisés pour l'adressage de la mémoire d'arrière-plan à accès sélectif, garantissant ainsi que les lignes d'adresses pour la mémoire à accès sé-25 lectif changent seulement 32 fois au cours d'une ligne horizontale et 32 fois pour un balayage vertical. En d'autres termes, les lignes d'adresses changent seulement à chaque 17ème comptage horizontal et à chaque 9ème comptage vertical. Dès lors, chaque fois que 30 les comptages horizontaux et verticaux se situent dans les limites d'un bloc, les mêmes huit bits de données apparaissent à la sortie de la mémoire d'arrière-plan à accès sélectif 302.

La sortie de la mémoire d'arrière-plan à accès./ 35 sélectif 302 est verrouillée dans un ciTcuit de ver-/)/ 23 rouillage d'arrière-plan 312. Les données verrouillées deviennent les lignes d'adresses supérieures pour la mémoire morte d'arrière-plan 304. Le verrouillage est rythmé par une porte NON-ET 313 lors du troi-5 sième comptage horizontal après les changements d'adresses de la mémoire à accès sélectif afin d'adapter le temps d'accès de cette dernière.

Les trois bits de poids faible du comptage . s vertical et le quatrième bit de poids faible du comp- 10 tage horizontal, en ordre décroissant, constituent les . lignes d'adresses de poids faible pour la mémoire moTte d'arrière-plan 304, comme le montre également la figure 14. Les lignes d'adresses supérieures restent ainsi fixes, tandis que les lignes de poids faible ache-15 minent des multiplets dans la mémoire morte d'arrière-plan à chaque 9ème comptage horizontal au cours du balayage d'une seule ligne. Les huit bits de données constituant un multiplet provenant de la mémoire morte d'arrière-plan sont alors verrouillés dans un circuit 20 de verrouillage d'arrière-plan 314. Les huit bits comprennent des données représentant quatre paires de pixels.

Un multiplexeur 316 de 4-à-l convertit les huit bits en un flux 318 d'une largeur de deux bits.

25 Le multiplexage est contrôlé par les deuxième et troisième bits de poids faible du compteur horizontal, conférant ainsi, à l'arrière-plan, une résolution égale à la moitié de celle de l'avant-plan.

Le flux 318 d'une largeur de 2 bits provenant 30 du multiplexeur de 4-à-l vient s'ajouter aux bits d'entrée alternés de poids faible du multiplexeur B 202 de 2-à-l, comme indiqué dans les figures 11 et 12. La sortie du multiplexeur B adresse la mémoire couleur à accès sélectif via le multiplexeur C 206 de 2-à-l, corn- / 35 me décrit précédemment. Le second groupe d'entrées du*/ 1- « 24 multiplexeur C peut être raccordé au microprocesseur, conférant ainsi, à ce dernier, la capacité de contrôler directement de temps à autre la sortie couleur.

La mémoire d'arrière-plan à accès sélectif 5 est partiellement mise à jour de temps à autre au cours de la suppression d'images. Cette mise à jour est régie par le déroulement du jeu. Lors d'un jeu normal, un très petit nombre de blocs d'arrière-plan ’· seulement doivent être modifiés et même un microproces- 10 seur très lent aura le temps d'effectuer les modifications nécessaires au cours de la suppression d'images.

Les données pour la mémoire d'arrière-plan à accès sélectif sont prélevées dé la barre omnibus de données du microprocesseur par une mémoire tampon bi-15 directionnelle 220, ainsi qu'on l'a décrit précédemment à propos des données d’avant-plan.

Une mémoire de transfert à accès sélectif 402 prévue dans une section de communication 26 peut être utilisée pour communiquer avec l'unité centrale de 20 traitement de commande (qui peut être à microprocesseur) , comme illustré en figure 3. La figure 5 est un schéma de montage d'une forme de réalisation spécifique de la section de communication. Des données sont acheminées de la mémoire de transfert à accès sélectif 25 à la mémoire d'objet à accès sélectif 50 au cours d’une

« I

suppression d’images sur deux à des intervalles d'environ 1/30 seconde. Ce transfert de données dure, au total, huit balayages horizontaux, soit environ 508 microsecondes dans la forme de réalisation décrite ici.

30 Au cours de la période de transfert, un multiplexeur de transfert 404 adressant la mémoire de transfert à accès sélectif sélectionne un compteur de transfert 405 comme entrée. Un multiplexeur d'objet 406 adressant la mémoire d'objet à accès sélectif sélectionne simul- J 35 tanément le compteur de transfert comme entrée. La sê* I

25 lection a lieu au début des huit comptages verticaux finals de la seconde période de suppression d'images.

Dans la forme de réalisation spécifique illustrée en figure 11, des dispositions sont prises pour que le 5 microprocesseur empêche la sélection de se produire.

Le compteur de transfert 405 progresse pas à pas en passant par les emplacements successifs de la mémoire de transfert à accès sélectif 402; les données provenant de cette dernière sont acheminées à ’ 10 l'entrée de la mémoire d'objet à accès .

t signal de validation d'écriture est également engendré par le compteur de transfert au départ de l'horloge 30 et du compteur horizontal 32, ce signal étant transmis à la mémoire d'objet a accès sélectif pour chaque 15 adresse. Etant donné que les lignes d'adresses allant à chacune des mémoires à accès sélectif sont identiques, les données sont dès lors transférées de la mémoire de transfert à accès sélectif 402 à la mémoire d'objet à accès sélectif 50.

20 Un signal d'interruption envoyé au micropro cesseur par le compteur de transfert 405 au début du transfert est utilisé pour empêcher le microprocesseur de transférer des données au cours des 508 microsecondes suivantes, soit le laps de temps pendant lequel la 25 mémoire de transfert à accès sélectif 402 transfère ses ' données.

Le transfert de données a lieu entre les comptages verticaux 496 et 503. Lors du comptage vertical 504, le multiplexeur de transfert 404 commute et permet, 30 à la barre omnibus d'adresse du microprocesseur, d'adresser la mémoire de transfert à accès sélectif. En même temps, le multiplexeur d'objet 406 permet, au compteur d'adresses d'objets 52, d'adresser la mémoire d'objet à accès sélectif à des fins de lecture. La mémoire de/ 35 transfert à accès sélectif peut ainsi être régénéré/]/ 26 par le microprocesseur, sauf au cours des comptages verticaux 496 à 503. Les données du microprocesseur sont introduites dans la mémoire de transfert à accès sélectif via une mémoire tampon bidirectionnelle 410 5 qui peut communiquer avec une barre omnibus de données de microprocesseur 412.

Le compteur de transfert 405 fonctionne sous le contrôle de combinaisons de sorties provenant des . ’ : compteurs horizontal et vertical. Dans la forme de 10 réalisation spécifique, il s'agit d'un compteur à 9 bits. Les cinq bits de poids faible sont les cinq bits de poids fort du comptage horizontal, comme le montre la figure 15. Les trois bits de poids fort sont les trois bits de poids faible du comptage verti-15 cal. Le compteur compte ainsi de zéro à 1023 au cours de l'intervalle de temps requis pour tracer quatre lignes horizontales. Dès lors, dans la forme de réalisation spécifique, la moitié du temps disponible seulement est utilisée pour le transfert de données.

20 La mémoire de transfert à accès sélectif il lustrée en figure 15 est réalisée en utilisant deux mémoires à accès sélectif disponibles dans le commerce "Intersil IM2114" avec des mémoires de 1024 x 4 bits.

La caractéristique de basculement est asso-25 ciëe aux sections de rythme et d'avant-plan et elle est contrôlée par le microprocesseur dans la forme de réalisation spécifique. Le principe fondamental de la caractéristique de basculement implique un comptage complémentaire ou à rebours comme procédé en vue d'in-30 verser et/ou obtenir une inversion de droite à gauche . des images présentées sur l'écran. La forme de réalisation décrite ici se prête aisément à un comptage complémentaire qui, lorsqu'il est correctement appliqué, inverse simplement les directions horizontale et/ou ver-/ 35 ticale du balayage récurrent. / J/ / 27

Un signal de commande de BASCULEMENT émis par le microprocesseur inverse l'ensemble de l'image, en assurant une permutation droite-gauche et haut-bas, comme l'exige un jeu de table où deux joueurs sont 5 assis face à face. Ce signal de commande de BASCULEMENT influence la sortie de la section de rythme.

La figure 17 illustre la section de rythme par une vue schématique plus détaillée que l'illustration schématique simplifiée de la figure 2, Comme le 10 montre cette figure, le compteur horizontal 32 de la figure 2 comprend un premier compteur horizontal 500 ” et un circuit logique horizontal à BASCULEMENT 502.

Le premier compteur horizontal 500 est constitué de plusieurs compteurs horizontaux synchrones 510 alimen-15 tant un circuit logique horizontal 512 comme on peut le constater dans le schéma de montage de la figure 17.

Les compteurs horizontaux sont rythmés par les flancs antérieurs des impulsions positives HCLK de 100 microsecondes émises par l'horloge système 30. Le circuit 20 logique horizontal émet un signal de niveau faible sur la ligne 317* lors du 317ème comptage, et un signal de niveau faible sur une ligne 634*, lors du 634ème comptage. Le signal de niveau faible 634* est couplé en retour aux compteurs horizontaux synchrones 510 et re-25 met ces derniers à zéro en les amenant ainsi à appli-* quer un signal de niveau faible sur chacune des dix lignes de sortie SHO à SH9. Les compteurs horizontaux synchrones sont ainsi remis à zéro à chaque 635ème comptage.

30 Les compteurs horizontaux synchrones 510 sont rythmés par les impulsions HCLK de 100 ns. émises par l'horloge système 30 et la bascule de type D 514. Les impulsions HCLK amènent les compteurs â compter sur les . lignes de sortie SH0-SH9 qui sont numérotées par ordre- / 35 de poids croissant. / /, Ί- 28

Comme le montre la figure 17, le compteur vertical 34 de la figure 2 comprend un premier compteur vertical 520 et un circuit logique 522. Ce premier compteur vertical est constitué de plusieurs compteurs 5 verticaux synchrones 530 et d’un circuit logique vertical 532. Le circuit logique vertical 532 émet un signal de niveau fort (faible) sur la ligne VBLK (VBLK*) entre les comptages verticaux 239,5 et 255,5, ainsi qu'entre les comptages verticaux 495 et 511, comme dé-10 crit précédemment. Le circuit logique vertical émet également un signal de niveau faible sur une ligne 511* lors du comptage 511.

Les compteurs verticaux synchrones 530 sont rythmés par la ligne SH9 venant des compteurs horizon-15 taux synchrones 510. Ainsi qu'on l'a décrit, la ligne SH9 passe à un niveau élevé lors de chaque 635ème comptage. La ligne SH9 est également la ligne HBLK allant à l'écran de contrôle. En conséquence, les compteurs verticaux synchrones progressent au début de chaque pé-20 rïode de suppression de lignes.

Les compteurs verticaux synchrones 530 sont remis à zéro à chaque 512ème comptage par un signal de niveau faible appliqué sur la ligne 511*. Le signal de niveau faible 511* est une impulsion brève, 25 étant donné que les compteurs sont remis à zéro pratiquement dès que la ligne 511* passe à un niveau faible.

Les schémas de montage pour les circuits logiques horizontal et vertical à BASCULEMENT 502, 522 sont également représentés en figure 17. Les sorties SHO à 30 SH5 du premier compteur horizontal 500 sont acheminées a l'entrée d'une bascule "74S174" de type D 540 ayant un court temps de positionnement d'environ 5 ns. Les sorties correspondant aux entrées SHO à SH2 sont amenées . chacune à une des portes OU exclusives 542 d’un premier / 35 groupe. La seconde entrée raccordée à chacune des porp-/ * 29 tes OU exclusives 542 est une ligne de BASCULEMENT venant du microprocesseur.

La sortie de chacune des portes OU exclusives 542 est amenée à une des différentes portes OU exclusi-5 ves 544 faisant partie d'un groupe de trois et comportant également chacune une ligne de BASCULEMENT comme entrée. Les sorties des portes OU 544 correspondant respectivement aux entrées SHO à SH2 sont désignées par ★HO à *H2.

10 La bascule 540 est déclenchée par un signal SQ2C* émis par le circuit de détection de charge illustré en figure 4. En raison de retards prévus dans une paire d'inverseurs 546, 548, des portes OU 550, 552 et une bascule 554, ce signal SQ2C* ressemble à un signal 15 HCLK différé d'environ 15 ns. En conséquence, compte tenu des retards prévus dans les portes OU exclusives 542, 544, les signaux *H0-*H2 sont différés d'environ 50 ns. par rapport aux signaux SH0-SH2. Les signaux ★H0-*H2 ne sont pratiquement pas influencés par l'état 20 de la ligne de BASCULEMENT. Si cette dernière est à un niveau faible, chaque porte OU exclusive transmet les signaux SH0-SH2 tels quels. Si la ligne de BASCULEMENT est à un niveau fort, chaque porte OU exclusive prend alors le complément des signaux et le complément 25 double résultant quitte le signal tel quel.

Les signaux SH3-SH5 sont rythmés via la bascule 540 et chacun d'eux est alors acheminé à une des différentes portes OU exclusives 556 faisant partie d'un groupe de trois. Ces portes OU exclusives êmet-30 tent des signaux H3-H6 respectivement qui sont différés d'environ 25 ns par rapport aux signaux SH3-SH5. La ligne de BASCULEMENT est une seconde entrée pour chacune des portes 556 de la triade.

Les signaux SH6-SH9 sont transmis à une bas- / 35 cule "74174" de type D 560 ayant un temps de propagar / 30 tion plus long que la bascule 540. Les sorties de la bascule 560 sont acheminées à travers un groupe de quatre portes OU exclusives 560 comportant chacune une ligne de BASCULEMENT comme seconde entrée. Les sorties 5 H6-H9 des portes OU exclusives 560 sont différées d’en viron 35 ns. par rapport aux entrées SH6-SH9 de la bascule 560.

D’après la description ci-dessus, il est évident que, lorsque la ligne de BASCULEMENT est à un ni-10 veau fort, les signaux H3-H9 sont les compléments des signaux SH3-SH9. Les retards appliqués à chacun des signaux *H0-*H2 et H3-H9 seront comparables.

Les signaux *H0-*H2 sont acheminés à une triade d’inverseurs 564 pour engendrer les signaux com-15 plêmentaires H0*-H2*.

Le circuit logique vertical à basculement 522 comprend une bascule octale 566 de type D, ainsi qu'un groupe de neuf portes OU exclusives 568. La ligne de BASCULEMENT constitue une entrée pour chaque porte OU 20 exclusive. La sortie V0-V7 du premier compteur vertical 520 est transmise à la bascule 566. Les huit lignes de sortie partant de la bascule 566 sont amenées chacune à une des différentes portes OU exclusives 568.

La sortie V8 du compteur 520 est transmise directement 25 à la porte OU exclusive restante 568. Un groupe de si-* gnaux de sortie DV0-DV8 sont ainsi engendrés respectivement via la bascule 566 et les portes OU exclusives 568 * comme illustré explicitement en figure 16.

La bascule 566 est rythmée par la ligne de 30 démarrage START partant du compteur d'adresses d'objets 52. On rappellera que cette ligne START passe à un niveau faible juste avant le début de chaque ligne horizontale. Elle passe à un niveau fort lors du premier comptage effectué par le circuit de commande de compteur / 35 dont la position de comptage se situe au premier ou au// Ψ * 31 quatrième pixel, suivant qu’un objet doit être chargé ou non. Lorsque la ligne START passe à un niveau fort, le comptage vertical en cours V0-V7 est rythmé dans la bascule 566 et via huit des portes OU exclusi-5 ves 568, pour engendrer les signaux de sortie DV0-DV7,

Le bit de comptage d'images pairesou impairesV8 est transmis directement à la neuvième porte OU exclusive 568.

> La sortie DVO est également transmise à un 10 inverseur 570 pour engendrer une sortie complémentaire DVO*·.

Il sera à nouveau évident que les signaux DV0-DV8 et DVO* se verront attribuer un complément lors du passage de la ligne de basculement à un niveau 15 fort.

La description logique donnée jusqu'ici en ce qui concerne le fonctionnement de la forme de réalisation ne dépend en aucune manière de la "direction" de comptage des compteurs horizontal et vertical 32, 20 34, exception faite des signaux de sortie *H0-*H2 du compteur horizontal contrôlant la logique de rythme. Inversement, étant donné que les données sont extraites des mémoires mortes 68, 304 par groupes de 8 pixels, en dehors du rythme de contrôle, la logique est insen-25 sible à la "direction" de comptage des sorties *Η0-*Η2 du compteur horizontal.

Dès lors, le déclenchement de la ligne de BASCULEMENT par le microprocesseur provoque la complémentarité des bits significatifs des compteurs horizontal 30 et vertical, amenant ainsi le système tampon de lignes à assurer une inversion haut-bas et droite-gauche des images qu'il affiche.

Des caractéristiques HFLP et VFLP de la forme de réalisation assurent l'inversion d'un seul objet.

35 Les indicateurs VFLP et HFLP sont respective- / f 0 ψ 32 ment le bit de poids fort et le bit de poids fort suivant contenus dans le deuxième multiplet de l'ensemble d'objets. Les indicateurs HFLP et VFLP sont*chargés dans le circuit de verrouillage d'images 406 lorsqu'un 5 objet doit être affiché. Lorsque l'un ou l'autre indicateur est à un niveau fort, la caractéristique correspondante est validée, comme illustré explicitement en figure 4.

La ligne VFLP constitue une entrée pour chacu-10 ne des cinq portes OU exclusives 574. L'autre entrée de chaque porte OU est constituée d’une des lignes acheminant les quatre bits de poids faible provenant du circuit de verrouillage vertical 58. La porte OU exclusive restante 574 achemine le bit de comptage 15 d'images paires-impaires DV8. Les sorties des portes OU exclusives 574 adressent des bornes A2 à A6 de la mémoire morte d'avant-plan,ainsi qu'on l'a décrit précédemment .

D'après la description ci-dessus, on consta-20 te que le déclenchement de la ligne VFLP présente, au départ de la mémoire morte d’avant-plan 68, des images qui sont renversées par rapport à une présentation normale.

La ligne HFLP agit d'une manière analogue à 25 la ligne VFLP. Lorsque la ligne HFLP est à un niveau * fort, elle amène la paire de portes OU exclusives 576 à prendre le complément de l'entrée allant aux deux r bornes d'adresses de poids faible de la mémoire morte d'avant-plan 68. Les quatre mots constituant une li-30 gne d’une image sont ainsi lus de droite à gauche.

La ligne HFLP à niveau fort sélectionne également les entrées B provenant de circuits de basculement MUX X et II, 82, 83. Ces entrées B contiennent la sortie provenant des registres à décalage 80 en or- / 35 dre inverse par rapport aux sorties A. En conséquence,- /

. H

i . 33 » les informations relatives aux images seront finalement lues de droite à gauche, ce qui correspond à une réflexion ou à une inversion droite-gauche d'une image individuelle.

5 L'homme de métier comprendra de toute éviden ce que des modifications peuvent être apportées à la présente invention dans ses différents aspects, certaines de ces modifications apparaissant seulement après étude, tandis que d'autres sont une question de 10 routine. Par exemple, l'utilisation de plus de deux mémoires tampons peut être envisagée comme variante possible de l'invention. Des horloges à périodes plus courtes ou plus longues que 50 ns. peuvent également être utilisées dans le cadre de l'invention. De plus, 15 l'utilisation des composants de circuits particuliers décrits ici ne constitue pas une caractéristique indispensable de la présente invention. Comme tel, le cadre de l'invention n’est pas limité par la forme de réalisation particulière et la construction spécifique 20 décrites ici, mais uniquement par les revendications / ci-après et leurs équivalents. /y 1· #

Claims (10)

1. Système tampon de lignes pour l'affichage de plusieurs objets d'avant-plan et d'un arrière-plan sur un écran de contrôle à balayage récurrent utilisé dans un jeu en vue de visualiser une séquence d'images 5 vidéo, chaque image étant constituée de plusieurs lignes horizontales parallèles qui sont chacune digitalisées par division en pixels adjacents, ce système comprenant : des éléments 'de mémorisation d'avant-plan destinés à mémoriser des informations d'objets sous 10 forme de blocs de données numériques en guise d'informations d'avant-plan dans une mémoire d'avant-plan, chacun de ces blocs correspondant à un segment rectangulaire de l'écran de contrôle qui peut être affiché, sur ce dernier, dans une position pouvant être sêlec-15 tionnée et modifiée au cours du déroulement du jeu; des éléments de mémorisation d'arrière-plan destinés à mémoriser des informations d'arrière-plan sous forme de blocs de données numériques dans une mémoire d'arrière-plan, ces blocs correspondant à des emplace-20 ments rectangulaires de l'écran de contrôle qui peuvent être sélectionnés et modifiés; des éléments tampons; des éléments destinés à transférer, des éléments de mémorisation d'avant-plan aux éléments tampons, une quantité suffisante d'informations d'avant-plan pour 25 constituer une ligne horizontale sur l'écran de contrôle et ce, au cours de l'affichage d'une image contenant cette ligne, mais avant qu'ait commencé l'affichage de temps de cette ligne sur l'écran; des éléments de , . contrôle comprenant des éléments capables de contrôler 30 l'intensité de l'affichage à balayage récurrent en fonction des données contenues dans les éléments de mémorisation d'avant-plan et d'arrière-plan; ainsi que des éléments de sortie destinés à acheminer, au départ des éléments tampons, les informations d'avant-plan / 35 correspondant à la ligne précitée sous forme d'un flux^ / v / 35 4 de données d'avant-plan transmises aux éléments de contrôle.

2. Système tampon de lignes suivant la revendication 1, caractérisé en ce que les éléments de 5 transfert comprennent des éléments d'objets destinés à mémoriser des informations d'ensembles d'objets se rapportant à des objets dans les éléments de mémorisation d'avant-plan; des registres à décalage destinés à transférer, des éléments de mémorisation d'avant-plan 10 aux éléments tampons, des données correspondant à ces informations d'ensembles d’objets; des éléments d'ar-rière-plan destinés à mémoriser des informations d'ensembles d'arrière-plans se rapportant à des blocs contenus dans les éléments de mémorisation d'arrière-plan; 15 des éléments de sortie d'arrière-plan destinés à transformer les informations d'ensembles d'arrière-plans en un flux de données d'arrière-plan, ce flux de données comprenant des données binaires pour la ligne précitée, par extraction des informations d'ensembles d'arrière- 20 plan précitées hors des éléments de mémorisation d'arrière-plan au cours de l'affichage de la ligne précitée.

3. Système tampon de lignes suivant l'une quelconque des revendications 1 et 2, caractérisé en 25 ce que les éléments de mémorisation d'avant-plan et « d'arrière-plan sont des mémoires mortes.

4. Système tampon de lignes suivant la revendication 3, caractérisé en ce que la mémoire morte d'avant-plan a une capacité pratiquement égale à 30 4.096 x 32 bits.

5. Système tampon de lignes suivant la reven dication 3, caractérisé en ce que la mémoire morte d'arrière-plan a une capacité pratiquement égale à 1.024 X 8 bits. .

6. Système tampon de lignes suivant l'une/ V , ’ 36 4 * quelconque des revendications 1 et 2, caractérisé en ce que les éléments tampons comprennent deux mémoires à accès sélectif qui sont alternativement régénérées par les éléments de transfert.

7. Système tampon de lignes suivant l'une quelconque des revendications 1 et 2, caractérisé en ce que les éléments de contrôle comprennent une mémoire couleur à accès sélectif adressée par les données contenues dans au moins un des flux de données préci- T 10 tés afin de fournir une sortie représentant une couleur, un convertisseur destiné à convertir les données numériques de sortie de cette mémoire en signaux analogiques, ainsi qu'un élément destiné à contrôler la couleur et l'intensité des pixels que renferme 15 l'affichage à balayage récurrent en réponse à cette sortie.

8. Système tampon de lignes suivant l’une quelconque des revendications 1 et 2, caractérisé en ce qu'il comprend également un élément de basculement 20 d'image destiné à inverser l'ensemble de l'image par rapport à un des deux axes d'une paire qui sont parallèles et perpendiculaires aux lignes horizontales précitées .

9. Système tampon de lignes suivant l'une 25 quelconque des revendications 1 et 2, caractérisé en « ce qu'il comprend également un élément de basculement d'objet destiné à inverser au moins une représentation d'objet par rapport a un axe.

10. Système tampon de lignes suivant la 30. revendication 2, caractérisé en ce que les éléments de sortie d'avant-plan comprennent des multiplexeurs et des signaux de rythme en vue d'extraire le flux de données d'avant-plan hors des éléments tampons et de combiner les flux de données d'avant-plan et d'arrière- 35 plan en un seul flux de données, ainsi qu'un élément / i ,- 37 « h destiné à appliquer ce flux de données unique aux éléments de contrôle. Dessins :__planches pages dont ....Λ..........page de garde pages de description -.........pages de revendications —«î=_ abrégé descriptif Luxembourg, le 19 PMMl Le mandataire : jrj/ Charles München a