JPS63200192A - 探知信号表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 崖１上皇１１分亘 本発明は、魚群探知器等の画像の表示を行う表示装置に
係り、特に複数の画像メモリーブロックを１つのメモリ
ーアレイによって構成した探知信号表示装置に関する。

従来立茨丘 グラフィック表示を行う表示装置においては、表示され
た画像の全体を滑らかに移動させようとする場合、デー
ター転送によって移動を行うことはその転送速度に難点
があり、また移動の滑らかさが欠ける等の理由から、ス
クロール表示方式が採用されている。このスクロール表
示方式は魚群探知器等の表示装置にあっても用いられて
いて、しかもこの表示装置では、切り換えに応じて幾種
類かの画像を瞬時に表示可能な能力が求められているた
め、一般には各画像毎に１つの画像メモリーブロックが
割り当てられた構成となっている。

−＜１しよ°と　る。占 メモリー素子の集積度が極めて向上しているため、この
集積度のメモリー素子を用いると、複数の画像メモリー
ブロックを構成するのに必要なビット数を、１つのメモ
リーアレイによって充たすことは簡単なこととなってい
る。しかし各画像メモリーブロックの表示にスクロール
表示を採用する場合、ブロック毎にスクロール値を違え
て使用することが多く、このスクロール値の差違は、各
画像メモリーブロックに与えるアドレス値の差違となる
ため、１組のアドレス入力しかもたないメモリーアレイ
を複数の画像メモリーブロックとし用いることが困難な
ことから、各々の画像メモリーブロックには１つづつの
メモリーアレイを対応させる構成となっていた。

本発明は、高集積度のメモリー素子を有効に活用しよう
として着想されたものであり、その目的は、複数のスク
ロール表示を行う画像メモリーブロックを１つのメモリ
ーアレイによって構成することのできる探知信号表示装
置を提供することにある。

。　占を”ン　るための 上記目的を達成するため本発明の探知信号表示装置は、
複数の画像メモリーブロックに分割された１つのメモリ
ーアレイを有する構成とし、複数のスクロールカウンタ
と、複数の画像メモリーブロックから１つの画像メモリ
ーブロックを選択するセレクト信号の送出を行うセレク
ト部と、セレクト信号に従い、複数のスクロールカウン
ターのうちの一つのスクロールカウンターの出力を送出
するデーターセレクターと、このデーターセレクターの
出力と垂直アドレス信号が示す値との加算を行い、加算
出力をメモリーアレイに送出する加算部と、メモリーア
レイから出力される画像信号を表示する表示部とを備え
る。

皿 １つのメモリーアレイのアドレスラインの上位ビット等
をセレクト信号に接続することにより、セレクト信号に
従ってアクセスされる複数の画像メモリーブロックに分
割する。またセレクト信号に従って、複数のスクロール
カウンターのなかの１つのスクロールカウンターの出力
がデーターセレクターより送出されることから、アクセ
スされる画像メモリーブロックには１つのスクロールカ
ウンターが対応する。そしてデーターセレクターを介し
たスクロールカウンターの出力と垂直アドレスとが加算
されてメモリーアレイに送出されるため、アクセスされ
る画像メモリーブロックには、この画像メモリーブロッ
クに対応するスクロールカウンターに従ったスクロール
アドレスが与えられる。つまり各画像メモリーブロック
の表示は、夫々のスクロールカウンターに対応したスク
ロール表示となる。

爽ｉ園 第２図は本発明の一実施例が適用される魚群探知器の電
気的構成の概略を示すブロック線図である（第２図に示
す探知信号表示回路４は第１図の表示部１８を除（部分
を示している）。

図において、送受信部２により超音波の発射とその反射
波の受信が、一定時間間隔で送受波器１を介して行われ
、得られた受信データーは、信号処理部３に送られてデ
ジタルデーターに変換された後、探知信号表示装置を構
成する探知信号表示回路４に送られ記憶される。そして
この探知信号表示回路４から出力される画像信号は、表
示部１８に導かれて表示される。

第１図は本発明に係る探知信号表示装置の電気的構成を
示すブロック線図である。

画素毎の表示のタイミングを示す水平クロック信号１１
ｃＫは、例えば８ビツトのカウンターで構成された水平
アドレス発生部１１に入力され、水平アドレスの生成を
行う。その出力の８ビツトの水平アドレス信号ＨＡＤＲ
は、データーセレクター１３の八人力に送出されている
。水平アドレス発生部１１がら１水平期間毎に送出され
る垂直クロックは、これも８ビツトのカウンターにより
構成された垂直アドレス発生部１２に導かれ、８ビツト
の垂直アドレス信号ＶＡＤＲとなってデーターセレクタ
ー１４の八人力に導入されている。

データーセレクター１３のＢ入力には、信号処理部３が
設けられたＣＰｕが送出する１７ビツトのアドレス信号
ＣＰＵＡＤＲのうちの下位８ビツトのアドレス信号が接
続され、データーセレクター１４のＢ入力には、その上
位の８ビツトのアドレス信号が導かれている。そして最
上位ビット信号ＣＰＵＡＤＲ−Ａ１６は、データーセレ
クター２２ａのＢ入力に接続されている。

データーセレクター１３の出力は、メモリーアレイ１７
ａにアドレス信号を時分割で取り込むために設けられた
データーセレクター１６ａの八人力に送出され、データ
ーセレクター１４の出力は加算部１５の八人力に導入さ
れている。

信号処理部３から送出される２つのスクロールクロック
５ＣＲＣＫ−ａ、、５ＣＲＣＫ−ｂは、それぞれに対応
するスクロールカウンター１９ａ　、　１９ｂに導入さ
れており、そのスクロール出力ＳＣＲ−ａ、　ＳＣＲ−
ｂ　　は、データーセレクタ−２０ａの八人力及びＢ入
力に導かれている。そしてこのデーターセレクター２０
ａの出力は、垂直アドレス信号ＶＡＤＲが示す値との加
算を行うための加算部１５のＢ入力に接続されている。

パネルに設けられた設定スイッチ等と入力回路からなる
セレクト部２３ａからは、１ビツトのセレクト信号５Ｅ
Ｌ−１が送出され、データーセレクター２２ａの八人力
に導入されている。

データーセレクター１６ａのＢ入力の下位８ビツトには
、加算部１５の加算出力である８ビツトの表垂直アドレ
ス信号ＶＡＤＲ−Ｄが導かれ、最上位ビットには、デー
ターセレクター２２ａからの画像メモリーブロックセレ
クト信号ＭＢＳＥＬが接続されている。

またこの画像メモリーブロックセレクト信号ＭＢＳＥＬ
はデーターセレクター２０ａのセレクト信号人力Ｓにも
導かれている。

８ビツトの水平アドレス信号と９ビツトの信号（表示垂
直アドレス信号ＶＡＤＲ−Ｄと画像メモリーブロックセ
レクト信号）とを時分割で出力するデーターセレクター
１６ａの出力は、メモリーアレイ１７ａにアドレス信号
として導入され、メモリーアレイ１７ａから送出される
８階調のカラー画像のための３ビツトパラレルの画像出
力は、その表示を行う表示部１日に導かれている。

第３図はメモリーアレイ１７ａの様子を示す説明図であ
る。

メモリーアレイ１７ａは、１つのメモリーブロックにつ
き水平方向く矢印Ａ）には、８ビツトの水平アドレス信
号ＨＡＤＲによってアクセスされる２５６ドツド、垂直
方向（矢印Ｂ）には８ビツトの表示垂直アドレス信号Ｖ
ＡＤＲ−Ｄによってアクセスされる２５６ラインの２つ
の画像メモリーブロック１７１ａ。

１７１ｂに分割されていて、画像メモリーブロックセレ
クト信号ＭＢＳＥＬがＬレベルのときには１７１ａがＨ
レベルのときには１７１ｂがアクセスされるようになっ
ている。

以下本発明に係る装置の動作について説明する。

メモリーアレイ１７ａへのデーターの書き込みは、３つ
のデーターセレクター１３．１４．２２ａが、それぞれ
の八人力に接続されたアドレス信号ＣＰＵＡＤＲを出力
するように、図示されていないセレクト信号によって制
御され、１７ビツトのアドレス信号ＣＰＵ＾ＤＲをメモ
リーアレイ１７ａに与えるとともに、データー信号りに
よってデーターを与えることにより行う。

２つの画像メモリーブロック１７１ａ　　、　１７１ｂ
への書き込みのタイミングは、セレクト部２３ａの設定
にかかわりなく行われ、第４図に示す期間Ｔ１、Ｔ２に
行われる。画像メモリーブロック１７１ａは、超音波パ
ルスが発射され受信データーが得られる毎にそのデータ
ーの表示を行う拡大表示に用いられ、１７１Ｂ　　はパ
ルスの発射が２回行われる毎に１回分のデーターが更新
される縮小表示に用いられる（実機における比率とは説
明の都合上具なっている）。

また２つのスクロールカウンター１９ａ　、　１９ｂに
は書き込みを行う毎にスクロールクロック５ＣＲＣＫ−
ａ、　５ＣＲＣｋ−ｂが送出され、その値を１つ増加さ
せる。そのため、スクロール出力５ＣＲ−ａは、Ｔ１、
Ｔ２を経過する毎に値が１つ増加するのに対し、スクロ
ール出力ＳＣＲ−ｂはＴ２を経過してときにのみその値
を増加させる。

以下の説明を行うにあたって、表示垂直アドレス信号Ｖ
ＡＤＲ−Ｄのとる値がセレクト信号ＳＥＬ　−１のしヘ
ルによって異なるため、セレクト信号ＳＥＬ　−１がＬ
レベルのときにはａ、、Ｈレベルのときにはｂを符号の
末尾に追加して示し、２つの状態を区別して示す。また
データーセレクター１３．１４．２２ａの動作について
は、八人力の信号が出力されるものとして説明し、その
動作に変更があるときにのみ、その旨を記載して説明す
る。

データーセレクター２０ａは、そのセレクト人力ＳがＬ
レベルであると八人力の信号を送出し、Ｈレベルである
とＢ入力の信号を出力するので、セレクト信号５ＥＬ−
１がＬレベルのときには、スクロール出力５ＣＲ−ａが
加算部１５のＢ入力に送出される。

そのため表示垂直アドレス信号ＶＡＤＲ−ＤａＯ値は、
第４図に示すように垂直アドレス信号ＶＡＤＲＯ値にス
クロール出力５ＣＲ−ａの値を加え、桁上げビットを無
視して値となる。垂直アドレス信号ＶＡＤＲＯ値がＯの
ときＴＩＯ〜Ｔ　１４は、第１ラインの表示が行われる
ときであり、この時以後表示垂直アドレス信号ＶＡＤＲ
−Ｄａの値は順次増加し１画面の表示が行われる。そし
て書き込みが行われる毎に表示の始まりである第１ライ
ンの表示ＴＩＯ〜Ｔ１４の値が増加し、そのためスクロ
ール表示による拡大表示が行われる（画像メモリーブロ
ックセレクト信号ＭＢＳＥＬがＬレベルであることから
、拡大表示のための画像メモリーブロック１７１ａがア
クセスされている）。

セレクト信号ＳＥＬ　−１をＨレベルに設定した場合に
ついても、表示垂直アドレス信号ＶＡＤＲ−Ｄｂの値は
、スフ−ロール出力ＳＣＲ−ｂの値と垂直アクセス信号
ＶＡＤＲの値との和（桁上げは無視される）となるので
、画像メモリーブロック１７１ｂがアクセスされる縮小
表示が行われることと、スクロール出力５ＣＲ−ｂの値
の増加する周期が２倍になり、スクロールの速度が１／
２になることを除くと同一の動　　　作となる。

以上のことから、表示部１８には、拡大表示と縮小表示
とがセレクト部２３ａの切り換えに従って瞬時に入れ換
わって現れる。

ＣＰＵからの書き込みアドレスについて説明を補足する
。

第１ラインに表示されるラインは常にスクロール出力Ｓ
ＣＲ−ａ、　５Ｃｎ−ｂの値となっている。この値がデ
ーターセレクター１４に入力されるアドレス信号ＣＰＵ
ＡＤＲについても同様に加算されるため、スクロールク
ロック５ＣＲＣＫ−ａ、、５ＣＲＣＫ　−ｂにまずパル
スを送った後、データーセレクター１４に入力されるア
ドレス信号ＣＰｔ１ＡＯＲの値を０とすることにより、
スクロール出力ＳＣＲ−ａ、　ＳＣＲ−ｂの値とは無関
係に第１ラインのデーターを更新可能な構成となってい
る。

第５図は本発明に係る第２の実施例の主要部の電気的構
成を示すブロック線図である。

本実施例におけるメモリーアレイ１７ｂは、４つの画像
メモリーブロックに分割されており、各画像メモリ一部
は２ビツトになった画像メモリーブロックセレクト信号
Ｓｔ！Ｌ　−２によってアクセスが選択される。４つの
画像メモリーブロックに対応して４つのスクロールカウ
ンター１９ａ〜１９ｄが設けられ、そのスクロール出力
は４人力のデーターセレクター２０ｂの八人力〜Ｄ入力
の各々に接続されている。またセレクト部２３ｂから送
出されるセレクト信号５ＥＬ−２も２ビツトの信号とな
り、４つのうちから１つの選択を行う構成となっている
。そしてＣＰＵからのアドレス信号も１本追加され、書
き込みの際に行う画像メモリーブロックの選択のために
、最上位の２本のアドレス信号ＣＰＵＡＤＲ−Ａ１６−
＾１７が、データーセレクター２２ｂのＢ入力に導かれ
、また八人力にはセレクト信号５ＩＬＬ　−２が接続さ
れている。

以上の構成によって、データーセレクター２０ｂの出力
には、４つのスクロールカウンター１９ａ〜１９ｄのな
かの１つのスクロールカウンターの出力が現われ、加算
部１５に送出されるとともに、メモリーアレイ１７ｂに
あっては、４つの画像メモリーブロックのうちから１つ
が選択されアクセスされる。詳細な動作については第１
図に示す実施例と同様であるので、その説明を省略する
。

尚、本発明は上記実施例に限定されず、水平、垂直アド
レス発生部１１．１２についてはその他のビット数、例
えば９ビツト等の出力を持つ構成とすることが可能であ
る。

またメモリーアレイ１７ａ　、　１７ｂの出力について
も３ビツトに限定されず、例えば４ビツト等の出力の構
成とすることが可能である。

またメモリーアレイ１７ａ　、　１７ｂへのアドレスの
入力を行うに際し、時分割を行う必要がない時には、デ
ーターセレクター１６ａ　、　１６ｂを省略することが
可能である。

λ皿Ω盈呈 本発明の探知信号表示装置は、複数の画像メモリーブロ
ックのうちから１つが表示されるとき、つこの画像メモ
リーブロックに対応するスクロール出力に垂直アドレス
信号が示す値を加算し、加算出力を表示垂直アドレス信
号としてメモリーアレイに送出する構成となっているの
で、スクロール表示を行う複数の画像メモリーブロック
を１つのメモリーアレイによって構成することが可能と
なり、高集積度のメモリー素子を効率よく使用できると
いう効果を奏する。

【図面の簡単な説明】

第１図は本発明に係る一実施例の電気的構成を示すブロ
ック線図、第２図は本発明の一実施例が適用される魚群
探知器の電気的構成の概略を示すブロック線図、第３図
はメモリーアレイの様子を示す説明図、第４図は主要信
号の様子を示す説明す、第５図は本発明に係る第２の実
施例の主要部の電気的構成を示すブロック線図である。 １５・・・加算部、 １７ａ　、　１７ｂ　　・・・メモリーアレイ、１８・
・・表示部、 １９ａ〜１９ｄ　　・・・スクロールカウンター、２０
ａ　、　２０ｂ　　・・・データーセレクター、２３ａ
　、　２３ｂ　　・・・セレクト信号、１７１ａ、　１
７１ｂ・・・画像メモリーブロック、５ＩＥＬ−１°、
５ＯＬ−２・・・セレクト信号、ＶＡＤＲ・・・垂直ア
ドレス信号。

Claims (1)

【特許請求の範囲】
1. （１）複数の画像メモリーブロックに分割された１つの
   メモリーアレイを有する探知信号表示装置であって、 複数のスクロールカウンタと、 前記複数の画像メモリーブロックから１つの画像メモリ
   ーブロックを選択するセレクト信号の送出を行うセレク
   ト部と、 前記セレクト信号に従い、前記複数のスクロールカウン
   ターのうちの１つのスクロールカウンターの出力を送出
   するデーターセレクターと、このデーターセレクターの
   出力と垂直アドレス信号が示す値との加算を行い、加算
   出力を前記メモリーアレイに送出する加算部と、 前記メモリーアレイから出力される画像信号を表示する
   表示部とを備えたことを特徴とする探知信号表示装置。