JPS6330634B2 - - Google Patents
Info
- Publication number
- JPS6330634B2 JPS6330634B2 JP2820882A JP2820882A JPS6330634B2 JP S6330634 B2 JPS6330634 B2 JP S6330634B2 JP 2820882 A JP2820882 A JP 2820882A JP 2820882 A JP2820882 A JP 2820882A JP S6330634 B2 JPS6330634 B2 JP S6330634B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- outputs
- counter
- register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006870 function Effects 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は、ラスタスキヤン型陰極線管図形表示
装置に関し、特に、高速スキヤン方向の1絵素
(格子点)単位にてスクロールする機能および絵
素の拡大表示機能とを併せ持つ表示装置に関す
る。
装置に関し、特に、高速スキヤン方向の1絵素
(格子点)単位にてスクロールする機能および絵
素の拡大表示機能とを併せ持つ表示装置に関す
る。
従来、表示画面をm×nに分割した各絵素に対
して1ビツトの(電気的)信号を対応させ、上記
信号をNビツトずつ並列に点記憶回路に記憶さ
せ、該点記憶回路からNビツトずつ並列に読出し
たデータをシフトレジスタに並列入力させ、該シ
フトレジスタからラスタ方向の走査速度に合わせ
て直列に出力することにより陰極線管に図形表示
をさせている。このような表示装置で、特別な高
速記憶素子,高速カウンタを使用しないでスクロ
ール機能を持たせるために、陰極線管表示部と、
該表示部の画面を電気的にm×n(m,nは正の
整数)の格子状に分割した格子点に対応して前記
格子点の情報をN(Nは正の整数)ビツト並列に
記憶する点記憶回路と、外部機器インターフエイ
ス部と上記各部を制御する制御部とから構成され
るラスタスキヤン型陰極線管図形表示装置におい
て、前記点記憶回路から読み出した情報を一時記
憶するNビツトからなる第1レジスタと、該第1
レジスタの情報が更新される際に前記第1レジス
タの情報を一時記憶するNビツトからなる第2レ
ジスタと、前記2つのレジスタの並列2N―1ビ
ツト情報から連続したNビツトを選択するセレク
タと、該セレクタの出力Nビツトを直列情報に変
換する並列直列変換回路とを具備し、ラスタスキ
ヤン方向に1格子点単位でスクロールさせること
を特徴とする陰極線管図形表示装置が提案されて
いる(特願昭55―187418号)。
して1ビツトの(電気的)信号を対応させ、上記
信号をNビツトずつ並列に点記憶回路に記憶さ
せ、該点記憶回路からNビツトずつ並列に読出し
たデータをシフトレジスタに並列入力させ、該シ
フトレジスタからラスタ方向の走査速度に合わせ
て直列に出力することにより陰極線管に図形表示
をさせている。このような表示装置で、特別な高
速記憶素子,高速カウンタを使用しないでスクロ
ール機能を持たせるために、陰極線管表示部と、
該表示部の画面を電気的にm×n(m,nは正の
整数)の格子状に分割した格子点に対応して前記
格子点の情報をN(Nは正の整数)ビツト並列に
記憶する点記憶回路と、外部機器インターフエイ
ス部と上記各部を制御する制御部とから構成され
るラスタスキヤン型陰極線管図形表示装置におい
て、前記点記憶回路から読み出した情報を一時記
憶するNビツトからなる第1レジスタと、該第1
レジスタの情報が更新される際に前記第1レジス
タの情報を一時記憶するNビツトからなる第2レ
ジスタと、前記2つのレジスタの並列2N―1ビ
ツト情報から連続したNビツトを選択するセレク
タと、該セレクタの出力Nビツトを直列情報に変
換する並列直列変換回路とを具備し、ラスタスキ
ヤン方向に1格子点単位でスクロールさせること
を特徴とする陰極線管図形表示装置が提案されて
いる(特願昭55―187418号)。
上述の表示装置は、第1図に示すように、絵素
情報をNビツトずつ並列に記憶する点記憶回路2
を読み出すためのアドレス発生回路(カウンタ)
1と、点記憶回路2の読み出し信号(Nビツト)
を記憶する第1レジスタ3と、該第1レジスタ3
のNビツト出力信号を格納する第2レジスタ4
と、第1レジスタ3および第2レジスタ4の出力
を入力し、連続したNビツトを選択出力するセレ
クタ5と、該セレクタ5の出力をNビツト並列に
格納し、ラスタ方向の走査速度に同期したシフト
クロツクによつて直列に出力するシフトレジスタ
6と、上記シフトクロツクおよびカウンタ1のカ
ウントクロツク等を発生するタイミング発生回路
8と、表示部7とを備えている。そして、セレク
タ5の出力するNビツトを、図示されないスクロ
ールアドレス信号により任意のビツト数だけずら
せることによりNビツト以下のスクロール機能を
持たせるようにしている。Nビツト以上のスクロ
ールは、点記憶回路の読み出しアドレスを変更す
ることにより可能である。上記装置の動作につい
て概説すると、カウンタ1は第2図aに示すよう
な表示有効期間を示す有効信号aおよびあらかじ
め設定されたスキヤンの開始点に対応する点記憶
回路4のアドレス、すなわち開始アドレスAにカ
ウントクロツクごとに順次1を加えたアドレス信
号bを出力する(第2図b参照)。そして、先ず
最初に、点記憶回路2のアドレスAに格納された
Nビツトのデータ(A)が読み出され、読出しクロツ
クに同期して第1レジスタ3に格納される(第2
図c参照)。格納されるタイミングは、第2クロ
ツクの立上りである。そして、次の第3クロツク
では、第2レジスタ4に第1レジスタ3の内容、
すなわちアドレスAの内容(A)が移送格納されると
同時に、第1レジスタ3には点記憶回路2のA+
1番地の内容(A+1)が格納される(第2図
c,d参照)。この時点でセレクタ5に、第1レ
ジスタ3の内容(A+1)および第2レジスタ4
の内容(A)が与えられ、セレクタ5は図示されない
スクロールアドレス信号に対応して上記両セレク
タの出力信号から任意の連続Nビツトを選択出力
してシフトレジスタ6に格納する。その後シフト
レジスタ6は、タイミング発生回路8から与えら
れるシフトクロツクに従つて格納データを直列信
号に変換して任意の格子点数だけスクロールされ
た表示信号eを出力する。後続のNビツトに対し
ても同様である。従つて、表示信号eの送出は、
第2図eに示すように、有効信号aの立下りから
△T1だけ遅れて開始される。上述の構成および
動作の詳細については特願昭55―187418号添付明
細書に記載されている。
情報をNビツトずつ並列に記憶する点記憶回路2
を読み出すためのアドレス発生回路(カウンタ)
1と、点記憶回路2の読み出し信号(Nビツト)
を記憶する第1レジスタ3と、該第1レジスタ3
のNビツト出力信号を格納する第2レジスタ4
と、第1レジスタ3および第2レジスタ4の出力
を入力し、連続したNビツトを選択出力するセレ
クタ5と、該セレクタ5の出力をNビツト並列に
格納し、ラスタ方向の走査速度に同期したシフト
クロツクによつて直列に出力するシフトレジスタ
6と、上記シフトクロツクおよびカウンタ1のカ
ウントクロツク等を発生するタイミング発生回路
8と、表示部7とを備えている。そして、セレク
タ5の出力するNビツトを、図示されないスクロ
ールアドレス信号により任意のビツト数だけずら
せることによりNビツト以下のスクロール機能を
持たせるようにしている。Nビツト以上のスクロ
ールは、点記憶回路の読み出しアドレスを変更す
ることにより可能である。上記装置の動作につい
て概説すると、カウンタ1は第2図aに示すよう
な表示有効期間を示す有効信号aおよびあらかじ
め設定されたスキヤンの開始点に対応する点記憶
回路4のアドレス、すなわち開始アドレスAにカ
ウントクロツクごとに順次1を加えたアドレス信
号bを出力する(第2図b参照)。そして、先ず
最初に、点記憶回路2のアドレスAに格納された
Nビツトのデータ(A)が読み出され、読出しクロツ
クに同期して第1レジスタ3に格納される(第2
図c参照)。格納されるタイミングは、第2クロ
ツクの立上りである。そして、次の第3クロツク
では、第2レジスタ4に第1レジスタ3の内容、
すなわちアドレスAの内容(A)が移送格納されると
同時に、第1レジスタ3には点記憶回路2のA+
1番地の内容(A+1)が格納される(第2図
c,d参照)。この時点でセレクタ5に、第1レ
ジスタ3の内容(A+1)および第2レジスタ4
の内容(A)が与えられ、セレクタ5は図示されない
スクロールアドレス信号に対応して上記両セレク
タの出力信号から任意の連続Nビツトを選択出力
してシフトレジスタ6に格納する。その後シフト
レジスタ6は、タイミング発生回路8から与えら
れるシフトクロツクに従つて格納データを直列信
号に変換して任意の格子点数だけスクロールされ
た表示信号eを出力する。後続のNビツトに対し
ても同様である。従つて、表示信号eの送出は、
第2図eに示すように、有効信号aの立下りから
△T1だけ遅れて開始される。上述の構成および
動作の詳細については特願昭55―187418号添付明
細書に記載されている。
上述の従来の表示装置は、拡大表示機能を持た
せることも可能である。例えば、拡大係数2倍の
場合については、1絵素の表示時間が2倍になる
ため、点記憶回路から読出すためのカウンタ周期
を2倍にする。すなわち、カウンタ1の出力する
アドレス信号bは、第3図bに示すように、信号
aの立下りから開始アドレスAとなり、以後2ク
ロツクごとに“1”加算される。従つて、第1レ
ジスタ3の内容は、同図cに示すように、第2ク
ロツクで点記憶回路2のA番地の内容(A)となり、
以後2クロツクごとに1番地次のデータが格納さ
れる。そして、第2レジスタ3には、同図dに示
すように第4クロツクで前記第1レジスタのデー
タが格納される。従つて、シフトレジスタ6から
2倍に拡大された表示信号eが出力されるのは、
同図eに示すように有効信号aの立下りから△
T2だけ遅れることになる。上記遅れ時間△T2は、
前述の拡大表示しない場合の遅れ時間△T1より
1クロツク分だけ大である。すなわち、上述の従
来の表示装置で拡大表示するときは、拡大係数に
よつて表示信号の遅れ時間が変化し、画面上の表
示開始位置が変化してしまうという欠点がある。
せることも可能である。例えば、拡大係数2倍の
場合については、1絵素の表示時間が2倍になる
ため、点記憶回路から読出すためのカウンタ周期
を2倍にする。すなわち、カウンタ1の出力する
アドレス信号bは、第3図bに示すように、信号
aの立下りから開始アドレスAとなり、以後2ク
ロツクごとに“1”加算される。従つて、第1レ
ジスタ3の内容は、同図cに示すように、第2ク
ロツクで点記憶回路2のA番地の内容(A)となり、
以後2クロツクごとに1番地次のデータが格納さ
れる。そして、第2レジスタ3には、同図dに示
すように第4クロツクで前記第1レジスタのデー
タが格納される。従つて、シフトレジスタ6から
2倍に拡大された表示信号eが出力されるのは、
同図eに示すように有効信号aの立下りから△
T2だけ遅れることになる。上記遅れ時間△T2は、
前述の拡大表示しない場合の遅れ時間△T1より
1クロツク分だけ大である。すなわち、上述の従
来の表示装置で拡大表示するときは、拡大係数に
よつて表示信号の遅れ時間が変化し、画面上の表
示開始位置が変化してしまうという欠点がある。
本発明の目的は、上述の従来の欠点を解決し、
拡大表示する場合でも拡大しない場合と同じ遅れ
時間で表示信号を出力させることができる陰極線
管図形表示装置を提供することにある。
拡大表示する場合でも拡大しない場合と同じ遅れ
時間で表示信号を出力させることができる陰極線
管図形表示装置を提供することにある。
本発明の表示装置は、陰極線表示部と、該表示
部の表示面をm×nに分割した各絵素に対応する
表示情報をNビツト単位の複数の記憶位置に記憶
しNビツトずつ並列に読み出される点記憶回路
と、該点記憶回路に読出しアドレス信号を供給す
るアドレス発生回路と、前記点記憶回路から読み
出したNビツトの並列データを格納する第1レジ
スタおよび該第1レジスタの出力データを格納す
る第2レジスタと、上記第1および第2レジスタ
の出力データを入力し任意の連続するNビツトの
データを選択出力するセレクタと、該セレクタの
出力データを並列に格納し直列信号に変換出力し
て前記陰極線表示部に入力させるシフトレジスタ
と、上記各部のカウントクロツク,シフトクロツ
ク,読出し書込みクロツク等を出力するタイミン
グ発生回路とを備えて、前記セレクタの選択を制
御することによりラスタスキヤン方向に1絵素単
位でスクロールさせることが可能な陰極線管図形
表示装置において、前記アドレス発生回路は、最
初のアドレス信号の出力と2回目のアドレス信号
の出力を拡大係数にかかわらず一定の時間間隔で
出力し、3回目以後のアドレス信号は、拡大係数
に対応した倍率の時間間隔で出力するように構成
されたことを特徴とする。
部の表示面をm×nに分割した各絵素に対応する
表示情報をNビツト単位の複数の記憶位置に記憶
しNビツトずつ並列に読み出される点記憶回路
と、該点記憶回路に読出しアドレス信号を供給す
るアドレス発生回路と、前記点記憶回路から読み
出したNビツトの並列データを格納する第1レジ
スタおよび該第1レジスタの出力データを格納す
る第2レジスタと、上記第1および第2レジスタ
の出力データを入力し任意の連続するNビツトの
データを選択出力するセレクタと、該セレクタの
出力データを並列に格納し直列信号に変換出力し
て前記陰極線表示部に入力させるシフトレジスタ
と、上記各部のカウントクロツク,シフトクロツ
ク,読出し書込みクロツク等を出力するタイミン
グ発生回路とを備えて、前記セレクタの選択を制
御することによりラスタスキヤン方向に1絵素単
位でスクロールさせることが可能な陰極線管図形
表示装置において、前記アドレス発生回路は、最
初のアドレス信号の出力と2回目のアドレス信号
の出力を拡大係数にかかわらず一定の時間間隔で
出力し、3回目以後のアドレス信号は、拡大係数
に対応した倍率の時間間隔で出力するように構成
されたことを特徴とする。
次に、本発明について、図面を参照して詳細に
説明する。
説明する。
第4図は、本発明の一実施例を示すブロツク図
である。すなわち、本実施例においては、点記憶
回路2,第1レジスタ3,第2レジスタ4,セレ
クタ5,シフトレジスタ6,表示部7は第1図で
説明した従来例と同一であり、第1カウンタ1A
は、第1図のアドレス発生回路(カウンタ)1と
同様である。しかし、第2カウンタ1Bは読出し
サイクル1回分だけカウンタ1Aより遅れて動作
するカウンタであり、アドレスセレクタ1Cは、
上記2つのカウンタ1Aおよび1Bの出力を入力
し、カウンタ1Aの有効信号aAがローレベルで第
2カウンタ1Bの有効信号aBがハイレベルのとき
は第1カウンタ1Aを選択し、第2カウンタ1B
の有効信号aBがローレベルになると第2カウンタ
1Bを選択する。たとえば、有効信号aAおよびaB
を内蔵する排他的論理和回路で結合して、セレク
ト信号aA′を作成すれば、該セレクト信号aA′によ
り第1カウンタ1Aの出力を選択することができ
る。本実施例では上記第1カウンタ1A,第2カ
ウンタ2Aおよびアドレスセレクタ1C等でアド
レス発生回路を構成している。タイミング発生回
路8は、カウントクロツクをカウンタ1A,1B
に供給し、シフトクロツクをシフトレジスタ6へ
供給する。また、カウントクロツクに同期して点
記憶回路2,第1レジスタ3,第2レジスタ4,
シフトレジスタ6等の読出し,書込みのためのク
ロツク等を供給する。第1カウンタ1Aには、ス
キヤンの開始点に対応する点記憶回路2のアドレ
スすなわち開始アドレス“A”が上位装置からバ
ス等を介してあらかじめ設定され、第2カウンタ
1Bには上記開始アドレス“A”に“1”が加算
されたアドレス“A+1”が初期設定される。
である。すなわち、本実施例においては、点記憶
回路2,第1レジスタ3,第2レジスタ4,セレ
クタ5,シフトレジスタ6,表示部7は第1図で
説明した従来例と同一であり、第1カウンタ1A
は、第1図のアドレス発生回路(カウンタ)1と
同様である。しかし、第2カウンタ1Bは読出し
サイクル1回分だけカウンタ1Aより遅れて動作
するカウンタであり、アドレスセレクタ1Cは、
上記2つのカウンタ1Aおよび1Bの出力を入力
し、カウンタ1Aの有効信号aAがローレベルで第
2カウンタ1Bの有効信号aBがハイレベルのとき
は第1カウンタ1Aを選択し、第2カウンタ1B
の有効信号aBがローレベルになると第2カウンタ
1Bを選択する。たとえば、有効信号aAおよびaB
を内蔵する排他的論理和回路で結合して、セレク
ト信号aA′を作成すれば、該セレクト信号aA′によ
り第1カウンタ1Aの出力を選択することができ
る。本実施例では上記第1カウンタ1A,第2カ
ウンタ2Aおよびアドレスセレクタ1C等でアド
レス発生回路を構成している。タイミング発生回
路8は、カウントクロツクをカウンタ1A,1B
に供給し、シフトクロツクをシフトレジスタ6へ
供給する。また、カウントクロツクに同期して点
記憶回路2,第1レジスタ3,第2レジスタ4,
シフトレジスタ6等の読出し,書込みのためのク
ロツク等を供給する。第1カウンタ1Aには、ス
キヤンの開始点に対応する点記憶回路2のアドレ
スすなわち開始アドレス“A”が上位装置からバ
ス等を介してあらかじめ設定され、第2カウンタ
1Bには上記開始アドレス“A”に“1”が加算
されたアドレス“A+1”が初期設定される。
次に、本実施例の動作について説明する。先ず
拡大表示しないとき、すなわち、拡大係数が1で
ある場合は、第1カウンタ1Aがカウントを開始
し、有効信号aAおよびアドレス信号bAを出力す
る。アドレス信号bAは、最初“A”でありカウン
トクロツクごとに“1”加算されて“A+1”,
“A+2”,……となる(第5図a,b参照)。つ
いで、1カウントクロツク遅れて、第2カウンタ
1Bがカウントを開始し、有効信号aBおよびアド
レス信号bBを出力する(同図c,d参照)。アド
レス信号bBは最初“A+1”でありカウントクロ
ツクごとに“1”加算されて“A+2”,“A+
3”,……となる。セレクト信号aA′は、同図eに
示すように、有効信号aAがローレベルで有効信号
aBがハイレベルの期間のみローレベルとなる。従
つて、アドレスセレクタ1Cは、セレクト信号
aA′により第1カウンタ1Aを選択出力し、有効
信号aBによつて第2カウンタ1Bを選択出力す
る。すなわち、アドレスセレクタ1Cの出力する
アドレス信号bnは、第5図fに示すように最初
“A”であり、カウントクロツクごとに“1”加
算された信号となる。この場合は、結果的には、
第1レジスタ1Aの出力をそのまま出力する前述
の従来例と同じになり、第1レジスタ3,第2レ
ジスタ4に格納されるデータは、それぞれ同図
g,hに示すようになる。従つて、シフトレジス
タ6からは同図iに示すように、有効信号aAの立
下りから遅延時間△T1だけ遅れた表示信号eが
出力される。上記遅延時間△T1は、第1図で説
明した従来例の遅延時間と同じである。スクロー
ルは、スクロールアドレス信号をセレクタ5に与
えることにより任意ビツト数だけスクロールする
ことができる。
拡大表示しないとき、すなわち、拡大係数が1で
ある場合は、第1カウンタ1Aがカウントを開始
し、有効信号aAおよびアドレス信号bAを出力す
る。アドレス信号bAは、最初“A”でありカウン
トクロツクごとに“1”加算されて“A+1”,
“A+2”,……となる(第5図a,b参照)。つ
いで、1カウントクロツク遅れて、第2カウンタ
1Bがカウントを開始し、有効信号aBおよびアド
レス信号bBを出力する(同図c,d参照)。アド
レス信号bBは最初“A+1”でありカウントクロ
ツクごとに“1”加算されて“A+2”,“A+
3”,……となる。セレクト信号aA′は、同図eに
示すように、有効信号aAがローレベルで有効信号
aBがハイレベルの期間のみローレベルとなる。従
つて、アドレスセレクタ1Cは、セレクト信号
aA′により第1カウンタ1Aを選択出力し、有効
信号aBによつて第2カウンタ1Bを選択出力す
る。すなわち、アドレスセレクタ1Cの出力する
アドレス信号bnは、第5図fに示すように最初
“A”であり、カウントクロツクごとに“1”加
算された信号となる。この場合は、結果的には、
第1レジスタ1Aの出力をそのまま出力する前述
の従来例と同じになり、第1レジスタ3,第2レ
ジスタ4に格納されるデータは、それぞれ同図
g,hに示すようになる。従つて、シフトレジス
タ6からは同図iに示すように、有効信号aAの立
下りから遅延時間△T1だけ遅れた表示信号eが
出力される。上記遅延時間△T1は、第1図で説
明した従来例の遅延時間と同じである。スクロー
ルは、スクロールアドレス信号をセレクタ5に与
えることにより任意ビツト数だけスクロールする
ことができる。
次に、拡大係数が2の場合について説明する。
この場合は、第1カウンタ1Aは、第6図bに示
すように、2カウントクロツクごとに“1”加算
し、アドレス信号bAは、“A”から始まつて、1
回おきに“A+1”,“A+2”,……となる。有
効信号aAは最初の出力時点からローレベルとな
る。そして、第2カウンタ1Bは、同図c,dに
示すように、第1カウンタ1Aより1クロツク分
遅れて有効信号aBおよびアドレス信号bBを出力す
る。アドレス信号bBは、“A+1”から始まつて、
1回おきに“A+2”,“A+3”,……と変化す
る。そして、セレクト信号aA′は同図eに示すよ
うになるから、アドレスセレクタ1Cの出力する
アドレス信号bnは、同図fに示すように、第1
クロツクで“A”,第2クロツクで“A+1”,第
3クロツクで“0”,第4クロツクで“A+2”
となり、以後1回おきに“A+3”,“A+4”,
……となる。従つて、第1レジスタ3の内容は、
同図gに示すように、第2クロツクで(A),第3,
第4クロツクでは(A+1),第5,第6クロツ
クでは(A+2),……となり、第2レジスタ4
の内容は同図hに示すように、第3,第4クロツ
クで(A),第5,第6クロツクで(A+1),……
となる。ここに、(A),(A+1),……は、それぞ
れ点記憶回路2のA番地,A+1番地,……に記
憶されているNビツトのデータを示すものとす
る。従つて、セレクタ5には、第3クロツクでA
番地およびA+1番地のデータ(A)および(A+
1)が与えられるから、セレクタ5は上記データ
のうち連続Nビツトを出力してシフトレジスタ6
に並列入力することができる。そして、シフトレ
ジスタ6の出力する表示信号eは、同図iに示す
ように、有効信号aAの立下りから△T2nの遅延時
間後に出力される。上記遅延時間△T2nは、第5
図に示した拡大係数1の場合の遅延時間△T1と
同じ大きさである。従つて、本実施例において
は、拡大係数の如何にかかわらず、表示開始位置
の遅れが一定であるから、画面表示開始位置が変
化しないという効果がある。スクロール機能は勿
論セレクタ5の選択を制御することによつて、従
来と同様に行なうことができる。本発明は、第3
図に示した実施例の構成と異なつても、拡大係数
によらず、ラスタ方向の第1回目と第2回目の点
記憶回路の読出し間隔が一定であるように構成す
れば良いことは勿論である。すなわち、アドレス
信号発生回路から1回目と2回目のアドレス信号
が一定時間で出力され、その後は拡大係数に応じ
た時間間隔で出力されるように構成すれば良い。
この場合は、第1カウンタ1Aは、第6図bに示
すように、2カウントクロツクごとに“1”加算
し、アドレス信号bAは、“A”から始まつて、1
回おきに“A+1”,“A+2”,……となる。有
効信号aAは最初の出力時点からローレベルとな
る。そして、第2カウンタ1Bは、同図c,dに
示すように、第1カウンタ1Aより1クロツク分
遅れて有効信号aBおよびアドレス信号bBを出力す
る。アドレス信号bBは、“A+1”から始まつて、
1回おきに“A+2”,“A+3”,……と変化す
る。そして、セレクト信号aA′は同図eに示すよ
うになるから、アドレスセレクタ1Cの出力する
アドレス信号bnは、同図fに示すように、第1
クロツクで“A”,第2クロツクで“A+1”,第
3クロツクで“0”,第4クロツクで“A+2”
となり、以後1回おきに“A+3”,“A+4”,
……となる。従つて、第1レジスタ3の内容は、
同図gに示すように、第2クロツクで(A),第3,
第4クロツクでは(A+1),第5,第6クロツ
クでは(A+2),……となり、第2レジスタ4
の内容は同図hに示すように、第3,第4クロツ
クで(A),第5,第6クロツクで(A+1),……
となる。ここに、(A),(A+1),……は、それぞ
れ点記憶回路2のA番地,A+1番地,……に記
憶されているNビツトのデータを示すものとす
る。従つて、セレクタ5には、第3クロツクでA
番地およびA+1番地のデータ(A)および(A+
1)が与えられるから、セレクタ5は上記データ
のうち連続Nビツトを出力してシフトレジスタ6
に並列入力することができる。そして、シフトレ
ジスタ6の出力する表示信号eは、同図iに示す
ように、有効信号aAの立下りから△T2nの遅延時
間後に出力される。上記遅延時間△T2nは、第5
図に示した拡大係数1の場合の遅延時間△T1と
同じ大きさである。従つて、本実施例において
は、拡大係数の如何にかかわらず、表示開始位置
の遅れが一定であるから、画面表示開始位置が変
化しないという効果がある。スクロール機能は勿
論セレクタ5の選択を制御することによつて、従
来と同様に行なうことができる。本発明は、第3
図に示した実施例の構成と異なつても、拡大係数
によらず、ラスタ方向の第1回目と第2回目の点
記憶回路の読出し間隔が一定であるように構成す
れば良いことは勿論である。すなわち、アドレス
信号発生回路から1回目と2回目のアドレス信号
が一定時間で出力され、その後は拡大係数に応じ
た時間間隔で出力されるように構成すれば良い。
以上のように、本発明においては、点記憶回路
の読出しのためのアドレス信号の1回目と2回目
は、拡大係数の如何にかかわらず一定時間間隔で
送出し、以後は拡大係数に応じた時間間隔で送出
するように構成されているから、拡大係数の如何
にかかわらず表示開始位置を一定にすることがで
きる効果を有する。スクロール機能については従
来と同様である。すなわち、拡大機能およびスク
ロール機能をあわせ持ち、拡大係数によつて表示
位置が変化しない表示装置を提供することができ
る。
の読出しのためのアドレス信号の1回目と2回目
は、拡大係数の如何にかかわらず一定時間間隔で
送出し、以後は拡大係数に応じた時間間隔で送出
するように構成されているから、拡大係数の如何
にかかわらず表示開始位置を一定にすることがで
きる効果を有する。スクロール機能については従
来と同様である。すなわち、拡大機能およびスク
ロール機能をあわせ持ち、拡大係数によつて表示
位置が変化しない表示装置を提供することができ
る。
第1図は従来の陰極線管図形表示装置であつて
スクロール機能を有するものの一例を示すブロツ
ク図、第2図は上記従来例の拡大係数1の場合の
動作を説明するための各部信号又は格納データを
示すタイムチヤート、第3図は上記従来例の拡大
係数2の場合の同様なタイムチヤート、第4図は
本発明の一実施例を示すブロツク図、第5図は上
記実施例における拡大係数1の場合の動作を説明
するための各部信号又は格納データを示すタイム
チヤート、第6図は上記実施例における拡大係数
2の場合の同様なタイムチヤートである。 図において、1…アドレス発生回路(カウン
タ)、2…点記憶回路、3…第1レジスタ、4…
第2レジスタ、5…セレクタ、6…シフトレジス
タ、7…表示部、8…タイミング発生回路、1A
…第1カウンタ、1B…第2カウンタ、1C…ア
ドレスセレクタ。
スクロール機能を有するものの一例を示すブロツ
ク図、第2図は上記従来例の拡大係数1の場合の
動作を説明するための各部信号又は格納データを
示すタイムチヤート、第3図は上記従来例の拡大
係数2の場合の同様なタイムチヤート、第4図は
本発明の一実施例を示すブロツク図、第5図は上
記実施例における拡大係数1の場合の動作を説明
するための各部信号又は格納データを示すタイム
チヤート、第6図は上記実施例における拡大係数
2の場合の同様なタイムチヤートである。 図において、1…アドレス発生回路(カウン
タ)、2…点記憶回路、3…第1レジスタ、4…
第2レジスタ、5…セレクタ、6…シフトレジス
タ、7…表示部、8…タイミング発生回路、1A
…第1カウンタ、1B…第2カウンタ、1C…ア
ドレスセレクタ。
Claims (1)
- 【特許請求の範囲】 1 陰極線表示部と、該表示部の表示面をm×n
に分割した各絵素に対応する表示情報をNビツト
単位の複数の記憶位置に記憶しNビツトずつ並列
に読み出される点記憶回路と、該点記憶回路に読
出しアドレス信号を供給するアドレス発生回路
と、前記点記憶回路から読み出したNビツトの並
列データを格納する第1レジスタおよび該第1レ
ジスタの出力データを格納する第2レジスタと、
上記第1および第2レジスタの出力データを入力
し任意の連続するNビツトのデータを選択出力す
るセレクタと、該セレクタの出力データを並列に
格納し直列信号に変換出力して前記陰極線表示部
に入力させるシフトレジスタと、上記各部のカウ
ントクロツク,シフトクロツク,読出し書込みク
ロツク等を出力するタイミング発生回路とを備え
て、前記セレクタの選択を制御することによりラ
スタスキヤン方向に1絵素単位でスクロールさせ
ることが可能な陰極線管図形表示装置において、
前記アドレス発生回路は、最初のアドレス信号の
出力と2回目のアドレス信号の出力を拡大係数に
かかわらず一定の時間間隔で出力し、3回目以後
のアドレス信号は、拡大係数に対応した倍率の時
間間隔で出力するように構成されたことを特徴と
する陰極線管図形表示装置。 2 特許請求の範囲第1項記載の陰極線管図形表
示装置において、前記アドレス発生回路は、初期
設定値の出力後拡大係数に応じたカウントクロツ
ク数ごとに順次1加算されたアドレス信号を出力
する第1カウンタと、該第1カウンタより1カウ
ントクロツク遅れて上記初期設定値より1だけ大
であるアドレス信号を出力し以後拡大係数に応じ
たカウントクロツク数ごとに順次1加算されたア
ドレス信号を出力する第2カウンタと、最初の1
クロツク期間前記第1カウンタの出力を選択出力
し、2クロツク目から前記第2カウンタの出力を
選択出力するアドレスセレクタとを備えたことを
特徴とするもの。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2820882A JPS58145988A (ja) | 1982-02-25 | 1982-02-25 | 陰極線管図形表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2820882A JPS58145988A (ja) | 1982-02-25 | 1982-02-25 | 陰極線管図形表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58145988A JPS58145988A (ja) | 1983-08-31 |
JPS6330634B2 true JPS6330634B2 (ja) | 1988-06-20 |
Family
ID=12242231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2820882A Granted JPS58145988A (ja) | 1982-02-25 | 1982-02-25 | 陰極線管図形表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58145988A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59174899A (ja) * | 1983-03-25 | 1984-10-03 | ソニー株式会社 | 音声過渡点検出方法 |
JPS6159391A (ja) * | 1984-08-30 | 1986-03-26 | 日本電気ホームエレクトロニクス株式会社 | 静止画移動回路 |
JPS62296191A (ja) * | 1986-06-16 | 1987-12-23 | 富士ゼロックス株式会社 | デイスプレイ装置のスクロ−ル制御装置 |
-
1982
- 1982-02-25 JP JP2820882A patent/JPS58145988A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58145988A (ja) | 1983-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS587183A (ja) | ビデオ信号変換装置 | |
US7352494B2 (en) | Pixel block data generating device and pixel block data generating method | |
JPS6210470B2 (ja) | ||
JPH08171384A (ja) | 走査変換方法及びその装置 | |
JPS6330634B2 (ja) | ||
US5774108A (en) | Processing system with display screen scrolling | |
KR20000011488A (ko) | 디지털영상데이터의저장및복구를위한방법및장치 | |
JPH0223872B2 (ja) | ||
JP2853743B2 (ja) | ビデオプリンタ | |
KR100232028B1 (ko) | 모자이크 효과 발생 장치 | |
GB2151824A (en) | Video display control apparatus | |
JP2574871B2 (ja) | 表示装置 | |
KR100238295B1 (ko) | 디스플레이용 수평 데이터 확장회로 | |
KR100213003B1 (ko) | 문자확대장치 | |
JPS6172331A (ja) | 画像デ−タ読出回路 | |
US20050162438A1 (en) | System including address generator and address generator | |
JP2824708B2 (ja) | 図形描画装置 | |
JPS59121091A (ja) | 表示装置 | |
SU1714584A1 (ru) | Устройство дл отображени графической информации | |
JP3265791B2 (ja) | Ohp用表示装置 | |
JPH11288257A (ja) | 圧縮表示方法及びその装置 | |
JPH0571113B2 (ja) | ||
KR0160747B1 (ko) | 화면 확대를 위한 어드레스 발생 장치 | |
JPS61267874A (ja) | 画像拡大縮小装置 | |
JPS61105587A (ja) | Crt制御装置 |