JPH0223872B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、陰極線管図形表示装置に関し、特
に、ラスタスキヤン型陰極線管図形表示装置にお
ける高速スキヤン方向の１絵素（格子点）単位に
てスクロールする表示装置に関する。

従来、陰極線管図形表示装置においては、表示
画面をｍ×ｎに電気的に分割した格子点に対応し
た記憶回路を有しているが、その記憶回路は複数
個の記憶素子をＮビツト並列に並べその記憶素子
をｍ／Ｎ回アドレスをカウントアツプしながら画
面に対応した格子点情報を読み出していた。この
とき、その記憶回路は画面の表示開始の表示ラス
タを表示するときに、画面のスクロール開始アド
レスが表示開始アドレスとして入力され、そのア
ドレスで決定されたＮビツト分の格子点データが
並列に呼び出される。これをシリアルに変換して
Ｎビツト分表示する。次にスクロール開始アドレ
スに１アドレス加算して次のＮビツト分記憶回路
より読み出し表示する。これを１ラスタ分繰り返
して画面の最初の有効ラスタを表示する。１ラス
タの最後のアドレスを表示した後にモニタの帰線
期間に入る。この間に記憶回路の水平方向のピツ
チ分のアドレスを加算して次の表示ラスタの表示
開始アドレスを生成して上記と同じ動作をするこ
とにより１ラスタ分表示する。また帰線期間に入
るのでこのとき再び表示開始アドレスに記憶回路
の水平方向のピツチ分のアドレスを加算して次の
表示ラスタの表示開始アドレスを生成して表示す
る。これを表示有効ラスタ分繰り返すことにより
１画面分表示し、垂直方向の帰線期間内に画面の
スクロール開始アドレスを表示開始アドレスにも
どしてこれを各フレームごと繰り返し表示させる
ことにより表示している。この技術は1983年10月
に日本電気株式会社より発行されたμPD7220
GDCユーザーズ・マニユアルの第67項〜第93項
に記載されており、一般的にこの表示方法がとら
れていた。

従つて、Ｎビツト単位でのスクロールはその点
記憶回路の読み出しアドレスを変更すること、即
ち画面のスクロール開始アドレスを変更すること
により容易に行えるが、１格子点単位でスクロー
ルするには、並列に読み出した情報を、直列信号
に変換した後に１ラスタ分の１格子点表示時間よ
り高速の記憶素子に一時記憶させ、表示タイミン
グに合わせて１格子点単位の高速なカウンタを動
作させることにより、実現されていた。

このことは、１格子点の表示時間より短いか、
或いは同じ時間の読み出しを可能とさせる高速記
憶素子を用いなければならず、記憶素子の読み出
し速度の限界及び高価格となる欠点を有してい
た。

本発明は従来の技術に内在する前記欠点を除去
する為になされたものであり、従つて本発明の目
的は、高速記憶素子及び１格子点単位での高速カ
ウンタを不用とならしめて、廉価に構成でき、容
易にしかも的確に１格子点単位にてスクロール動
作をなし得る新規な図形表示装置を提供すること
にある。

上記目的を達成する為に、本発明に係る陰極線
管図形表示装置は、陰極線管表示部と、該表示部
の画面を電気的に水平方向ｍ×垂直方向ｎ（ｍ、
ｎは正の整数）の格子状に分割した格子点に対応
して前記格子点の情報をＮ（Ｎは正の整数）ビツ
ト並列に記憶する点記憶回路と、外部機器インタ
ーフエース部と上記各部を制御する制御部とから
構成されるラスタスキヤン型陰極線管図形表示装
置において、前記点記憶回路から読み出した情報
を一時記憶するＮビツトからなる第１レジスタ
と、該第１レジスタの情報が更新される際に前記
第１レジスタの情報を一時記憶するＮビツトから
なる第２レジスタと、前記２つのレジスタのうち
第１レジスタの最も後に表示されるべきビツトを
除いた並列2N−１ビツト情報から連続したＮビ
ツトを選択するセレクタと、該セレクタの出力Ｎ
ビツトを直列情報に変換する並列直列変換回路と
を具備して構成され、且つ前記点記憶回路から格
子点情報を読み出す回数を従来はｍ／Ｎ回行つて
いたが本発明では（ｍ／Ｎ）＋１回読み出しその
中連続したｍビツトを前記セレクタにてセレクト
することにより、ラスタスキヤン方向に１格子点
単位でスクロールさせることを特徴としている。

以下、本発明をその良好な一実施例について図
面を参照しながら詳細に説明する。

第１図は本発明の一実施例を示すブロツク構成
図である。

第１図を参照するに、参照番号１，３はレジス
タ、２は点記憶回路読み出し制御回路、４は点記
憶回路、５はタイミング発生回路、６は並列直列
変換回路を含む表示制御回路、７はビデオ回路、
８は陰極線管表示部、１０１，１０２はデータバ
スをそれぞれ示す。

本実施例では、例えば、点記憶回路４のサイズ
はラスタ方向1024ドツト、副走査方向1024ドツト
分のメモリを有していて、表示部８の画面にはｍ
＝640ドツト、ｎ＝512ドツト表示されており、点
記憶回路４の並列数Ｎは８である。いまラスタ方
向は1024ドツト分メモリは有しているが、電気的
に記憶素子に入力されるアドレスは並列数Ｎで割
つた1024/8＝128アドレス分と副走査方向1024ア
ドレス分が点記憶回路読み出し制御回路２より点
記憶回路４に入力される。Ｎビツト内のスクロー
ル指定アドレス分はレジスタ３より並列直列変換
回路６内に具備されるセレクタ（第３図のマルチ
プレクサ１２〜１９）にセレクトアドレスとして
入力される。

画面スクロールする場合には表示画面のスキヤ
ン開始アドレス（８ビツト単位の画面スクロール
アドレス）をレジスタ１にデータバス１０１を介
して書き込む。

このスキヤン開始アドレスは、点記憶回路読み
出し制御回路２に格納され、タイミング発生回路
５からのカウントクロツクによりカウントアツプ
され、点記憶回路４に読み出しアドレスとして入
力される。点記憶回路４から読み出されたデータ
648ドツト分の内、Ｎビツト内のスクロールアド
レスとして入力されたアドレスによりセレクトさ
れた640ドツト分が表示制御回路６により選択さ
れ、シリアルデータとなつてビデオ回路７に入力
されビデオ信号に変換されて陰極線管表示部８に
送られ表示される。

１ラスタの分表示が行われると水平帰線期間内
に次のラスタの表示開始アドレスとして前回表示
された前ラスタの表示開始アドレスに点記憶回路
４のラスタ方向のピツチ分1024／Ｎ＝1024/8＝
128が加算され、前述のようにそれをラスタ表示
開始アドレスとして１ラスタ分点記憶回路４を読
み出す。これを各ラスタごと繰り返し１フレーム
の表示を行う。

１フレーム表示終了後垂直帰線時間内にレジス
タ１に記憶されたスキヤン開始アドレスを点記憶
回路読み出し制御回路２に取り込む。このように
してＮビツト単位の表示スクロールとＮビツト内
の表示データのセレクトを組み合わせることによ
り水平方向１ビツト単位のスクロールが可能とな
る。

第２図は第１図に示した並列直列変換回路を含
む表示制御回路６の具体例を示す図である。図に
おいて、１０，１１はレジスタ、１２〜１９はマ
ルチプレクサ、２０はシフトレジスタをそれぞれ
示す。

点記憶回路４の出力は出力信号線２１，２２，
２３，２４，２５，２６，２７，２８を介してレ
ジスタ１０に２９のクロツクに同期して記憶さ
れ、レジスタ１０の出力は次の同期クロツクにて
レジスタ１１に記憶されると同時に、次のデータ
がレジスタ１０に記憶される。レジスタ１０，１
１の出力は信号線を介してマルチプレクサ１２，
１３，１４，１５，１６，１７，１８，１９にそ
れぞれ入力される。前記マルチプレクサは信号線
３０を介して入力される並列読み出し数に相当す
るスクロールアドレスによりそれぞれ入力される
８本のデータの内１本のみをシフトレジスタ２０
の入力として出力する。シフトレジスタ２０は、
信号線３１を介して入力されるロードクロツク並
びに信号線３２を介して入力されるシフトクロツ
クにて並列データを直列データに変換し、信号線
３３を介してビデオ回路７へと出力する。

この動作を第３図の基本動作例を用いて更に説
明する。１００は点記憶回路４の並列読み出しデ
ータであり、斜線を施した部分が“１”のビツト
を示す。１００のデータが第２図のレジスタ１１
に格納されているときに、１００ａのデータはレ
ジスタ１０に格納されている。同様に、１００ａ
のデータがレジスタ１１に格納されているときに
は１００ｂのデータはレジスタ１０に格納されて
いる。いま、１００のデータがレジスタ１１に格
納されているときに１１０のようにデータをセレ
クトしたときにはスクロールなし、１２０のよう
にセレクトしたときにはレジスタ１１の７ビツト
とレジスタ１０の１ビツトがセレクトされてちよ
うど１格子点分在にスクロールしたようになる。
同様に、１３０は２格子点、１４０は３格子点、
１５０は４格子点、１６０は５格子点、１７０は
６格子点、１８０は７格子点となる。それ以上の
スクロールは点記憶回路４の読み出しアドレスを
変更して拡張すれば、多格子点のスクロールが可
能となる。

１９０は１３０の２格子点分スクロールした例
を示す。この場合３３の信号線には２格子点スク
ロールに対応するコードが入力されている。

以上により本発明の内容の詳細を説明したが、
本発明より判るように、点記憶回路から読み出
し、且つ水平方向の表示ドツト数ｍに対しｍ＋Ｎ
ビツト読み出した並列データを直列データに変換
する以前にデータのシフトによりｍ×Ｎビツトか
らｍビツト選択することによつて１格子点単位に
てのスクロールを行う方式であれば、その回路構
成の何如にかかわらず成立することは勿論であ
る。

本発明によれば、以上説明したように、従来の
如く高価な高速記憶素子及び１格子点単位での高
速カウンタを必要とすることなく、きわめて簡単
な構成により、１格子点単位によるスクロールを
容易に、廉価にしかも的確になし得る効果が生ず
る。

以上本発明をその良好な一実施例について説明
したが、それは単なる例示的なものであり、ここ
で説明された実施例によつて本発明が限定される
ものではなく、その範囲から逸脱することなく
種々の変形、変更を含むものである。例えば、マ
ルチプレクサ１２〜１９の代案として並列シフト
回路等を適用できるし、また並列直列変換回路と
して用いられているシフトレジスタ２０の代わり
にROM等のメモリも使用できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク構成
図、第２図は並列直列変換回路を含む表示制御回
路の詳細図、第３図は本発明の基本動作例を示す
図である。 １，３，１０，１１……レジスタ、２……点記
憶回路読み出し制御回路、４……点記憶回路、５
……タイミング発生回路、６……並列直列変換回
路を含む表示制御回路、７……ビデオ回路、８…
…陰極線管表示部、１２，１３，１４，１５，１
６，１７，１８，１９……マルチプレクサ、２０
……シフトレジスタ、２１，２２，２３，２４，
２５，２６，２７，２８……点記憶回路からの出
力信号線、２９……クロツク信号線、３０……８
ビツト内のシフト数指定信号線、３１……ロード
クロツク、３２……シフトクロツク、３３……直
列信号出力線、１００，１００ａ，１００ｂ……
点記憶回路からの並列出力データ、１０１，１０
２……データバス、１１０……シフト０の並列デ
ータセレクトエリア、１２０……シフト１の並列
データセレクトエリア、１３０……シフト２の並
列データセレクトエリア、１４０……シフト３の
並列データセレクトエリア、１５０……シフト４
の並列データセレクトエリア、１６０……シフト
５の並列データセレクトエリア、１７０……シフ
ト６の並列データセレクトエリア、１８０……シ
フト７の並列データセレクトエリア、１９０……
シフト２のときのデータセレクト例。

Claims (1)

【特許請求の範囲】
1. １ 陰極線管表示部と、該表示部の画面を電気的
   に水平方向ｍ×垂直方向ｎ（ｍ、ｎ、は整数）の
   格子状に分割した格子点と対応してその格子点の
   情報を記憶し且つその点記憶回路の構成がＮビツ
   ト並列に読み出すような構成の場合Ｎビツト単位
   の水平スクロールを可能とする為にｍ＋Ｎビツト
   より大きい水平方向のドツト構成を有する点記憶
   回路と、該点記憶回路を読み出す為に水平方向に
   は現在の表示アドレスにＮビツトずつカウントア
   ツプさせまた垂直方向には前記点記憶回路の水平
   方向の構成ドツト／Ｎビツト分ずつ前ラスタの最
   初の表示開始アドレスに対し加算して表示させる
   読み出し制御回路とを有し、外部機器インターフ
   エース部と前記各部を制御する制御部とから主と
   して構成されるＮビツト単位でスクロールできる
   ラスタスキヤン型陰極線管図形表示装置におい
   て、前記点記憶回路から読み出した情報を一時記
   憶するＮビツトからなる第１レジスタと、該第１
   レジスタの情報を一時記憶する際に前記第１レジ
   スタの情報を一時記憶するＮビツトからなる第２
   レジスタと、前記２つのレジスタのうちの第１レ
   ジスタの最も後に表示されるべきビツトを除いた
   並列2N−１ビツト情報から連続したＮビツトを
   選択するセレクタと、該セレクタの出力Ｎビツト
   を直列情報に変換する並列直列変換回路とを具備
   し、Ｎビツト内の１ビツト（１格子点）単位でセ
   レクトできる前記セレクタ回路と前記Ｎビツト単
   位の記憶素子で構成された点記憶回路からｍ＋Ｎ
   ビツト分の格子点情報を得る為に読み出しを
   （ｍ／Ｎ）＋１回行い、更に表示に必要なドツト数
   ｍビツト分を前記セレクタにてセレクトし、且つ
   垂直方向には上記のように１ラスタ表示するごと
   に各ラスタの表示開始アドレスに対し点記憶回路
   の水平方向の構成ドツト／Ｎビツト分ずつ加算し
   て点記憶回路を読み出すことにより水平方向に１
   格子点単位でスクロールすることができることを
   特徴とする陰極線管図形表示装置。