SU1578739A1 - Устройство дл отображени информации - Google Patents

Abstract

Изобретение относитс  к технике отображени  информации и может быть использовано при построении многофункциональных станций индикации графических данных. Целью изобретени   вл етс  повышение качества отображени  информации за счет повышени  линейности развертывающих функций. Поставленна  цель достигаетс  тем, что в устройство, содержащее первый дискретизатор 1, два вычислительных блока 2, 3, два блока 4, 5 пам ти, введены два блока 6, 7 динамической коррекции и второй дискретизатор 8 с соответствующими св з ми, что позвол ет повысить точность вычислени  отдельных составл ющих развертывающих цифровых функций. 1 з.п. ф-лы, 5 ил.

Description

10

11

fe

ч

k

S4 00

СА О

Ф ие. 1

Изобретение относитс  к технике отображени  информации и может быть использовано при построении многофункциональных станций индикации графических данных.

Целью изобретени   вл етс  повышение качества отображени  информации за счет повышени  линейности развертывающих функций.

На фиг.1 представлена блок-схема устройства; на фиг.2 - функциональна  схема вычислительного блока; на фиг.З - функциональна  схема дискретизатора на фиг.4 - временна  диаграмма работы управл емых генераторов импульсов первого и второго дискретизаторов; на фиг,5 - функциональна  схема делител  частоты.

Устройство содержит первый дискре- тизатор 1, первый вычислительный блок 2, второй вычислительный блок 3, первый блок 4 пам ти, второй блок 5 пам ти, пер- аый блок 6 динамической коррекции, второй блок 7 динамической коррекции, второй дискретизатор 8, синхронизирующий вход 9 устройства, информационный входИО устройства, информационный выход 11 устройства.

Первый (второй) вычислительный блок 2 (3) содержит первый делитель 12 частоты, второй делитель 13 частоты, первый счетчик 14, второй счетчик 15, первый синхронизирующий вход 16 вычислительного блока 2 (3), информационный вход 17 вычислительного блока 2 (3), второй синхронизирующий вход 18 вычислительного блока, выход 19 счетчика 15.

Дискретизатор 1 (8) содержит элемент И-НЕ 20, формирователь 21 короткого импульса и управл емый генератор 22 импульсов , входы 23 дискретизэтора 1 (8), выходы 24 дискретизатора 1 {8.

Делитель 12 (13) частоты содержит управл емый делитель 25 частоты и дешифратор 26, тактовый вход. 27 делител  12 (13), информационный вход 28 делител  12 (13), выход 29 делител  12(13).

Вход первого дискретизатора 1 подключен к входу 9 синхронизации устройства , выход первого дискретизатора 1 соединен с входами дискретизации видимой части телевизионной строки первого и второго вычислительных блоков 2 и 3, вход первого блока 4 пам ти подключен к информационному входу 10, выход первого блока 2 пам ти соединен с информационными входами 17 первого и второго вычислительных блоков 2 и 3, вход второго дискретизатора 8 подключен к входу 9 синхронизации устройства, а его выход соединен с входами 16 и 18 дискретизации невидимой части

строки телевизионной строки первого и второго вычислительных блоков 2 и 3, выходы которых подключены к входам 23 соответственно первого и второго блоков 6 и 7 динамической коррекции. Выходы 24 блоков 6 и 7 динамической коррекции св заны с адресными входами второго блока 5 пам ти, выход которого подключен к выходу 11 устройства .

Тактовый вход первого делител  12 частоты и вход управлени  параллельным за-, несением информации первого счетчика 14 подключены к входу 16 дискретизации невидимой части телевизионной строки вычислительпого блока 2(3), информационные входы первого делител  12 частоты, первого счегчика 14 и второго делител  13 частоты подключены к информационному входу 17 блока 2 (3), вход тактировани  второго делител  13 частоты и вход управлени  параллельным занесениеминформации второго счетчика 15 подключены к входу 18 дискретизации видимой части телевизионной строки. Выход первого целител  12 частоты соединен со счетным входом первого счетчика 14. выход которого подключен к информационному входу второго счетчика 15, выход второго делител  13 соединен со счетным входом второго счетчика 15, выход

которого  вл етс  выходом 19 блока 2 (3).

Устройство работает следующим образом .

Во врем  пр мого хода электронного пуча по кадру первым и вторым блоками 1 и

8 дискретизации осуществл етс  разбиение соответственно периодов пр мого и обратного ходов электронного луча на растре. Количество импульсов, аырабатываемых первым и вторым дискретизаторами 1 и 8

определ етс  соотношением

а - с - ь

-- - |

b d

0)

где а - количество импульсов за интервал пр мого хода электронного луча по стро- ке, вырабатываемых первым дискретиза- тором 1;

b - количество элементов дискретизации изображени , укладывающихс  в интервале видимой части строки; с количество импульсов, вырабатываемых вторым дискретизатором 8 за один период кадровой развертки;

d - количество строчных гас щих импульсов , следующих э течение периода кад- ровой развертки;

k - аесовые коэффициенты двоичного кода.

Вырабатываемые первым и вторым ди- скретизаторами 1 и 8 импульсы поступают в вычислительные блоки 2 и 3, которые синхронно с телевизионной разверткой формируют коды развертывающих функций изображени  в соответствии с выражени ми х х cos (р - хо cos (р - у sin р - уо sin p + xjj(2)

у - xsin 4- xosin J + у cos / -yocosЈ + уо ,(3)

где х и у - коды на выходах соответственно первого и второго вычислительных блоков;

х и у - коды текущих значений координат электронного луча на растре;

хо и уо - координаты начала новой системы координат;

хо и уо - координаты центра вращени  изображени ;

р- угол поворота изображени .

Выражени  (2) и (3) представл ют собой математическое описание динамики (пере- мещение и вращение) произвольно вз той точки изображени  в плоскости экрана электронно-лучевой трубки.

Выражени  (2) и (3) могут быть записаны в виде

R-1

Bj + 2 2 j Bi +

j m

m - 1

j o

+ПЈу у -2 +Hi: i 0i n

n-1p-1

,+

(4)

i 0i n

m - 1R - 1

+ 2 У -2 jBj+2y -Bj+Hr,(5) j 0j m

где пит- разр дность целых частей кодов на выходах соответственно первого и второго вычислительных блоков 2 и 3;

AI и В) - значени  двоичных разр дов соответственно дл  и cosip ;

Р и R - полна  разр дность (включай дробную часть) кодов на выходах соответственно первого и второго вычислительных блоков 2 и 3;

Hi и На - посто нные составл ющие, полученные путем суммировани  вторых, четвертых и п тых членов дл  выражений соответственно (2) и (3).

Вычисление суммы текущих значений последних трех членов и результирующих значений функций из выражений (4) и (5) производитс  соответственно первым делителем 12 частоты и первым счетчиком 14, вторым делителем 13 частоты и вторым счетчиком 15. Исходные данные дл  вычислений поступают из первого блока 4 пам ти . На информационные входы первого делител  12 частоты, первого счетчика 14 и

5

1Г .

™

25

30

35

40

45

50 55

второго делител  13 частоты поступают соответственно код коэффициента третьего члена, код п того члена и код коэффициента первого члена выражений (2) и (3). Счетчики 14 и 15 формируют цифровые линейные функции с периодами, равными соответственно кадровой и строчной разверткам , поэтому занесение в них исходных значений происходит соответственно в начале кадра и в начале каждой очередной строки.

С выходов первого и второго вычислительных блоков 2 и 3 текущие коды значений х и у , включающие целые и дробные части, поступают на входы соответственно первого и второго блоков 6 и 7 динамической коррекции, где происходит приведение развертывающих функций развертывани  изображени  к форме, обеспечивающей симметрию последних относительно выбранной точки растра дл  любых значений угла (р , Коррекци  выполн етс  путем под- суммировани  к текущему значению функции величины, обеспечивающей компенсацию динамической ошибки вычислени . Откорректированные коды целых частей х и у поступают во второй блок 5 пам ти, где происходит считывание со скоростью развертки телевизионного растра кодов элементов детали изображени . Сигнал с выхода второго блока 5 пам ти может быть использован в качестве  ркостного сигнала изображени .

Вход щие в состав устройства блоки могут быть реализованы следующим образом .

Первый дискретизатор 1 (фиг.З) содержит элемент И-НЕ 20, формирователь 21 короткого импульса и управл емый генератор 22 импульсов. Первый и второй входы элемента И-НЕ 20 и тактовый вход формировател  21 короткого импульса подключены к первому входу 23 блока, а выход элемента И-НЕ 20 соединен с входом запуска формировател  21 короткого импульса и управл ющим входом управл емого генератора 22 импульсов. Выходы формировател  21 короткого импульса и управл емого генератора 22 импульсов подключены к выходу 24 блока. На элементе И-НЕ 20 происходит стробирование инверсного импульса кадрового гашени  (КГИ) инверсными строчными синхронизирующими импульсами (ССИ). Формирователь 21 короткого импульсз срабатывает по положительному перепаду уровней сигнала запуска. Управл емый генератор 22 вырабатывает (фиг.4) импульсы (НДС) при наличии

на его входе сигнала нулевого уровн . Элемент И-НЕ 20 может быть выполнен на элементе К155ЛАЗ, управл емый генератор 22 импульсов может быть реализован на микросхеме К531ГГ1.

Блок 4 пам ти в простейшем случае выполнен в виде регистра с разр дностью, равной суммарной разр дности п тых членов и коэффициентов первых и третьих членов выражений (2) и (3). Блок 4 пам ти может быть реализован с применением элементов К155ТМ8.

Состав и структура второго дискретиза- тора 8 аналогичны составу и структуре первого дискретизатора 1 с той лишь разницей, что на один из входов элемента И-НЕ вместо импульсов строчного гашени  поступают пр мые строчные синхронизирующие импульсы, а управл ющим дл  формировател  короткого импульса  вл етс  импульс кадрового гашени . Импульсы (ИДК) вырабатываютс  управл емым формирователем аналогично.

Первый и второй делители 12 и 14 частоты (фиг.5) содержат управл емый делитель 25 частоты и дешифратор 26, тактовый вход управл емого делител  25 частоты  вл етс  тактовым входом 27 блока, информационный вход управл емого делител  25 частоты и информационный вход дешифратора 26 подключены к информационному входу 28 блока, выход управл емого делител  25 частоты соединен с входом строби- ровани  дешифратора 26, первый и второй выходы которого подключены к выходу 29 блока. Управл емый делитель 25 частоты управл етс  кодом значени  коэффициента соответствующего члена выражений (2) и (3). Дешифратор 26 обеспечивает выбор режима соответствующего счетчика, а именно сложение или вычитание. На информационный вход дешифратора 26 поступает знаковый разр д входного кода, поэтому импульсы требуемой частоты будут всегда присутствовать только на одном из выходов дешифратора 26. Управл емый делитель 25 частоты может быть реализован на интегральных микросхемах К155ИЕ8, дешифратор 26 - на микросхеме К155ИД4.

Первый и второй счетчики 14 и 15 представл ют собой реверсивные счетчики, вход управлени  параллельным занесением информации соединен с выходом формировател  21 короткого импульса соответствующего дискретизатора, а тактовые входы соединены с выходами дешифратора 26 соответствующего делител  частоты и могут быть реализованы на интегральных микросхемах К155ИЕ7.

Первый и второй блоки 6 и 7 динамической коррекции могут быть выполнены в виде сумматора, на один из входов которого поступает код целой части выходного кода

вычислительного блока 2(3), на вход переноса в младший разр д последнего код старшего разр да дробной части указанного кода, а на другой информационный вход поступает код О. Первый и второй блоки 6 и

0 7 динамической коррекции могут быть реализованы на интегральных микросхемах К155ИПЗ и К155ИП4.

Второй блок 5 пам ти может быть реализован на микросхемах КР556РТ5 с орга5 низацией кодов элементов в матрице пам ти аналогично тому, как это выполнено в микросхемах К155РЕ21-24.

Введение в устройство второго дискретизатора 8 и соответствующих ему св зей, а

0 также то, что вычислительные блоки 2 и 3 содержат первый и второй делители 12 и 13 частоты, первый и второй счетчики 14 и 15 и соответствующие им св зи, в сравнении с прототипом, позвол ет повысить линей5 ность развертывающих цифровых функций на выходе первого и второго вычислительных блоков 2 и 3 за счет повышени  точности вычислени  отдельных составл ющих функций и тем самым снижени  ошибки вы0 числени  самих значений функций. Введение в устройство первого и второго блоков 6 и 7 динамической коррекции и соответствующих им св зей, в сравнении с прототипом , позвол ет исключить биение центра

5 изображени  при его вращении за счет коррекции целых частей вычисл емых значений функций с учетом значений их дробных частей .

Claims (2)

1. Формула изобретени 

   0 1. Устройство дл  отображени  информации , содержащее первый дискретизатор, вход которого  вл етс  синхронизирующим входом устройства, выходы первого дискретизатора подключены к первым синхрони5 зирующим входам первого и второго вычислительных блоков, информационные входы которых подключены к выходам первого блока пам ти, информационный вход которого  вл етс  информационным вхо0 дом устройства, и второй блок пам ти, выход которого  вл етс  информационным выходом устройства, отличающеес  тем, что, с целью повышени  качества отображени  информации за счет повышени 

   5 линейности развертывающих функций, в устройство введены первый и второй блоки динамической коррекции и второй дискретизатор , вход которого подключен к синхронизирующему входу устройства, выход второго дискретизатора подключен к вторым синхронизирующим входам первого и второго вычислительных блоков, выходы которых подключены к информационным входам соответственно первого и второго блоков динамической коррекции, выходы которых подключены соответственно к первому и второму адресным входам второго блока пам ти.
2. 2. Устройство поп.1,отличающее- с   тем, что вычислительный блок содержит первый и второй делители частоты, выходы которых подключены к тактовым входам соответственно первого и второго счетчиков, выход первого счетчика подключен к инФиг . 2

   .

   11гичл г1Ш1ллглл ъг1паа

   Фиг 4

   Г

   21 28L:

   формационному входу второго счетчмка, выход которого  вл етс  выходом вычислительного блока, управл ющий вход второго счетчика  вл етс  вторым синхронизирующим входом блока, соединенным с тактовым входом второго делител  частоты, информационный вход которого  вл етс  информационным входом блока, соединенным с информационными, входами первого

   счэтчика и первого делител  частоты, управл ющий вход которого  вл етс  первым синхронизирующие входом блока, соединенным с управл ющим входом первого счетчика.

   19 г-

   23

   24

   22

   I

   фи&.З

   23