NL8602433A

NL8602433A - Stelsel voor het ontvangen van gegevens.

Info

Publication number: NL8602433A
Application number: NL8602433A
Authority: NL
Original assignee: Mitsubishi Electric Corp
Priority date: 1985-10-11
Filing date: 1986-09-26
Publication date: 1987-05-04
Also published as: JPS6286949A; DE3634657A1; US4815111A

Description

) . _l

Stelsel voor het ontvangen van gegevens.

Deze uitvinding heeft betrekking op een stelsel voor het ontvangen van serie-gegevens, bijvoorbeeld, in een geïntegreerde schakeling.

Een bekende ontvanger van dit type is 5 getoond in figuur 1. In figuur 1 worden een ontvangregister 1 en een teller 2 getoond. Getal tekens boven de blokken van het register 1 duiden respectieve cijfertekens aan. Na het starten van de handeling van ontvangen worden n bits van serie-gegeven D ontvangen en ingevoerd in het ontvangregister 1 en een bit 10 verschoven op een tijdstip synchroon met een ontvangklokpuls T.

Aan de andere wordt de onvangklokpuls T geteld door de teller 2.

Dat betekent dat het aantal ontvangen gegevens(of het aantal bits) geteld wordt. Wanneer de teller 2 het aantal (n) ontvangen gegevens geteld heeft voert de teller 2 een voltooiingssignaal C uit om het 15 schuifregister in te lichten over het feit dat n bits van het ontvangen gegeven D verschaft zijn aan het ontvangregister 1.

De bekende ontvanger die zo gebouwd is maakt de teller nodig voor het tellen van de ontvangklokpuls T teneinde het aantal ontvangen gegevens te tellen. Daarom is het 20 aantal schakelingen in de geïntegreerde schakeling betrekkelijk groot. Als resultaat nemen deze schakelingen een relatief groot gedeelte in van het gebied van de geïntegreerde schakeling.

Dienovereenkomstig vórmt een doel van

S80243I

$ *

1 I

-2- deze uitvinding het elimineren van de bovenbeschreven moeilijkheden. In het bijzonder is een doel van de uitvinding het verschaffen van een stelsel voor het ontvangen van serie-gegevens die het weglaten van de teller, die de ontvangklokpuls T telt, 5 mogelijk te maken. Dit weglaten vereenvoudigt daardoor de schakelingen.

In een stelsel voor het ontvangen van gegevens volgens deze uitvinding wordt een 1-bit-register toegevoegd aan een oorspronkelijk register voor het ontvangen van 10 gegevens en de inhoud van deze twee registers worden geïnitialiseerd voordat de handeling voor het ontvangen van gegevens gestart wordt.

Telkens wanneer ontvangen gegevens ontvangen worden door het oorspronkelijke register wordt de inhoud van het oorspronkelijke register, welke geïnitialiseerd is, op-15 eenvolgend verschoven en uitgevoerd uit het toegevoegde register.

Wanneer n bits van de ontvangen gegevens verschaft zijn aan het oorspronkelijke register worden de geinitialiseerde gegevens verschaft bij de meest belangrijke bit, of de (n-l)e bit. Derhalve kan het voltooien van de werking voor het ontvangen van gegevens 20 gedetecteerd worden door een unieke gegevenswaarde alleen bij de (n-l)e bit te verschaffen.

Figuur 1 is een blokschema dat een bekend stelsel voor het ontvangen van gegevens toont.

Figuur 2 is een blokschema dat de in-25 richting toont van een stelsel voor het ontvangen van gegevens dat een uitvoeringsvoorbeeld van de uitvinding vormt.

De delen (a) - (e) van figuur 3 zijn diagrammen ter toelichting bij de beschrijving van de werking van het stelsel voor het ontvangen van gegevens.

30 Een stelsel voor het ontvangen van gegevens dat een uitvoeringsvoorbeeld is van de uitvinding zal beschreven worden onder verwijzing naar de begeleidende tekeningen.

In figuur 2 is een ontvangregister 1 ____*4 8602433 -3- «#' f (hoofdregister) gelijk aan dat welk beschreven is onder verwijzing naar figuur 1. Een toegevoegd 1-bit-register verandert het uitgangssignaal hiervan tegelijk met het tijdstip waarop het ontvangen van gegevens voltooid is. De ingang van het toegevoegde 5 register wordt verbonden met de uitgang van het hoofdregister 1.

Het toegevoegde register 3 moet de gegevens ontvangen die verschoven zijn in het ontvangregister 1 in synchronisatie met een ontvangklokpuls T, en het toegevoegde register 3 verschaft de zo ontvangen gegevens als uitgangssignalen hiervan. Het uitgangs-10 signaal dat zo verschaft is is een gegevensontvangst-voltooiings-signaal C.

Een gegevensontvangst-startsignaal P wordt toegevoerd aan het ontvangregister 1 en het toegevoegde register 3 geïnitialiseerd wordt onmiddellijk voordat de signaal-15 ontvangst gestart wordt. Het initialiseren kan tot stand gébracht worden door de inhoud van parallelregisters die de initialisatie-waarden vasthouden over te brengen naar de registers 1 en 3.

In het zo ingerichte systeem wordt het gegevensontvanst-startsignaal P, na het starten van de handeling 2 0 van het ontvangen van gegevens, toegevoerd aan de twee registers 1 en 3 om de inhoud van de twee registers 1 en 3 te initialiseren.

De inhoud van het initialiseren luidt als volgt: in het geval bijvoorbeeld waarin het aantal ontvangen gegevens n (bits) is, zoals getoond is in deel (a) van figuur 2, wordt alleen de 25 (n-l)e bit in het ontvangregister ingesteld op "0", en worden de overige bits in het ontvangregister 1 en de inhoud van het toegevoegde register 3 ingesteld op "1".

Bij deze initialisatie-omstandigheid worden de ontvangen gegevens D ingevoerd in het ontvangregister 30 1/ bit voor bit in synchronisatie met de ontvangklokpuls T.

Bij deze handeling, telkens wanneer een bit D^ ontvangen wordt . door het ontvangregister 1, wordt de inhoud van het ontvangregister 1 uit het toegevoegde register 3 uitgevoerd, terwijl één 8602433 τ ^ -4- bit per keer verschoven wordt. Dat betekent dat de "l"-bitë, aanvankelijk ingesteld bij de bits anders dan de (n-l)e bit, opeenvolgend uitgevoerd worden totdat de signaalontvangst voltooid wordt, dat wil zeggen totdat de "0" bij de (n-l)e bit verschoven 5 is naar de 0-e bit, zoals getoond is in de delen (b) - (d) van figuur 3. In de volgende cyclus, wanneer n bits van ontvangen gegevens ^ ingevoerd zijn in het ontvangregister 1, zoals getoond is in deel (e) van figuur 2, wordt de "0"-bit, oorspronkelijk ingesteld bij de (n-l)e bit, geschoven naar het toegevoegde 10 register 3, waarna voor de eerste keer het uitgangssignaal van het toegevoegde register 3 veranderd wordt van "1" naar ”0".

Indien deze verandering gebruikt wordt als het gegevensontvangst-voltooiingssignaal, kan dan het tot stand komen van de gegevens-ontvangst gedetecteerd worden.

15 In het hierboven beschreven uitvoerings- voorbeeld wordt de .inhoud van het ontvangregister zo gelnitialiseerd dat alleen de bit bij de (n-l)e bit ingesteld op "0", en worden de overige bits in het ontvangregister 1 en de inhoud van het toegevoegde register 3 ingesteld op "1". Hetzelfde effect kan 20 echter verkregen worden door alleen de bit bij de (n-l)e bit op "1" in te stellen en door de overige bits in het ontvangregister en de inhoud van het toegevoegde register 3 op "0" in te stellen. Het belangrijkste verschil is dat de polariteit van het signaalontvangst-voltooiingssignaal wordt veranderd.

25 Zoals hierboven beschreven werd , wordt vol gens de uitvinding het 1-bit-register toegevoegd aan het ontvangregister en wordt de inhoud van deze twee registere gelnitialiseerd bij de start van de signaalontvangst, zodat het gegevensontvangst-voltooiingssignaal uitgevoerd wordt. Daarom is het in het stelsel 30 voor het ontvangen van gegevens volgens de uitvinding onnodig de teller te gebruiken voor het tellen van de ontvangklokpuls, die gebruikt wordt in het bekende stelsel voor het ontvangen van gegevens. Daarom kan het chip-gebied van de geïntegreerde schake- 8602433 -5- ling naar evenredigheid verkleind worden, met een resultaat dat een ontvanger gebouwd kan worden die eenvoudig van constructie is.

8602433

Claims

1. Stelsel voor het ontvangen van serie-gegevens, bestond voor n-bit-gegevens, gekenmerkt door: een n-bit-schuifregister dat ingangsgegevens ontvangt bij een plaat bij een einde in synchronisatie 5 met een kloksignaal, een 1-bit-register dat een uitgangssignaal ontvangt van een ander einde van het n-bit-schuifregister in synchronisatie met het kloksignaal, en organen voor het initialiseren van de 10 plaats bij het ene einde van het n-bit-schuifregister tot een eerste waarde en voor het initialiseren van het 1-bit-register en van plaatsen van het n-bit-register, anders dan de plaats bij het ene einde, tot een tweede waarde die verschilt van de eerste, waardoor een inhoud van het 1-bit-register, welke de 15 eerste waarde vormt, aangeeft dan n bits van gegevens ingevoerd zijn.

2. Stelsel voor het ontvangen van serie-gegevens volgens conclusie 1, met het kenmerk, dat het 1-bit-register een uitgangssignaal bevat met een waarde gelijk 20 aan de inhoud hiervan. -o-o-o-o-o-o-o-o- 8602433