SU993250A1 - Устройство дл поиска чисел в заданном диапазоне - Google Patents

Description

Изобретение относитс  к зыч стаб  льной технике и может быть использовано в устройствах обработки цифровой информации.

Известно устройство дл  сортировки данныхг содержащее ассоциативгалй запоминающий блок, блок управ-г лени , буферный запоминающий блок, ключевые схекы, блок записи .

Недостатками этого устройства  вл ютс  его низкое быстродействие необхрда1мость использовани  с ним специальной сложноЙ аппарату сопр жени  со схемой ци ового кнюппел  или специализированной ЭВМ.

Известно устройство дл  поиска rtHc&i в заданном диапазонеf.содержащее регистры чисел, генератор тактовых сигналов, формирователи тактовых сигналов, элементы И, ИЛИ, НЕ триггеры, дешифратор 2.

Недостаток устройства - низкое быстродействие.

Наиболее близким техническим решением к предлагаемому  вл етс  устройство дл  поиска чисел в заданном диапазоне, содержащее регистры , генератор тактЬвых сигналов, формирователи тактоилх сигналов, элементы И, ИЛИ, НЕ, триггеры, деишфратор , сдвигающий регистр, сумматс Сз..

Недостатки уйтройства состо т в низком (стродействии при подаче на вход регистров чисел последовательным кодам заданной частота и не- . обходимОсти определени  знака сравниваемых чисел до начала анализа, так как необходимо определить код

10 ( или обратный, которым передаетс  число на вход сумматора. Это вытекает из того, что если, оба числа имеют один и тот же знак, то дл  выщ1слеьи  разности между

15 нимц. необходимо из одного числа шлчесть другое число, дл  чего на вход сумматора должно быть подано одно чисдо в пр мом коде, а другое в обратном. Если-же числа имеют

20 различите знаки, то дл  вычислени  разности между ними необходимо сложить их коды, дл  чего на вход сумматора оба числа должны быть поданы в пр мом коде. Это условие в 25 устройстве-щ ототнпе обеспечиваетс  наличием регистров, состо ние знаковых разр дов которых определ ют знаки чисел. Однако дл  загрузкн этих регистров затрачиваетс  опре30 деленное врем .

Цель,изобретени  - повышение быстродействи  устройства.

Пос тавленна  цель достигаетс  тем, что -в устройство, содержащее сумматор, сдвигающий регистр, элемент И, элемент ИЛИ. элементы НЕ, триггер, узел формировани  группи-ровки тактов старших разр дов, узел формировани  такта старшего разр да , причем первый информационный вход устройства соединен с входом первого элемента НЕ, вход которого соединен с первым входом сумматора, второй информационный вход устройст ва соединен с вторым входом сумматора , выход младшего разр да суммы сумм.атора соединен с первым входом первого элемента И и входом вто- рого элемента НЕ, выход кото|рого соединен с первым входом второго элемента И, выход переноса сумматора соединен с входом сдвигакицего регистра и первым входом третьего , элемента И, выходы элементов И с пёр вого на третий соединены с входами установки (.в единичное состо ние триг геров с первого по третий соответственно , выход сдвигающего регистра соединен с третьим входом сумматора , вторые входы первого и второго элементов И соединены с выходом узла формировани  группировки тактов старишх разр дов, второй вход третьего элемента И соединен с выходом узла формировани  такта старшего разр да, входы установки в нулевое состо ние триггеров с первого по третий соединены с входом запуска устройства, а единичные выходы первого и второго триггеров соединены с первыми входами четвертого и п того элементов И соответственно, выходы которых соединены с входами элемента ИЛИ, входы узла формировани  такта старшего разр да, узла формировани  группировки тактов стар ших разр дов и вход управлени  сдвигающего регистра соединены с шиной тактовых сигналов устройства, введены второй сумматор, второй сдвигающий регистр, элемент равнозначности , узел формировани  такта разр да знака, п ть элементов И, три элемей та НЕ, два триггера, причем первые входы элемента равнозначности и второго сумматора соединены с первыминформационным входом устройства, а вторые входы элемента равнозначности и второго .сумматора соединены с вторым информационным входом устройства, выход младшего разр да суммл второго сумматора соединен с первым входом шестого элемента И, выход nepeHoqa второго сумматора соединен с входом второго сдвигаю цего регистра и первым входом седьмого элемента И, выход второго сдвигающего регистра соединен с третьим

входом второго сумматора, выходы шестого и седьмого элементов И соединены с входами установки четвертого и п того триггеров в единичное состо ние соответственно, единичные выходы которых соединены с первыми входами восьмого и дев того элементов И соответственно, выходы которых соединены с входами элемента ИЛИ, второй вход шестого элемента И соединен с выходом узла формировани  1 уппировКи тактов старших разр дов , второй вход седьмого элемента И соединен с выходом узла формировани  такта старшего разр да, вход узла формировани  такта разр дного знака и входы установки в нулевое состо ние четвертого и п того триггеров соединены с входом запуска устройства, выход элемента равнозначности соединен с вторыми вхоп дак  четвертого и п того элементов И и с входом третьего элемента НЕ,; выход которого соединен с вторыми Входами восьмого и дев того элементов И, единичный выход третьего триггера соединен с третьим входом четвертого элемента И, а нулевой выход - с входом четвертого элемента НЕ, гыхол которого соединен с третьим входом п того элемента И,-. выход элемента ИЛИ соединен с входом п того элемента НЕ, выход которого соединен с первым входом дес того элемента Н вход которого соединен с выходом узла формировани  такта разр да знака, вход управлени  второго сдвигающего регистра .соединен с шиной тактовых сигналов устройства, илход дес того элемента И  вл етс  огходом устройства .

того, узел формировани  такта разр да знака содержит счетчик и даиифратор, причем вход узла соединен со счетным входом счетчика , выходы разр дов которого соединены с входами дешифратора, выход которого  вл етс  выхрдом узла.

На чертеже представлена блок-схема устройства.

Устройство содержит элемент 1 равнозначности, элемент НЕ 2/ сумматоры 3 и 4, сдвигающие регистры 5 и 6, элемент НЕ 7, элементы И 8 12 , триггеры 13 - 17, элементы НЕ 18 и 19, элементы И 20 - 23, элемент ЛИ 24, элемент НЕ 25, элемент И 26. зел 27 формировани  группировки тактов старших разр дов, узел 28 выделени  такта старшего разр да, зел 29 формировани  такта разр а знака, вход запуска устройства 30, информационные входы устройства 31 и 32, шины тактового сигналов устойства 33, выход устройства 34.

Принцип работы устройства основан на методе сравнени  вновь поступившего числа с числами, хран щимис  в блоке пам ти, шлчислени  разности между этими числами и их кoppeJ|I ции, т.е. определени , кое из хран щихс  в блоке пам ти чисел подлежит обновлению, как изменившеес  за истекший промежуток времени.

Дл  вычислени  ,раэности между числами-координатами, лодаваемлф на вход устройства, необходимо шачислить либо разность между этими числами, либо сумь этих чисел, в зависимости от их знаков и провести анализ полученных результатов. Ввиду того, что знаки входных чиселкоординат в начале анализа неизвестны , так как, числа на вход подгиотс  мпгцфшми разр дами вперед/ устройство производит одновременно и суммирование , и вычитание этих чисел.

Устройство работает следующим образс к .

На вход устройства подаютс  по следовательные коды чвсел, подлежа- тих сравнению. При этом на первый информационный вход поступает, , число, которое принимают за центр диапазона, в котором не-; обходимо произвести поиск и найти , число, принадлежащее данному диапазону . На второй инфсфмационный вход поступают числа, зфан щиес  в блоке п.ам ти. Числа представлено в пр мом коде, отрицательные числа имеют единицу в знаковом разр де.

Последовательные коды чисел-поступают , начина  с мпадишх разр дов, по информахшонным входам 31 и 32 на входы сумматоров 3 и 4 и элемента равнозначности 1, причём первое число поступает на вход сумматора 4 через элемент НЕ 2. Сумматоры 3 и 4 снабжены одноразр дными сдвигающими регистрёши 5 и 6 соответственно дл  обеспечени  переноса. Эти сдвигающие регистры осуществл ют задержку импульсов переноса на один такт.

Частота тактовых импульсов nocr пающих на вход тактовых импульсов устройства 33 соответствует частоте поступлени  разр дов вход1К1х кодов и служит дл  синхронизгщии работы всего устройства. Эти тактовые импульсы подаютс  на входы упргшлени  сдвигающих регистров 5 и б . а также на тактовые входы узла 7 форм1гровани  группировки тактов разр дов, узла 28 форьшровани  такта старшего разр да и узел формировани  такта разр да знака. Каждый ик этих узлов содержит счетчик и дешифратор, причем вход узла соединен со счетным входом счетчика, выходы разр дов которого подсоединены таким образом к дешифратору, что на выходе его,  вл ющимс  выходом узла , сигнёш по вл етс  в момент щ)Ихода определенного по номеру импульса импульсов j|.

Выход узла формировани  тактов старшего разр да 28 соединен с входом элементов И 9 и 12, на которые подаетс  тактовый импульс в момент суммировани  старшего разр да чисел , через другие входы этих элементов И производитс  запись значений

единицы переноса в старшем разр де в триггеры 14 и 17 соответственно.

Одновременно с процессами суммировани  и вычитани  производитс  анализ поступающих с выхода сумматоров 3 и 4 последовательных кодов. С выхода узла 27 формировани  группировки тактов старших разр дов тактовые импульсы в момент поступлени  старших рг1зр дов поступают на один из входов элементов И 8,10 и 11 и, если в старших разр дах «сть хот  бы одна единица, т.е. поступгиощее число не принадлежит диапазону, то в соответствующие им триггеры 13, .

15 и 1 будет записана единица. Последовательный ход с выхода сумматора 3 поступает на вход элемента И 8 и представл ет собой число, равное сумме двух исходных чисел, а последовательный код с выхода сумматора 4 поступает на вход элемента И 10 и элемент НЕ 7 на вход элемента И 11 и представл ет собой число, которое с точностью до единицы равно разности двух исходных чисел.

Значени , которые Могут принимать последовательные коды с выходов сумматоров 3 и 4, в зависимости от соотношенн  знаков входных чисел и от налнчн  переноса единиц в старшем .

разр де (Pyf) представлены в табли це . ,

Знаки чисел одиЗнаки чисел раз наковые личные

e:Ll i:--

ct Q PcT:X

Значени  последоЗначени  последо0 вательного кода с вательного кода с выхода сумматовыхода сумматора 4 ра 3

55

60

Дл  получени  ответа о принадлежности числа диапазону достаточно 65, проверить наличие единицы в старши

разр дах его сумлм или разности с числом-центром диапазона.

Как видно из таблицы, длЯ получени  на выходе суммы или разности двух чисел достаточно проанализировать знаки кодов и наличие единицы переноса в старшем разр де и .использовать пр51мой код с выхода суммы сумматора 3, или использовать пр мой, либо инверсный код с выхода суммы сумматора 4. Этот анализ производитс  с помощью элемента 1 равнозначности, который формирует сигнал только в том случае, если входные знаки одинаковы. Этот сигнал поступает-на входы элементов И 22 и 23 и через элемент НЕ 18 на входы элементов И 20 и 21.

Наличие единиц в старших разр дах кода суммы и кода разности провер етс  элементами И 8, 10 и 11, на вхойы которых;также .поступают тактовые импульсы старших разр дов 8 узла 27. Поскодьку до конца операций суммировани  и вычитани  неизвестно в каком (пр мом или обратном коде) будет представлена разность, то анализируютс  все три варианта пр мой и обратный коды разности и пр мой код сум№з.

При наличии в старших разр дах суммы или разности хот  бы одной единицы соответствующий им триггер 13, 15 или 16 устанавливаетс  в единичное состо ние. По окончании суммировани  элемент 1 равнозначности выдае на элементы И 20 - 23 сигнал, который определ ет, с какого триггера должен считыватьс  результат анализа .

Рассмотрим работу устройства при различных вариантах.

В а р-и ант 1. Знаки чисел. Ьдинаковы, в старшем разр де есть (единица переноса. Тогда, если триггер 15 установлен в единичное состо ние , т.е. в старших разр дах разнос . ти есть хот  бы одна единица, сигнал с его единичного выхода через элемент И 22 поступает на вход элемента ИЛИ 24, сигнализиру , что число диапазону не принадлежит.

Вариант 2. Знаки чисел различны , в старшем разр де единица переноса отсутствует. В этом случае открываетс  элемент И 23 и результат анализа зависит от состо ни  триггера 16.

Вариант 3. Знаки чисел раз личны, в старшем разр де есть единица переноса. В этом случае разность чисел заведомо велика и, значит , число диапазону не принадлежит

Вариант 4. Знаки чисел различны , в старшем разр де единица переноса отсутствует. В этом схпучае результат анализа зависит от состо ни  триггера 13.

Таким образом, если число не принадлежит диапазону, на выходе элемента ИЛИ 24 пр исутствует сигнал, означающий, что число за пределами диапазона. Этот сигнал че рез элемент НЕ 25 поступает на вход элемента 26, №а второй вход которого поступает сигнал с выхода узла 28 формировани  такта разр да знака, который формируетс  в мрмент поступлени  на вход устройства раз р да знака чисел, и на шлходе устройства 34 формируетс  результат анализа входных чисел.

По сигналу запуска все триггеры устройства устанавливаютс  в исходное состо ние.

Преиг пцеством предлагаемого устройства по сравнению с устройствомпрототипом  вл етс  отсутствие необходимости в предварительной загрузке чисел в регистры. Это дает возможность повысить быстродействие устройства.

Claims (3)

1. Формула изобретени 

   Устройство дл  поиска чисел в за данном диапазоне, содержащее сумматор , сдвигающий регистр, элементы И, элемент НЕ, элемент ИЛИ, триггер, узел формировани  группировки тактов старших разр дов, узел фс мировани  такта старшего разр да, причем первый информационный вход устройства соединен с входом первого элеме та НЕ, вход которого соеданен с первым входом сукшатсч а, второй информационный вход устройства соединен с вторым входом сумматора, выход Mnajpiero: разр да сумми. сумматора соединен с первым входе первого элемента И и входом вт( элемента НЕ, выход которого соединен с первым входом второго элемента И, выход переноса сумматора соединен с входом сдвигающего регистра и первым входом третьего элемента И, выходы элементов И с первого на третий соединены с входами установки в единичное состо ние триггеров с первого по третий соответственно, выход : сдвигающего регистра соединен с входом сумматора, вторые входы первого и второго элементов И соединены с выходом узла формировани  группировки тактов старших разр дов , второй вход третьего элемента И соединен с выходом узла формировани  такта разр да, входы установки в нулевое состо ние триггеров с первого по третий соединены с входом запуска устройГства, а единичные выходы первого и второго триггеров соединены с первыми входами четвертого, и п того элементов И соответственно, захода которых сое .динёны с входами элемента ИЛИ, входа Узла формирований такта старшего разр да, узла фарм ровани  группировки тактов старших разр дов и вход управлени  сдвигающего регистра соединены с цшной тактовых сигнглов устройства, о.т л и ч а ю щ евс  тем, что, с целью повышени  быстродействи  устройства, в него введены второй сумматор, второй сдвигающий регистр, элемент равнозначности , узел ф мировани  такта разр да знака, п ть элементов И, три элемента НЕ, два триггера, причем первые BXOJKI элемента равнозначности и второго сумматора соедонены с первдлм информационным входом устройства , вторые входы элемента равнозначности и второго сумматора соединеш  с вторым внформац овным laxoдом устройства, выход м гмивего разр да суммы второго сумматора соеди-ней с первым вхо /ом шестого элемента И, выход переноса второго сумматора соединен.с входом второго сдвигающего регистра и первым входсм седьмого элемента И, выход второго одвигсиощего регистра соединен, с третьим входом второго сумматора, выходы шестого и седьмого элементов И соединены с входами установки четвертого и п того триггеров в едщничное состо ние соответственно, единичные выходы КОТОРЫХ соединены с первыми входами восьмого и дев того элементов И соответственно, выхода которцх соединены с входами элемента ИЛИ второй вход шестого элемента И соединен с выходом узла форлдаровани  группировки тактов старших . разр дов, второй вход седьмого элемента И соединен с выходом узла фор 4ировани  ТёИста ставшего разр да.

   вход узла формировани  такта разр да знака и входы установки в нулевое состо ние четвертого и п того триггеров соединены с входом запуска уст ройства, выход элемента равнозНачности соединен с втогилми входами четвертого и п того элементов И и входом третьего элементаНЕ, выход которого соединен с вторыми входами восьмого и дев того элементов

   o И, единичный выход третьего триггера соединен с третьим входом четвертого элемента И, а нулевой выход - с входом Четвертого элемента НЕ, ю ход KOTORpro соединен с третьим вхо5дсм п того элемента И, выход элемента ИЛИ соединен с входом п того злемента НЕ, выход которого соединен с перШЕМ входом дес того элемента И, /второй вход которого соединен с вы-, ходом узла .фop 4иpoвaни  такта разр 

   0 да знака, вход управлени  второго сдвигающего.регистра соединен с шиной тактовых сигналов устройства, а выход дес того элемента И  вл ет5 с  выходом устройства.
2. 2. Устр ЛсТво по п. 1, о т л и чающеес  тем, что узел формировани  такта разр да знака содержит счетчик и д0ан4фатор,причем вход уз)1а соединен со счетным входсм«1

   0 счетчика, выходы разр дов которого соединены с входами дешифратора, выход котсфк го  вл етс  выходом узла.

   Источники информации, прин тые во внимание при экспертизе

   5

   1.Авторское свидетельство СССР 486316, кл. е 06 F 7/06; 1975.

   2.Авторское свидетельство СССР 486317, кл. G 06 F 7/06, 1975.
3. 3.Авторское свидетельство СССР 0 822179, кл. G 06 F 7/06, 1981

   (прототип).