SU842824A1 - Устройство дл ввода и предваритель-НОй ОбРАбОТКи иНфОРМАции - Google Patents
Устройство дл ввода и предваритель-НОй ОбРАбОТКи иНфОРМАции Download PDFInfo
- Publication number
- SU842824A1 SU842824A1 SU792830356A SU2830356A SU842824A1 SU 842824 A1 SU842824 A1 SU 842824A1 SU 792830356 A SU792830356 A SU 792830356A SU 2830356 A SU2830356 A SU 2830356A SU 842824 A1 SU842824 A1 SU 842824A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- trigger
- node
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ввода и ПРЕДВАРИТЕЛЬНОЙ ОБРАБОТКИ ИНФОРМАЦИИ
Двоична информаци , состо ща и м двоичных чисел, подаваема на устройство дл ранжировани чисел, линейно записываетс в сдвиговом регистре информации, ранги которых должны быть определены и дл циркул ционного сдвига этих чисел, В Ьдвиговый регистр эталонных данных рчитываетс одно число из информацки , хранимой в сдвиговом регистре информации. При этом числа, которые хран тс в сдвиговом регистре информации и которые не считаны в сдвиговый регистр эталонных данных, последовательно сравниваютс в схеме сравнени с числом, считанным в сдвиговый регистр эталонных данных. Схема сравнени выдает сигнал каждый раз,когда обнаруживаетс ,что любое число-ичеет определеную числовую св зь с эталонным числом . Количество выходных сигналов схемы сравнени подсчитываетс счетчиками и полученные результаты чере выходную схему изображаютс или записываютс дл ранжировани двоич ных чисел. Временна схема и схема управлени обеспечивают синхронизацию работы всего устройства дл ранжировки чисел 2.
Недостаток этого устройства состоит в низком быстродействии, вследствие чего при использовании устройства в автоматизированных системах управлени и контрол дл предварительной обработки высокоскоростной цикличности повтор ющейс стационарной двоичной кодовой информации при большом ее объеме, не обеспечиветс обработка ее без потери входно информации из-за необходимости использовани в указанном устройстве большого количества времени дл ранжировки чисел, причем затрачиваемое врем тем больше, чем выше разр дность кодов двоичных чисел. Кроме того, устройство не производит упаковку информации в позиционный код дл передачи .его в вычислительные средства, а также требует большого объема аппаратных средств.
Цепь изобретени - увеличение быстродействи .
Поставленна цель достигаетс тем, что в устройство, содержащее узел управлени , первый и второй входа) которого соединены соответственно со входами запуска и тактов устройства, а первым выходом с управл ющим входом комму таторагпервьш информационным входом подключенного к выходу регистра сдвига эталонных кодов,первый вход которого соединен с выходом элемента и, первым входом соединенного с входом тактов устройства и первым входом регистра сдвига информации, второй вход соторого подключен к информационному входу
устройства, а выход - ко второму bi;формационному входу коммутатора, первым и вторым выходами соединенного соответственно с первым и вторым .входами схемы сравнени , и узел сопр жени с вычислительной машиной , вход-выход которого вл етс входсм-выхрдом устройства, введен узел хранени результатов сравнени , причем три входа узла хранени результатов сравнени соединены соответственно с первым и вторым выходами схемы сравнени и вторым выходом узла управлени , а выход - со входом узла сопр жени с вычислительной машиной , выходом подключенного ко второму входу регистра сдвига эталонных кодов, второй вход элемента И соединен с первым выходом узла управлени
Узел управлени содержит триггер пуска, .выход которого и второй вход подключены соответственно к первому и второму входу элемента И, выходом соединенного со входом счетчика длины кода информации, выход которого подк.точен к первым входам счетчика количества слов в цикле, выходного триггера и счетчика длины позиционного кода, выходом соединенного с первым входом элемента ИЛИ, а вторым входом - с первым входом триггера пуска, вторым входом элемента ИЛИ, вторым входом выходного триггера и выходом счетчика количества слов в цикле, второй вход которого соединен со вторым входом триггера пуска и первым входом блока, выходы выходного триггера и элемента ИЛИ вл ютс соответственно первым и вторым выходами узла.
На чертеже представлено устройство , блок-схема.
Оно содержит узел 1 управлени , элемент И 2, регистр 3 сдвига эталонных кодов, коммутатор 4, регистр 5 сдвига информации, информационный вход 6 устройства,схему 7 сравнени , узел 8 хранени результатов сравнени , узел 9 сопр жени с вычислительной машиной, входы 10 и 11 запуска и тактов устройства.
Узел 1 управлени содержит элемент И 12, счетчик 13 длины кода информации, счетчик 14 количества слов в цикле, счетчик 15 длины позиционного кода, выходной триггер 16, элемеит ИЛИ 17 и триггер 18 пуска.
Устройство работает следующим образом.
Со -йхоаа. 6 устройства на регистр 5 поступает циклическа кодова информаци , котора записываетс и продвигаетс тakтoвыми импульсами, поступающими по входу 11. на второй вход коьвлутатора 4. На первый вход коммутатора с выхода регистра 3 поступают импульсы циклически повтор ющегос эталонного кода. Количество разр дов регистра 5 равно
длине кода в принимаемой информации. Эталонный код в виде параллельного кода заноситс в регистр 3 с выхода узла 9.
Тактовые импульсы, доступающие по входу 11, выдаютс на входы элемента И 12 и регистра 5.
При поступлении импульса по вхо ду 10 триггер 18 дает разрешение дл прохождени тактовых импульсов. через элемент И 12 на вход циклического счетчика 13, который обеспечивает необходимую первоначальную временную задержку по влени сигнала Разрешени с первого выхода узла 1. Счетчик 13 производит вьэдачу импульсов с периодом следовани слоев в,циклической последовательности информации, поступающей на вход устройства. Эти импульсы поступают а один из входов триггера 16, с выхода которого формируетс сигнал Разрешение, устанавливаемый на все врем цикла и поступающий на входы элемента И 12 и коммутатора 4
Последовательность импульсов с выхода счетчика 13 поступает на вход циклического счетчика 15, с выхода которого формируетс и выдаетс последовательность импульсов с периодом следовани , равным длине позиционного кода, выдаваема через элемент ИЛИ 17 дл синхронизации узла 8.
Последовательность импульсов с выхода счетчика 13 поступает.также на вход счетчика 14, с выхода которого формируетс импульс Конец цикла , поступающий на входы триггера 18 и триггера 16, которые снимают сигналы разрешени и блокируют элементы И 2 и 12.
Импульс конца цикла поступает с выхода счетчика 14 на вход сброса счетчика 15, устанавлива его в нулевое положение, и через элемент ИЛИ 17 поступает в узел 8.
Это предусмотрено дл тех случаев , когда количество слов информации в цикле не кратно длине позици онного кода, формируемого устройством предварительной обработки информации дл ввода ее в вычислительные средства.
Сигнал разрешени с выхода триггера 16 выдаетс только после времени , необходимого дл заполнени регистра 5. С выхода коммутатора 4 импульсные последовательности информационных и эталонных кодов поступают на схему 7 сравнени . Схема 7 сранени выдает сигналлогической при значении кода информации больше или равном значению эталонного кода, или сигнёш логического О при значении кода информации меньше значени эталонного кода. Сигналы с выхода схемы 7 сравнени поступают на входы
узла 8, на третий вход которого поступают сигналы синхронизации считывани с выхода триггера 16.
На выходе узла 8 формируютс позиционные параллельные коды, каждый разр д которого несет информацию о результатах сравнени прин тых и эталонных двоичных кодов, а пор дковый номер разр да в позиционном коде говорит о пор дковом номере кодаг-двоичной информации, прин той со вхрда 6 устройства в составе циклической последовательности кодов информации.
При этом объем информации, вводимой в вычислительную машину, уменьшаетс в количество раз, равное разр дности Обрабатываемых кодов, С учетом циклического характера входной информации полна ее обработка осуществл етс за несколько циклов с изменением в каждом значении эталонного кода, выдаваемого с вычислительных средств, т.е. процесс полной обработки входной информации раст гиваетс во времени.
Через узел 9 сформированные параллельные позиционные коды ввод тс в вычислительную машину дл дальнейшей обработки.
По приходу следующего импульса .по входу 10 рчетчик 14 сбрасываетс в нулевое положение и цикл работы узла 1 и устройства повтор етс .
Таким образом, устройство позвол ет увеличить скорость потока входной информации. Применение в устройстве позиционных кодов приводит к снижению скорости выходного потока информации, что позвол ет использовать в качестве вычислительных средств низкопроизврдительные ЭВМ и снизить стоимость обработки информации .
Claims (2)
1. Устройство дл ввода и предварительной обработки информации, содержащее узел управлени , первый и второй входы которого соединены соответственно со входами запуска и TaKTOiB устройства, а первым выходом с управл ющим входом коммутатора, перовым информационным входом подключенного к.выходу регистра сдвига эталонных кодов, первый вход которого соединен с выходом элемента И, первым входом соединенного с входом, тактов устройства и первым входом регистра сдвига информации, второй вход которого подключен к информационному входу устройства, а выход ко второму информационному входу коммутатора , первым и вторым выходгьми соединенного соответственно с первьш и йторым входами схемы сравнени и узел сопр жени с вычислительной . млшиной, вход-выход которого вл етс входом-выходом устройства, о т л чдющеес тем, что, с целью повьлаени быстродействи , в устройство введен узел хранени результато сравнени , причем три входа узла хранени результатов сравнени соеди нены соответственно с первым и вторы выходами схемы сравнени и вторьш вы Ьсодом узла управлени , а выход - со входом узла .сопр женн с вычислитель ной машиной, выходом подключенного ко второму входу регистра сдвига эта лонных кодов, второй вход элемента И соединен с первым выходом узла управлени . 2. Устройство.по п,1,отлича ю щ е е с тем, что узел управлени содержит триггер пуска, выход которого и второй вход подключены соответственно к первому и второму входу элемента И, выходом соединенкого со входом счетчика длины кода информации, выход которого подключен к первым входам счетчика количества слов в цикле, выходного триггера и счетчика длины позиционного кода, выхрдо соединенного с первым входом элемента ИЛИ, а вторым входомс первым входом триггера пуска, вторым входом элемента ИЛИ, вторым входом выходного триггера и выходом счетчика количества слов в цикле, второй вход которого соединен со вторым входом триггера пуска и первым входом блока, выходы выходного триггера и элемента ИЛИ вл ютс соответственно первым и вторым выходами узла. Источники информации, прин тые во- внимание при экспертизе 1.Авторское свидетельство СССР W бЮГОЗ, кл. G 06 F 7/00, 1975.
2.Патент ОНА . 3829664, кл. 235-92, опублик.1971 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792830356A SU842824A1 (ru) | 1979-07-09 | 1979-07-09 | Устройство дл ввода и предваритель-НОй ОбРАбОТКи иНфОРМАции |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792830356A SU842824A1 (ru) | 1979-07-09 | 1979-07-09 | Устройство дл ввода и предваритель-НОй ОбРАбОТКи иНфОРМАции |
Publications (1)
Publication Number | Publication Date |
---|---|
SU842824A1 true SU842824A1 (ru) | 1981-06-30 |
Family
ID=20855225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792830356A SU842824A1 (ru) | 1979-07-09 | 1979-07-09 | Устройство дл ввода и предваритель-НОй ОбРАбОТКи иНфОРМАции |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU842824A1 (ru) |
-
1979
- 1979-07-09 SU SU792830356A patent/SU842824A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3153776A (en) | Sequential buffer storage system for digital information | |
SU842824A1 (ru) | Устройство дл ввода и предваритель-НОй ОбРАбОТКи иНфОРМАции | |
US3845282A (en) | Apparatus and method for unambiguous counter reading | |
GB1442665A (en) | Data processing systems | |
SU586452A1 (ru) | Устройство управлени вводом-выводом | |
SU1322371A1 (ru) | Устройство дл записи информации в оперативную пам ть | |
SU1509957A1 (ru) | Устройство дл селекции признаков изображени объектов | |
SU1765825A1 (ru) | Устройство дл подсчета числа нулей | |
SU1343422A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
SU1513440A1 (ru) | Настраиваемое логическое устройство | |
RU1803909C (ru) | Устройство дл упор дочени массива чисел | |
SU877588A1 (ru) | Устройство дл счета продукции | |
SU378925A1 (ru) | Устройство для сокращения избыточности дискретных сигналов | |
SU1471189A2 (ru) | Устройство дл вычислени разности квадратов двух чисел | |
SU767766A1 (ru) | Устройство дл определени четности информации | |
SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
SU1160388A1 (ru) | Многоканальное устройство дл ввода информации | |
SU881727A1 (ru) | Устройство дл сбора дискретной информации | |
SU397907A1 (ru) | УСТРОЙСТВО дл ВОЗВЕДЕНИЯ В КВАДРАТ ЧИСЕЛ, ПРЕДСТАВЛЕННЫХ В УНИТАРНОМ КОДЕ | |
SU1302322A1 (ru) | Устройство дл формировани теста оперативной пам ти | |
SU1075289A1 (ru) | Устройство дл сокращени избыточности информации | |
SU807219A1 (ru) | Устройство дл программногоупРАВлЕНи Об'ЕКТАМи | |
SU1290295A1 (ru) | Устройство дл вычислени пор дковых статистик последовательности двоичных чисел | |
SU1167660A1 (ru) | Устройство дл контрол пам ти | |
SU1509894A1 (ru) | Многоканальное устройство дл обслуживани групповых запросов |