SU1302322A1

SU1302322A1 - Устройство дл формировани теста оперативной пам ти

Info

Publication number: SU1302322A1
Application number: SU853863008A
Authority: SU
Inventors: Вениамин Ильич Август; Любовь Николаевна Гноевая; Игорь Семенович Зыков
Original assignee: Харьковский политехнический институт им.В.И.Ленина
Priority date: 1985-02-20
Filing date: 1985-02-20
Publication date: 1987-04-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл контрол многоразр дных полупроводниковых оперативных запоминающих устройств . Целью изобретени вл етс повьь шение быстродействи и достоверности контрол . Устройство содержит первый и второй счетчики, третий счетчик по модулю К, триггер, элементы ИЛИ, ИЛИ-НЕ, блок суммировани , коммутатор, первый и второй регистры, группу элементов И и группу элементов ИЛИ. Цель изобретени достигаетс тем, что все пространство адресов разбиваетс на К групп таким образом, что в каждую группу вход т адреса, равные по модулю К. Далее производитс запись всех кодовых комбинаций по группе адресов в пор дке их возрастани . После записи любой кодовой комбинации производитс считывание всей пам ти. 4 ил. оэ о ьо ОО го to

Description

Изобретение относитс к вычислительной технике и может быть использовано дл контрол многоразр дных полупроводниковых оперативных запоминающих устройств .

Цель изобретени - повышение быстродействи и достоверности контрол .

На фиг. 1 представлена схема устройства дл формировани теста оперативной пам ти; на фиг. 2 - схема счетчика по модулю К , на фиг. 3 - схема блока суммировани ; на фиг. 4 - схема коммутатора .

Устройство (фиг. 1) содержит первый 1 и второй 2 счетчики, триггер 3, эле- .мент ИЛИ-НЕ 4, счетчик 5 по моду10

третьему входу переключаютс по окончании этого сигнала (по его спаду).

Устройство работает в два цикла.

Первый цикл; запись и считывание «О по всему массиву блока 14 пам ти.

Устройство работает при поступлении сигналов обращени на первый вход 15 и инверсных сигналов обращени на второй вход 16. При воздействии этих сигналов блок 6 суммировани обеспечивает за N тактов (где - целое число) перебор всех адресов в блоке 14 пам ти (адреса поступают через элементы И 10 и ИЛИ 12). Так как блок б суммировани установлен в состо ние «О, то первый адрес, поступающий на провер емый блок 14

лю К, блок б суммировани , коммутатор 7, 5 пам ти, равен нулю. Последующие адреса первый 8 и второй 9 регистры, группуобразуютс суммированием единицы, хран элементов И 10, элемент ИЛИ 11 и груп-щейс в первом регистре 8, с предыдущим адресом, хран щимс в блоке б суммировани . Счетчик 1 при этом не вли ет

пу элементов ИЛИ 12.

На фиг. 1 также показаны блок 13 сравнени , контролируемый блок 14 пам ти и обозначены пр мой 15 и инверсный 16 входы синхронизации устройства.

Счетчик 5 по модулю К (фиг. 2) содержит счетчик 17 импульсов, блок 18 сравнени , элемент И 19 и триггер 20.

Блок 6 суммировани (фиг. 3) содержит регистр 21, сумматор 22, первую 23 и вторую 24 группы элементов И, группу элементов ИЛИ 25, регистр 26 и триггер 27.

Коммутатор 7 (фиг. 4) содержит первую

20

25

на выборку адресов в блоке 14 пам ти, так как на его выходах удерживаютс «О. По окончании N-ro такта по сигналу переноса с блока 6 суммировани переключаетс в новое состо ние счетчик 2. Сигнал переноса через элемент ИЛИ 11 переключает триггер 3 в состо ние «1, а на пр мом выходе триггера 3 устанавливаетс сигнал «1, разрешающий работу счетчика I, разрешающий занесение начального значени адреса со счетчика 5 импульсов по модулю К в блок б суммировани и за28 и вторую 29 группы элементов И, груп- 30 дающий режим работы «Считывание в бло- пу элементов ИЛИ 30 и триггер 31.ке 14 пам ти. На инверсном выходе тригУстройство работает следующим образом.гера 3 устанавливаетс сигнал «О, блокиПеред началом работы счетчики 1 и 2,рующий работу элементов И 10, и запретриггер 3, блок 6 суммировани и комму-щающий работу блока б суммировани ,

татор 7 установлены в состо ние «О, а воПоэтому в последующие Л тактов перебор

второй регистр 9 занесено число /С (ко- 35 адресов в блоке 14 пам ти осуществл етс счетчиком 1. Считанна информаци поступает на блок 13 сравнени . По спаду сигнала, поступающего со старшего разр да счетчика 1, переключаетс коммутатор 7 и соедин ет с третьими входами блока 6 суммировани выходы второго регистра 9, в

личество групп).

При этом на выходе блока б суммировани установлен нулевой адрес, коммутатор 7 соедин ет первый регистр 8, в котором хранитс единица, с третьими входами блока 6 суммировани , второй выход коммутатора 7 установлен в состо ние «1, на выходе элемента ИЛИ-НЕ 4 и на выходах счетчика 2 (на информационных входах блока 14 пам ти) устанавливаютс

40

котором хранитс число /С, на втором выходе коммутатора устанавливаетс состо ние «О. По спаду этого же сигнала, поступающего со старшего разр да счетчика 1,

.0. С пр мого выхода триггера 3 на уп- 45 переключаетс триггер 3 в состо ние «О и на

его инверсном выходе устанавливаетс сигнал «1, разрешающий работу элемента И 10, работу блока б суммировани и задающий режим «Запись в блоке 14 пам ти .

50 Второй цикл: запись всех кодовых комбинаций -ПО каждой группе адресов и считывание информации по всем адресам после записи каждой комбинации кодов.

При этом по группе адресов, которые формируют блок б суммировани , записыравл ющий вход счетчика 1 поступает сигнал «О, блокирующий его работу. С инверсного выхода триггера 3 поступает сигнал «1, разрешающий суммирование в блоке 6 суммировани , задающий режим «Запись в блоке 14 пам ти и разрешающий поступление адресов на входы блока 14 пам ти с блока 6 суммировани через элементы И 10.

Особенностью работы устройства вл етс то, что счетчики 1, 2 и 5 и. триггер 3 при воздействии сигнала «1 по счет-55 ваетс кодова комбинаци О...01, посту- ному входу, блок б суммировани при воз-пающа со счетчика 2.

действии сигнала «1 по первому входу иПо спаду сигнала переноса с блока б

коммутатор 7 при воздействии сигнала «1 посуммировани счетчик 2 переключаетс в

Устройство работает в два цикла.

пам ти, равен нулю. Последующие адреса образуютс суммированием единицы, хран

на выборку адресов в блоке 14 пам ти, так как на его выходах удерживаютс «О. По окончании N-ro такта по сигналу переноса с блока 6 суммировани переключаетс в новое состо ние счетчик 2. Сигнал переноса через элемент ИЛИ 11 переключает триггер 3 в состо ние «1, а на пр мом выходе триггера 3 устанавливаетс сигнал «1, разрешающий работу счетчика I, разрешающий занесение начального значени адреса со счетчика 5 импульсов по модулю К в блок б суммировани и задающий режим работы «Считывание в бло- ке 14 пам ти. На инверсном выходе тригкотором хранитс число /С, на втором выходе коммутатора устанавливаетс состо ние «О. По спаду этого же сигнала, поступающего со старшего разр да счетчика 1,

переключаетс триггер 3 в состо ние «О и на

состо ние 0...010, а триггер 3 - в состо ние «1, поэтому с пр мого выхода триггера 3 на управл ющий вход счетчика 1 поступает сигнал «1. В последующие такты происходит считывание информации по всем адресам, а также занесение начального адреса группы со счетчика 5 импульсов по модулю К. в блок 6 суммировани .

Затем происходит запись новой кодовой комбинации 0...010 по той же группе адресов , а по окончании записи триггер 3 вновь переключаетс в состо ние «1 и снова устанавливаетс режим «Считывание информации по всем адресам.

После записи кодовой комбинации 11...11 второй счетчик 2 переключаетс в состо ние 0...00 и на выходе элемента ИЛИ-НЕ 4 по вл етс «1. После записи кодовой комбинации 00...00 счетчик 2 переключаетс в состо ние 0...01 и на выходе элемента ИЛИ-НЕ 4 устанавливаетс «О. По заднему фронту сигнала «1 с элемента ИЛИ-НЕ 4 прибавл етс единица в счетчик 5 импульсов по модулю К и при считывании информации по всем адресам в блок 6 суммировани заноситс начальный адрес следующей группы.

Аналогично производитс запись всех кодовых комбинаций по другим группам и считывание информации по всем адресам после записи каждой кодовой комбинации.

Выходное значение счетчика 5 импульсов по модулю К все врем сравниваетс с величиной /, подаваемой на третьи входы счетчика 5 с регистра 9. Когда значение на выходе счетчика 5 импульсов по модулю К становитс равно К и по вл етс «1 в старшем разр де счетчика 1, производитс сброс счетчика 5 сигналами с второго входа 16. После этого в блок б суммировани по сигналам с входа 15 заноситс начальный адрес первой группы и второй цикл повтор етс .

Счетчик 5 импульсов по модулю К (фиг. 2) работает следующим образом.

Перед началом работы делаетс установка в состо ние «О счетчика 17. При этом на выходе блока 18 сравнени и элемента И 19 устанавливаетс сигнал «О, а на инверсном выходе триггера 20 - сигнал «1, по спаду сигнала «1 приход щему на счетный вход счетчика 17 и его содержимое увеличиваетс на единицу. Когда содержимое счетчика 17 становитс равным числу К, поступающему на вторые входы блока 18 сравнени , на выходе последнего устанавливаетс сигнал «1, поступающий на второй вход элемента И 19. После по влени на первом входе элемента И 19 сигнала «1 по заднему фронту единичного сигнала, приход щего на синхровход триггера 20, он переключаетс в состо ние «1 и на его инверсном выходе устанавливаетс сигнал «О, который сбрасывает счетчик 17.

Блок 6 суммировани (фиг. 3) работает следующим образом.

Перед началом работы делаетс сброс регистров 21 и 26 и триггера 27, на четвертый вход блока 6 суммировани подает- с сигнал «О, а на п тый его вход - сигнал «1. Таким образом, выходы сумматора 22 через вторую группу элементов И 24 и группу элементов ИЛИ 25 подключены к регистру 26, в котором находитс нулевой ад0 рее. По спаду инверсного сигнала обращени , поступающему на вход управлени параллельным занесением информации в регистр 21, информации с регистра 26 заноситс в регистр 21. Содержимое регистра 21 и информаци с выхода блока 7 скла5 дываютс и по спаду сигнала обращени , поступающего на вход управлени параллельным занесением информации, сумма заноситс в регистр 26. Если при сложении в сумматоре 22 по вл етс перенос, то триггер 27 выдает сигнал о переносе на вход счетчика 2 и элемента ИЛИ 11. При этом на четвертом входе блока 6 суммировани по вл етс «1, а на п том - «О. Таким образом, к информационным входам регистра 26 подключены вторые входы бло5 ка 6 суммировани через первую группу элементов И 23 и группу элеметов ИЛИ 25, по спаду сигнала обращени в регистр 26 занесетс начальное значение, поданное на вторые входы блока 6 суммировани .

Коммутатор 7 (фиг. 4) работает следую0 щим образом.

Перед началом работы триггер 31 устанавливают в состо ние «О, а на его инверсном выходе устанавливаетс «1. При этом на ВЫХОД коммутатора 7 проходит информаци , поступающа на его первые

входы. По спаду единичного сигнала, поступающего на третий вход коммутатора 7, триггер 31 переключаетс в состо ние «1, на его инверсном выходе уста на tv ливаетс «О и информаци , поступающа на

вторые входы коммутатора 7, проходит на его выход.

Claims

Формула изобретени

Устройство дл формировани теста оперативной пам ти, содержащее первый счет5 чик, счетный вход которого вл етс пр мым входом синхронизации устройства, управл ющий вход подключен к пр мому выходу триггера и вл етс выходом управлени считыванием устройства, выходы первого счетчика соединены с первыми входа0 ми элементов ИЛИ группы, выходы которых вл ютс адресными выходами устройства , один из выходов первого счетчика соединен с вторым входом, элемента ИЛИ, выход которого подключен к счетному входу триггера, инверсный выход которого соеди5 нен с вторыми входами элементов И группы и вл етс выходом управлени записью устройства, второй счетчик, выходы которого подключены к одним входам элемента ИЛИ-НЕ и вл ютс информационными выходами устройства, отличающеес тем, что, с целью повышени быстродействи и достоверности контрол , в устройство введены первый и второй регистры, третий счетчик, коммутатор и блок суммировани , причем информационные входы коммутатора подключены к выходам первого и второго регистров, управл ющий вход соединен с выходом старшего разр да первого счетчика, группа выходов коммутатора подключена к информационным входам второй группы блока суммировани , а выход KOMiMyTBTOpa соединен с другим входом элемента ИЛИ-НЕ, выход которого подключен к счетному входу третьего счетчика, установочные входы которого соединены с выходами второго регистра, управл ющий вход третьего счетчика подключен к выходу

старшего разр да первого счетчика, синхро- вход третьего счетчика вл етс инверсным входом синхронизации устройства и соединен с инверсным синхровходом блока суммировани , а выходы третьего счетчика подключены к информационным входам первой группы блока суммировани пр мой синхро- вход которого соединен с счетным входом первого счетчика, входы управлени считыванием и записью блока суммировани подключены соответственно к пр мому и инверсному выходам триггера, выход переноса блока суммировани соединен с счетным входом второго счетчика и с первым входом элемента ИЛИ, а информационные выходы подключены к первым входам элементов И группы, выходы которых соединены с вторыми входами соответствующих элементов ИЛИ группы.

Наб

Фиг. 2

НаЮ

с8.

На 6

На