SU1075289A1 - Устройство дл сокращени избыточности информации - Google Patents

Description

Изобретение относитс  к области приема, передачи и обработки информации и может быть использовано в различных системах обработки больши информационных массивов. Известно устройство дл  сокращени  избыточности информации, содержащее регистр текущей выборки, выхо которого соединен со входом регистра пам ти выборки, первым входом блока вычитани  и через второй ариф метический блок с первым арифметическИм блоком, выход регистра пам ти соединен с вторым входом блока в читани  и первым входом электронног ключа, выход блока вычитани  соедине через дешифратор и первый арифмети ес1 ий блок с вторым арифметическим блоком, выход которого подключен к второму входу электронного клгча, второму арифметическому блоку и к второму входу счетчика, первый вход которого соединен с входом устройства , а выход подключен ко второму входу дешифратора tl3. Недостатками такого устройства  вл ютс  сложность его аппаратурной реализации, а также ограниченность его использовани  дл  сжати  информации процессов с повышенной динами кой, т.е. .низкое быстродействие. Наиболее близким по технической сущности к изобретению  вл етс  уст ройство дл  сокршдени  избыточности информации, содержащее первый регистр , второй регистр, вход которого  вл етс  информационным входом устройства, первый блок вычитани , первым и вторым входами соединенный с выходами первого и второго регист ров, выход первого блока вычитани  соединен с первым арифметическим бло ком, второй арифметический блок, (Збло синхронизации, соединенный с входными шинами, ключ, первым входом соеди ненный с выходом первого регистра, а выходом - с выходной шиной, выход первого элемента И подключен к первым входам первого и третьего регист ров, выход второго регистра подключен к второму входу третьего регистра , выход которого соединен с первым входом второго блока вычитани , к второму входу которого подключен выход первого регистра, первый, второй третий и четвертый входы блока анали за соединены с первым и вторым Bjgxoдами соответственно первого и второго блоков вычитани , третий выход второго блока вычитани  подключен к первому входу второго арифметического блока, управл ющие входы первого и второго арифметических блоков через второй элемент И подключены к первому выходу блока анализа, выходы первого и второго арифметических бло ков соединены с первым и вторым входами блока сравнени , выходы которого соединены с п тым и шестым входами блока анализа, нулевой выход триггера соединен с вторым входом первого элемента И и с информационным входом регистра сдвига, выход которого соединен с первым входом третьего элемента И, выход которого подключен ко второму входу ключа, второй, третий и четвертый выходы блока анализа соединены с управл югцими входами третьего и первого регистров и со вторым входом третьего элемента И соответственно, седьмой вход блока анализа и R-вход триггера соединены с соотведствующими входами устройства , первый выход блока синхронизации соединен с управл ющим входом регистра сдвига, второго регистра и с третьим входом первого элемента И, второй выход - с управл ющими входами блоков вычитани  и с S-входом триггера, третий выход - с вторым входом второго элемента И, четвертый выход - с управл ющим входом блока сравнени  Сз.. Недостатком такого устройства  вл етс  то, что при обработке начальных (трех) точек кривой производ тс  дополнительные затраты времени на вычисление ЛХ и . и их отношений . Дл  блокировки - в арифметических блоках вычислений запрещенных комбинаций делени  (например, знаменатель дроби равен нулю) требуютс  дополнительные аппаратурные затраты. Кроме того, структура арифметичёского блока, выполн ющего операцию делени  в известном устройстве, сложнее структуры арифметического блока, выполн ющего операцию умножени . Целью изобретени   вл етс  упроЩение устройства, Поставленна  цель достигаетс  тем, что в устройство, содержащее блок синхронизации, элементы И, триггер, вычитатели, ключ, умножители, блок сравнени , элементы задержки, элементы ИЛИ, регистры, выход первого регистра подключен к первым входам второго регистра и первого вычйтател , выход второго регистра подключен к первым входам третьего регистра и второго вычйтател , выход третьего регистра подключен к первому входу ключа и вторым входам первого и второго вычитателей, первый выход ijepBoго вычйтател  подключен к первому входу первого, умножител , выход которого подключен к первому входу блока сравнени , первый выход второго вычйтател  подключен к первому входу второго умножител , выход которого подключен к второму входу блока сравнени , первый выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого  вл етс  первым управл ющим входом устройства, вйход первого элементна ИЛИ подключен к второму входу ключа и первому входу второго элемента ИЛИ и через первый элемент задержки пбдключен к второму входу третьего регистра, второй выход блока сравнени  подключен к второму входу второго элемента ИЛИ, выход которого через второй элемент задержки подключен к второму входу второго регистра , первый вход блока синхронизации объединен с первым входом триггера и  вл етс  вторым управл ющим входом устройства, второй вход блока синхронизации  вл етс  третьим управл ющим входом устройства, первый, второй и третий выходы блока синхронизации подключены соответственно к синхронизирующим входам первого и второго вычитателей, первого и второго умножителей и блока сравнени , введен распределитель импульсов, пер вый и второй входа которого подключе ны соответственно к второму и третьему управл ющим входам устройства, первый выход распределител  импульсов подключен к первому входу первого элемента И, выход которого подклю чен к третьему входу третьего регист ра,- второй выход распределител  импульсов подключен к первому входу второго элемента И, выход которого подключен к третьему входу второго регистра, третий выход распределител  импульсов подключен к второму входу триггера, выход которого подключен к первому входу третьего элемента И и третьему входу блока синхронизации , выход третьего элемента И подключен к первому входу первого регистра, вторые входы первого, второго и третьего элемента И объединены и  вл ютс  информационным входом устройства, четвертый выход блока синхронизации подключен к третьему входу третьего элемента И, второй выход второго вычитател  подключен к второму входу второго умножител , второй, выход первого вычитател  подключей к второму входу первого умножител  . На фиг. 1 приведена схема устройства} на фиг.. 2 - крива  дл  по сне ни  принципа сокращени  избыточности Устройство содержит регистры 1-3, вычитатели 4 и 5, умножители б и 7, блок 8 сравнени , элементы ИЛИ 9 и 1 элементы 11 и 12 задержки, ключ 13, распределитель 14 импульсов, элементы И 15-17, триггер 18, блок 19 синхронизации информационный вход 20, управл ющие входы 21-23, выходную ши ну 24. Суть методаобработки информации, заложенного в предлагаемом устройств состоит в определении лх,- , Л дл  каждой точки двухмерного информационного массива, определении произведений Дх, лу.., и Ax;.|-dVj И сравнени  этих произведений с заданной точностью, где 4 X. X. .X дх. х.-х„ 1-1 1-1 1 1 о Л. : V - у 4V.., 1-1 1-1 о где Хд , -jg , . , v , Xj., , V,-..,- кооринаты начальной (или информативной ), i-ой и (1-1)-ой точки соответственно . Иными словами, реализуетс  с заанной точностью критерий выборки в соответствии с выражением 4x.-d,.,dx.,.d., . При этом точность (или погрешность ) сравнени  задаетс  оператором длиной разр дной сетки сравниваемых произведений лх. ., , ДХ:-1- У Устранение избыточности вводимой двухмерной информации осуществл етс  в реальном масштабе времени в процессе анализа текущих координат. При этом вы вл ютс  пр молинейные участки кривой. Точки перехода из криволинейного участка в пр молинейный и наоборот считываютс  характерными точками данной кривой. В про- цессе такой обработки координаты характерных точек поступают на выход устройства дл  ввода в ЭВМ, а координаты точек, лежащих на пр молинейных участках вводимой кривой, не выход устройства не поступают и в ЭВМ не ввод тс . Дл  анализа формы вводимой кривой в устройстве определ ютс  элементарные приращени  координат х и у каждой последующей точки относительно предыдущей, дл  чего координаты первой точки (А00) записываютс  в регистр 1, второй точки (А р) в регистр 3, третьей точки (AQJ) - в регистр 2, при этом на вычитатепь 5 поступают координаты из регистров 1 и 3, а на вычитатель 4 из регистров 1 и 2. адчитатель 5 определ ет разность Ах х. - Хж н Дз у; - 01 00 - д , а вычитатель 4 определ ет разности лх- Хд - А J й 2 floi ЛоО А - л 02 Значени  лх., и 4 поступают jB умножитель 7, а значени  лх и Ai поступают в умножитель 6, причем на выходе умножител  7 получаетс  произведение , а на выходе умно- . жител  6 - произведение &т(-л4 . Сравнива  между собой значени  лх., 4Y.j и Xg-J.,, можно определить, лежат точки А Q, А , А э одной пр мой или нет. При неравенстве произведений . даетс  разрешение на вывод координат точки в ЭВМ, а также перезаписи координат точки А,О1 в регистр 1, а точки в регистр 3, при этом координаты точки Ар стирвютс . При обнару жении признака пр молинейного участ ка координаты каждой последующей точ иИ на этой кривой сопоставл ютс  с координатами начальной точки участк Лдд, им достигаетс  высока  точност анализа и исключаетс  ошибочное пред ставление криволинейных участков с большим радиусом кривизны пр молине ными. При обнаружении криволинейного участка координаты- каждой последующей точки на этой кривой анализиру ютс  с координатами каждой предьщущей точки, и при выполнении услови  неравенства координаты предыдущей точки передаютс  в ЭВМ. При этом количество выводимых то чек на единицу длины участка кривой зависит от кривизны участка и величи ны координаты. Устройство работает следующим образом. Перед началом ввода двухмерного массива сигналом, поступающим по шине 21, устанавливаетс  в нулевое состо ние триггер 18, блок 19 синхронизации и распределитель 14 импульсо состо щий из последовательно соединенных элемента И, двухразр дного счетчика и дешифратора, причем выходы счетчика через элемент И-НЕподключены к одному из входов элемента И (не указаны). Нулевым сигналом с един1л-т1ного выхода триггера 18 элемен И 17 и блок 19 блокируютс . При вводе первой точки по входной шине 22 на вход элемента И распределител  14 импульсов поступает сигнал ввода, при этом по сигналу с перщого .выхода распределител  14 через элемент,И 15 в регистр 1 записываютс  координаты X, У точки AQQ, поступающие одновременно с сигналом ввода по шине 20 из устройства съема данных в цифровом параллельном коде. При вводе следующей точки сигнал на первом выходе распределител  14 снимаетс , чем блокируетс  элемент И 15 а сигналом с второго выхода распределител  14 разрешаетс  запись координат точки А,д через элемент И 16 в регистр 3. .. Третий сигнал ввода, поступающий по шине 22 на вход распределител  14 импульсов, формирует сигнал на третьем выходераспределител  14, который поступает на S-вход триггера 15 и устанавливает его в единич ное состо ние. Сигнал с единичного выхода триггера 18 поступает на вход элемента И 17 и блока 19 синхронизации , при этом на выходах блока 19 поочередно формируютс  тактовые импульсы . По сигналу с первого выхода блЬка 19 синхронизации через элемент И 17 в регистр .2 записываютс  коорди наты точки АО- поступающие по шине 20. Далее по сигналу   с второго выхода блока 19 синхронизации, поступающему на управл ющие входы вычитателей 4 и 5, разрешаетс  ввод координат точек , А j, и , вычитатели 5 и 4 соответственно, при этом вычитатель 5 определ ет разность координат Ад;,-Ад(,, а вычитатель 4 . При этом на первом и втором выходах вычитателей 5 и 4 формируютс  сигналы, соответствующие значени м дх , 4V и дд. , ijj п ал 2 которые поступают на входы умножителей 7 и 6, где по сигналу б с третьего выхода блока 19, синхронизации определ ютс  значени  произведений Лх,,ЛУ и 4X2 AV . Результаты вычислений в умножител х- 7 и б- поступают в блок 8 сравнени , где по сигналу 8 с четвертого выхода блока 19 синхронизации они сравниваютс . В данном случае результатом  вл етс  сигнаш неравенства, который через элемент .ИЛИ 9 поступает в ключ 13, тем самым разреша  -задачу координат точки Ад, наход щейс  в регистре 1, в ЭВМ. Далее этот же сигнал, пройд  элемент 11 задержки, разрешает перезапись координат точки А;, из регистра 3 в регистр 1. Кроме того, сигнал неравенства с элемента ИЛИ 9 поступает через элемент ИЛИ 10 и элемент 12 задержки, врем  задержки которого больше, чем элемента 11 задержки, в регистр 3, чем разрешает перезапись координат точки A.j из регистра 2 в регистр 3, при этом координаты точки Аoi в регистре 3 автоматически стираютс . По очередному сигналу ввода, п6ступающему по шине 22, запускаетс  только блок 19 синхронизации (так как дл  запуска распределител  14 импульсов необходимо повторное по вление сигнала на шине 21, т.е. сигнала начала кривой), при этом по сигналу с первого выхода блока 19 синхронизации в регистр 2 через элемент И 17 записываютс  координаты точки поступающей по шине 20. Дальнейша  обработка введенной координаты точки A,(,j производитс  аналогична вышеописанному. Аналогичные операции производ тс  до поступлени  из устройства съема координат точки А . (табл.). в этом случае произведени  4х.( и 4X5 равны. Сигнал равенства с второго выхода блока 8 сравнени  через элемент ИЛИ 10 и элемент 12 задержки поступает на управл ющий вход регистра 3 и разрешает, таким образом, перезапись координаты точки А,, из регистра 2 в регистр 3. В следующем цикле в регистр 2 ввод тс  координаты точки А J2, как и ранее производ тс  определени 

разностей в блоке Ь Л,,--Л,,, в блоке 4 А пьоизведе и 

и ах . а

, ,

Далее производитс  сравнение произведений . В этом случае на выходе блока 8 сравнени  по вл етс  сигнал неравенства, который через элемент ИЛИ 9 разрешает вьодачу в ЭВМ координаты точки Аод из регистра, через элемент 11 задержки разрешает перезапись координаты точки А из регистра 3 в регистр 1, и через элемент ИЛИ 10 и элемент 12 задержки разрешает перезапись координаты точки А-,2 из регистра 2 в регистр 3.

Далее устройство работает, как описывалось выше.

При окончании ввода кривой из устройства съема по шине 23 поступает сигнал окончани  съема, представл (ощий собой два последовательных импульса , причем первый импульс через элемент ИЛИ 9 поступает на ключ 13, разреша  выход координаты А50 в ЭВМ, затем с выхода элемента 11 задер (ски поступает на управл ющий вход регистра 1, разреша  перезапись координат точки А 55 из регистра 3 в регистр 1. Второй импульс окончани  cteMa через элемент ИЛИ 9 разрешает

выдачу в ЭВМ через ключ 13 содержимое регистра 1, т.е. координаты точки А jy.

Процесс анализа вводимой кривой (фиг. 2), а также результаты записи,

перезаписи, вычитани  и сравнени  координат точек приведены в таблице.

д -д

д -д

02 00.

01 ОО

02 03

Д -д

24 2г 25 23

25 2.4

А -А 27 iJ

28 2.Ь 21 Л5 U -Д 28 11

29 27

А29-А

2.8

1-.8

-А

30

26

д - д

-А 32

30

Ь2

А

02

00

0-1

02

03

01

10

08

09

А

09

11

08

Ч-1

09

Л24

23

25 2

24

2b 25

27

24 Aj-,

25

28

28

А

27

2Э

30

ге

30

3-(

АЗ,

io

22

А 32

и

33

В предлагаемом устройстве, как уже указывалось выше, в -качестве критери  выборки характерных точек информационного массива используетс  неравенство произведений приращений по ортогональным координатам, в отличие от неравенства частных делений приращений в известном устройстйе. Это позвол ет упростить структуру умножителей, так как дл  аппаратурной реализации функции умножени  требуетс  в 1,2-1,5 раза (в зависимости от структуры умножител  и делител ) меньше аппаратурных затрат, чем дл  реализации функции делени , приблизительно в это же количество раз уменьшаютс  временные затраты на выПродолжение таблисш

полнение функции умножени  относительно функции делени , отказатьс  от блока анализа, имеющегос  в известном устройстве, так как значени  множите о  и множимого в предлагаемом устройстве могут быть любыми, в том числе и равны нулю, что также упрощает устройство , однако несколько снижает быстродействие устройства при обработке пр кых линий, параллельных одной из осей координат. Непосредственна  запись трех первых точек каждого нового информационного массива

без определени  приращений и дальнейшего их анализа повышает быстродействие предлагаемого устройства при начале ввода каждого массива.

Claims (1)

1. - УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯ ИЗБЫТОЧНОСТИ ИНФОРМАЦИИ, содержащее блок синхронизации, элементы И, триггер, вычитатели, ключ, умножители, блок сравнения, элементы задержки, элементы ИЛИ, регистры, выход первого регистра подключен к -первым входам второго регистра и первого вычитателя, -выход второго регистра подключен к первым входам третьего регистра и второго вычитателя, выход третьего регистра подключен к первому вхфду ключа и вторым входам первого и второго вычитателей, первый выход первого вычитателя подключен к первому входу первого умножителя, выход которого подключен к первому входу блока сравнения, первый выход'второго вычитателя подключен к первому входу второго умножителя, выход которого подключен к второму входу блока сравнения, первый выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого является первым управляющим входом устройства, выход первого элемента ИЛИ подключен к второму входу ключа и -первому входу второго элемента ИЛИ и через первый элемент задержки подключен к второму входу третьего регистра, второй выход блока сравнения подключен к второму входу второго элемента ИЛИ, выход которого через второй элемент задержки подключен к второму входу второго регистра, первый вход блока синхронизации объединен с первым входом триггера и является вторым управляющим входом устройства, второй вход блока синхронизации является третьим управляющим входом устройства, первый, второй и третий выходы блока синхронизации подключены соответственно к синхронизирующим входам первого и второго вычитателей, первого и второго умножителей и блока сравнения, отличающееся тем, что, с целью упрощения устройства, в него введен _с распределитель импульсов, первый и <g второй входы которого подключены соответственно к второму и третьему управляющим входам устройства, первый выход распределителя импульсов подключен к первому входу первого «элемента И, выход которого подключен . к третьему входу третьего регист. ра, второй выход распределителя импульсов подключен к первому входу второго элемента И, выход которого подключен к третьему входу второго регистра, третий, выход распределителя импульсов подключен к второму входу триггера, выход которого подключен к первому входу третьего элемента И и третьему входу блока синхронизации, выход третьего элемента И подключен к первому входу первого регистра, вторые входы первого, второго и третьего элемента И объединены и являются информационным входом устройства, четвертый выход блока синхронизации подключен к третьему входу третьего элемента И, второй выход второгб вычитателя подключен к второму входу второго умножителя, второй выход первого вычитателя подключен к второму входу первого умножителя.

   SU ,„.1075289 технической является устизбыточности первый ревход которо-