NL8103007A - Halfgeleiderinrichting; werkwijze voor het maken van bedradingen in meerdere lagen. - Google Patents
Halfgeleiderinrichting; werkwijze voor het maken van bedradingen in meerdere lagen. Download PDFInfo
- Publication number
- NL8103007A NL8103007A NL8103007A NL8103007A NL8103007A NL 8103007 A NL8103007 A NL 8103007A NL 8103007 A NL8103007 A NL 8103007A NL 8103007 A NL8103007 A NL 8103007A NL 8103007 A NL8103007 A NL 8103007A
- Authority
- NL
- Netherlands
- Prior art keywords
- glass
- layer
- wiring
- film
- aluminum
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
«I
*Ν«* ,ί * VO 2073 *
Halfgeleiderinrlchting; werkwijze voor het maken van bedradingen in meerdere lagen.
De uitvinding heeft betrekking op een halfgeleiderinriohting met een siliciumoxyde of soortgelijke beschermende film op een si-liciumsubstraat, en met daarop meervoudige lagen van elektrodebedra-ding.
5 ' De uitvinding heeft verder betrekking op een werkwijze voor het maken van bedradingen in meerdere lagen, en meer in het bijzonder op een dergelijke werkwijze waarbij aluminium wordt gebruikt.
Het is bekend om een film van polykristallijn silicium als eerste bedradingslaag te vormen op een siliciumoxydefilm op een 10 eenkristalsiliciumsubstraat, daarop een film van fosforglas (Si02- P20jJ door CVD (chemical vapor deposition) aan te brengen als een tussengelegen isolerende film. en daarop een laag van aluminiumbe-drading aan te brengen als een tweede bedradingslaag. Een dergelijke halfgeleiderinriohting heeft een inferieure waterbestendigheid.
15 omdat de fosforglaslaag die de tussengelegen isolerende film defini eert, hoogstwaarschijnlijk water absorbeert.
Doel van de uitvinding is om een nieuwe halfgeleiderinrich-ting te verschaffen, die een dergelijk nadeel niet heeft.
Verder is het in een siliciumpoort HOS-type halfgeleider-20 inrichting gebruikelijk om een eerste laag van polykristallijne siliciumbedrading te vormen op een diëlektrische film op een half-geleidersubstraat, en daarop een fosforglaslaag aan te brengen, de glaslaag bij zeg 900°C te verwarmen om hem te verweken teneinde daardoor het oppervlak van de daaronder gelegen polykristallijne 25 silioiumbedradingslaag glad te maken, en een tweede laag van alumi- niumdedrading daarop te vormen teneinde breken van de aluminiumoe-drading te verhinderen, wat anders zou optreden als gevolg van de daaronder liggende ongelijke laag.
Deze methode kan echter alleen worden toegepast wanneer de 81 03 0 07 $ ^ : 't - 2 - onderste bedradingslaag gevormd wordt uit een metaal met een hoog smeltpunt, b.v. polyKristallijn silicium en molybdeen. Deze methode is helaas niet geschikt voor toepassing in het geval dat de onderste bedradingslaag gevormd is uit een metaal met een laag smeltpunt 5 zoals aluminium.
Doel van de uitvinding is dan ook verder om een verbeterde bedradingsmethode te verschaffen, waarmee het mogelijk wordt ge-♦ maakt om een continue bovenste laag van bedrading te vormen op een onderste bedradingslaag, gevormd uit een metaal met een laag smelt-10 punt zoals aluminium, met daartussen een diëlektrische film.
' In de inrichting volgens de uitvinding wordt effectief gebruik gemaakt van de hoge waterbestendigheid en het lage smeltpunt van ZnD-SiO2-B202 glas teneinde tussen de bedradingslagen een waterbestendige isalatiefilm met een glad oppervlak te verschaffen.
15 De werkwijze volgens de uitvinding wordt gekenmerkt doordat een laag wordt gevormd van glas met een lager verwekingspunt dan het smeltpunt van aluminium op een daaronder gelegen aluminiumbe-.dradingslaag, en dat de glaslaag wordt verweekt voorafgaande aan de behandeling voor het maken van meerdere bedradingslagen.
20 De uitvinding wordt thans meer in detail beschreven bij wij ze van voorbeeld onder verwijzing naar de tekening.
Eerst komen de fig.1 - 6 aan de orde.
Het hoofdvlak van een p-type siliciumsubstraat 1 wordt thermisch geoxydeerd volgens een gebruikelijke'methode om daarop een 25 siliciumoxydefilm (veldoxydefilm) 2 te vormen met een dikte van on geveer 1 ym, en de siliciumoxydefilm wordt gedeeltelijk door etsen verwijderd om een raam open te leggen, zoals in fig.1 is getoond.
Daarna wordt' het substraat in een hoge-temperatuur oxyderen-de atmosfeer verwarmd om een siliciumoxydefilm 3 te vormen met een 30 dikte van ongeveer 0,1 ym (en welke een poortisolatiefilm defini eert) in het raam zoals in fig.2 is getoond.
Een polykristallijne siliciumlaag met een dikte van ongeveer 0,3 ym wordt vervolgens op het substraatoppervlak aangebracht door 'CVD, en een polykristallijne siliciumfilm (poortelektrode) 4 en een 35 poortoxydefilm 3’ met een vooraf bepaald patroon worden gevormd met 8103007 ^ - 3 - behulp van een gebruikelijke fotoitsmethode zoals in fig,3 is getoond. Een verontreiniging die het geleidingstype bepaalt, b.v. fosfor CP) of arseen (As), wordt aan het substraatoppervlak toege-voegd door ionenimplantatie zoals bij 5 is getoond, en er worden ge-5 bieden gevormd met een diepte van 0,3 ym die een bron 6 en een af- tapping 7 definiëren. De polykristallijne siliciumelektrode en de dikke veldoxydefilm fungeren als een soort masker. Ionen -worden ook geïmplanteerd in het polykristallijne siliciumpoortgebied, en wanneer het totaal op 900°C wórdt verwarmd in een stikstofatmosfeer 10 gedurende ongeveer 10 minuten, worden de polykristallijne silicium- poortl'aat alsmede de bron en aftappingsgebieden geactiveerd tot de vorming van een geleidende poortelektrode.
Daarna wordt een laag van Zn0-Si02-B203_glas met een dikte van ongeveer 0,5 ym op het substraatoppervlak gevormd met behulp 15 van CVD zoals in fig.4 is getoond. Voor de CVD wordt een gasmeng sel, bestaande uit zuurstof en een gas, verkregen door vergassen in een verdamper van vloeibare materialen zoals Zn^H^^,
SiCO^Hg)^ en B(QC2H5)3, terwijl stikstof in de verdamper wordt geblazen, tegen het op ongeveer 400°C verwarmde substraat geblazen.
20 De samenstelling van het gasmengsel wordt zodanig geregeld, dat het glas ongeveer 10% ZnO, ongeveer 30% 8^0^ en ongeveer 60% Si02 kan bevatten.
Vervolgens worden contactgaten gevormd in de gebieden die de bron, aftapping en poort definiëren, met' behulp van een gebruike-25 lijke fotoëtsmethode, en het substraat wordt op een temperatuur van ongeveer 600 - 700°C verwarmd. Het Zn0-SiQ2-B202-glas wordt verweekt en het sterk ongelijke substraatoppervlak wordt glad gemaakt zoals in fig.5 is getoond. Tegelijkertijd wordt de dichtheid van het glas verhoogd.
30 Daarna wordt een film van aluminium met een dikte van onge veer 1 ym door verdamping op het substraatoppervlak afgezet, en worden een bronelektrode 9, een poortelektrode 10 en een aftappings-elektrode 11 gevormd door fotoëtsen zoals in fig.6 is getoond, waarna de halfgeleiderinriohting wordt voltooid.
35 Hoewel in het bovenstaande voorbeeld Zn0-Si02-B2Ü3-glas is 8103007 - 4 - afgezet op de SiC^-film en de poortelektrode, is het anderzijds mogelijk om een uit meerdere lagen bestaande structuur te verschaffen, bestaande uit fosforglas en ZnO-glas door b.v. een fosforglas (P^Og-SiC^J film op het in fig.3 getoonde substraat te vormen, en 5 daarop een film van ZnO-SiC^^Og-glas te vormen, beide met behulp van CVD. Als verder alternatief is het mogelijk om PbQ-glas, b.v. PbO-E^Og-Sit^, te vormen op ZnO-SiC^-^C^-glas.
Zoals uit het bovenstaande duidelijk zal zijn, geeft de bekleding van het halfgeleideroppervlak met ZnO-glas volgens de uit-10 vinding b.v. de volgende voordelen:
Cl] daardoor wordt de vervaardiging mogelijk van een element, dat zeer bestendig is tegen water; (2) de uitvinding leidt tot een hoge elektrische, stabiliteit; en C3] een gladde diëlektrische film, gevormd tussen de bedradingsla-15 gen, verhindert mogelijke onderbrekingen van de bedradingen.
0e fig.1 - 6 zijn gedeeltelijk in doorsnede getekende aanzichten die progressief de verschillende stadia van de methode voor het vervaardigen van de halfgeleiderinrichting volgens de uitvinding illustreren. In deze figuren zijn een halfgeleidersubstraat 1, 20 een veldisolatiefilm 2, een poortisolatiefilm 3, een polykristal- lijne siliciumelektrode Cpoortelektrode] 4, verontreinigingsionen 5, een brongebied 6, een aftappingsgebied 7, en een ZnO-glasfilm 3 getoond.
De methode volgens de uitvinding voer het maken van meerdere 25 bedradingslagen zal thans worden beschreven onder verwijzing naar de fig.7 - 9.
In fig.7 wordt een MOS-transistar getoond, welke een silici-umwafel 1, een veld 2 bestaande uit een dikke siliciumoxydefilm, door thermische oxydatie op het oppervlak van de wafel gevormd, 30 een polykristallijne siliciumpoort 6 omgeven door het veld 2, een poortoxydefilm 5 beneden de poort 6, een bron 3 en een aftapping 4 omvat. De transistor wordt gevormd door een gewoon proces waarbij een film van fosforglas 7 wordt gevormd op de polykristallijne siliciumbedrading, de glaslaag wordt verweekt door deze op zeg 35 900°C te verwarmen, en een laag van aluminiumbedrading 8 daarop 81 03 0 0 7 - 5 - wordt gevormd.
Een film van laagsmeltend glas 9 met een verwekingspunt van 300 - 600°C wordt op de aluminiumbedrading gevormd met behulp van CVD of door sputteren, zoals in fig.8 is getoond. Typerende vaor-5 beelden van dergelijk glas zijn samengesteld uit PbO (64,1%), B203 (11,9%), Si02 (5,0%) en ZnO (19,0%), of PbO (77,5%), ZnO (10%), B203 (9%), A1203 (1%) en Si02 (2,5%).
Nadat contaotgaten zijn gemaakt, wordt het totaal'verwarmd op een temperatuur die gelegen is beneden die van het smeltpunt 10 van de onderste aluminiumlaag (ongeveer 700°Q), zodat de aluminium- laag kan worden voorzien van een glad oppervlak, en daarna wordt een bovenste laag van aluminiumbedrading 10 daarop gevormd.
De aldus gevormde, uit meerdere lagen bestaande aluminiumbedrading is niet alleen continu, maar absorbeert minder vocht en is 15 zeer betrouwbaar, omdat een vlakke tussengelegen isolatie kan wor den gevormd door glas, ondanks het lage smeltpunt van aluminium.
Hoewel het bovenstaande voorbeeld refereert aan uit meerdere lagen bestaande bedradingen, gevormd onder toepassing van luminium op zowel de bovenste als de onderste laag, is de uitvinding niet 20 tot het gebruik van aluminium op de bovenste bedradingslaag beperkt, maar ook toepasbaar op elk ander metaal. Volgens de uitvinding is het ook mogelijk om goud en dergelijke te gebruiken in plaats van aluminium als bedradingsmateriaal met een laag smeltpunt.
De fig.7 - 9 zijn gedeeltelijk in doorsnede getekende aan-25 zichten van een MOS-geïntegreerde schakeling, welke bij zijn voor beeld is gekozen om progressief verschillende trappen van de werkwijze volgens de uitvinding voor het maken van meerdere bedradings-lagen te illustreren. In deze figuren zijn een siliciumsubstraat 1, een veldoxydefilm 2, een brongebied 3, een aftappingsgebied 4, een 2G poortoxydefilm 5, een polykristallijne siliciumpoort en bedrading 6, een fosforglasfilm 7, een eerste laag van aluminiumbedrading 8, een laagsmeltende glasfilm 9, en een tweede laag van aluminiumbedrading 10 getoond.
81 03 0 07
Claims (2)
1. Halfgeleiderinrichting omvattende een siliciumoxyde of soortgelijke beschermende film op een siliciumsubstraat, met het kenmerk, dat op het siliciumoxyde of soortgelijke film of op elektro-dedraden en dergelijke, of op een film van fosforglas zoals Si02- 5 ^2^5' S8n iS Ssvorrnd van zinkoxydeglas, zoals Zn0-Si02-B203.
2. Werkwijze voor het voorzien van een halfgeleiderinrichting van meerdere lagen bedrading, waarbij tenminste twee lagen bedra- t ding van aluminium of aluminiumlegering worden aangebracht op een diëlektrische film op een halfgeleidersubstraatoppervlak, met het 10 kenmerk, dat een laag wordt gevormd van glas met een lager verwe- kingspunt dan het smeltpunt van aluminium, op een daaronder liggende aluminiumbedradinglaag, en deze glaslaag wordt verweekt voorafgaande aan de behandeling voor het vormen van. meerdere bedradings-lagen.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55115026A JPS5739539A (en) | 1980-08-21 | 1980-08-21 | Semiconductor device |
JP11502780A JPS5739554A (en) | 1980-08-21 | 1980-08-21 | Multilayer wiring method |
JP11502780 | 1980-08-21 | ||
JP11502680 | 1980-08-21 |
Publications (3)
Publication Number | Publication Date |
---|---|
NL8103007A true NL8103007A (nl) | 1982-03-16 |
NL188775B NL188775B (nl) | 1992-04-16 |
NL188775C NL188775C (nl) | 1992-09-16 |
Family
ID=26453643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NLAANVRAGE8103007,A NL188775C (nl) | 1980-08-21 | 1981-06-22 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met meerdere bedradingslagen, die door isolerende glaslagen van elkaar gescheiden zijn. |
Country Status (4)
Country | Link |
---|---|
DE (1) | DE3132645A1 (nl) |
FR (1) | FR2489042B1 (nl) |
GB (1) | GB2082838B (nl) |
NL (1) | NL188775C (nl) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL109459C (nl) * | 1960-01-26 | |||
US3511703A (en) * | 1963-09-20 | 1970-05-12 | Motorola Inc | Method for depositing mixed oxide films containing aluminum oxide |
GB1114556A (en) * | 1965-11-26 | 1968-05-22 | Corning Glass Works | Ceramic article and method of making it |
US3475210A (en) * | 1966-05-06 | 1969-10-28 | Fairchild Camera Instr Co | Laminated passivating structure |
FR2024124A1 (nl) * | 1968-11-25 | 1970-08-28 | Ibm | |
US3752701A (en) * | 1970-07-27 | 1973-08-14 | Gen Instrument Corp | Glass for coating semiconductors, and semiconductor coated therewith |
US3887733A (en) * | 1974-04-24 | 1975-06-03 | Motorola Inc | Doped oxide reflow process |
JPS51144183A (en) * | 1975-06-06 | 1976-12-10 | Hitachi Ltd | Semiconductor element containing surface protection film |
DE2606029C3 (de) * | 1976-02-14 | 1980-03-06 | Jenaer Glaswerk Schott & Gen., 6500 Mainz | Composit-Passivierungsglas auf der Basis PbO - B2 O3 - (SiO2 - Al2 O3 ) mit einem thermischen Ausdehnungskoeffizienten (20-300 Grad C) von bis zu 75 mal 10 7 /Grad C für Silicium-Halbleiterbauelemente mit |
DE2611059A1 (de) * | 1976-03-16 | 1977-09-29 | Siemens Ag | Gehaeuseloses halbleiterbauelement mit doppelwaermesenke |
JPS583380B2 (ja) * | 1977-03-04 | 1983-01-21 | 株式会社日立製作所 | 半導体装置とその製造方法 |
JPS5425178A (en) * | 1977-07-27 | 1979-02-24 | Fujitsu Ltd | Manufacture for semiconductor device |
-
1981
- 1981-06-22 NL NLAANVRAGE8103007,A patent/NL188775C/nl not_active IP Right Cessation
- 1981-07-06 GB GB8120808A patent/GB2082838B/en not_active Expired
- 1981-08-12 FR FR8115610A patent/FR2489042B1/fr not_active Expired
- 1981-08-18 DE DE19813132645 patent/DE3132645A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2489042A1 (fr) | 1982-02-26 |
DE3132645A1 (de) | 1982-06-09 |
FR2489042B1 (fr) | 1986-09-26 |
GB2082838B (en) | 1984-07-11 |
NL188775C (nl) | 1992-09-16 |
NL188775B (nl) | 1992-04-16 |
DE3132645C2 (nl) | 1991-01-10 |
GB2082838A (en) | 1982-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4505028A (en) | Method of producing semiconductor device | |
US5196360A (en) | Methods for inhibiting outgrowth of silicide in self-aligned silicide process | |
JP4709442B2 (ja) | 薄膜トランジスタの製造方法 | |
TW200908334A (en) | Thin-film transistor and process for its fabrication | |
JP3512496B2 (ja) | Soi型半導体集積回路の作製方法 | |
EP0045593B1 (en) | Process for producing semiconductor device | |
US4551907A (en) | Process for fabricating a semiconductor device | |
JPH1041465A (ja) | 抵抗およびその作製方法 | |
NL8103007A (nl) | Halfgeleiderinrichting; werkwijze voor het maken van bedradingen in meerdere lagen. | |
CN100396609C (zh) | 微小线宽金属硅化物的制作方法 | |
JPH0799759B2 (ja) | 半導体装置の製造方法 | |
JPH03156929A (ja) | 半導体装置の製造方法 | |
JPH0117252B2 (nl) | ||
JPH0117254B2 (nl) | ||
JPS6240746A (ja) | 半導体装置 | |
JPH08125023A (ja) | 半導体装置の製造方法 | |
JP2857170B2 (ja) | 半導体装置の製造方法 | |
JPH02237073A (ja) | 半導体装置の製造方法 | |
KR930009548B1 (ko) | 도우핑을 이용한 반도체 장치의 부분 평탄화방법 | |
US5780869A (en) | Semiconductor integrated circuit means comprising conductive protein on insulating film of calcium phosphate | |
JPS58222539A (ja) | 半導体集積回路の製造方法 | |
JPS60250675A (ja) | 薄膜トランジスタの製造方法 | |
JPS6218719A (ja) | 半導体装置の製造方法 | |
JPS61225838A (ja) | 電極配線の形成方法 | |
KR100515381B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A85 | Still pending on 85-01-01 | ||
BA | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
BC | A request for examination has been filed | ||
V4 | Discontinued because of reaching the maximum lifetime of a patent |
Free format text: 20010622 |