FR2489042A1 - Dispositif a semi-conducteur comportant une structure d'interconnexion multicouche et procede de fabrication correspondant - Google Patents

Dispositif a semi-conducteur comportant une structure d'interconnexion multicouche et procede de fabrication correspondant Download PDF

Info

Publication number
FR2489042A1
FR2489042A1 FR8115610A FR8115610A FR2489042A1 FR 2489042 A1 FR2489042 A1 FR 2489042A1 FR 8115610 A FR8115610 A FR 8115610A FR 8115610 A FR8115610 A FR 8115610A FR 2489042 A1 FR2489042 A1 FR 2489042A1
Authority
FR
France
Prior art keywords
film
interconnection
layer
glass
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8115610A
Other languages
English (en)
Other versions
FR2489042B1 (fr
Inventor
Seiichi Iwamatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP55115026A external-priority patent/JPS5739539A/ja
Priority claimed from JP11502780A external-priority patent/JPS5739554A/ja
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Publication of FR2489042A1 publication Critical patent/FR2489042A1/fr
Application granted granted Critical
Publication of FR2489042B1 publication Critical patent/FR2489042B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'INVENTION CONCERNE LA TECHNOLOGIE DES SEMI-CONDUCTEURS. UN DISPOSITIF A SEMI-CONDUCTEUR COMPORTE NOTAMMENT UNE PELLICULE DE VERRE A L'OXYDE DE ZINC 8, PAR EXEMPLE DE COMPOSITION ZNO-SIO-BO, FORMEE SUR UNE PELLICULE D'OXYDE DE SILICIUM 2 ET SUR UNE ELECTRODE DE GRILLE 4 EN SILICIUM POLYCRISTALLIN. DU FAIT QUE CETTE PELLICULE DE VERRE A UN POINT DE FUSION BAS, ON PEUT LA RAMOLLIR POUR QU'ELLE FORME UNE SURFACE SUPERIEURE LISSE, FAVORABLE POUR LE DEPOT D'UNE COUCHE D'INTERCONNEXION 9, 10, 11. APPLICATION A LA FABRICATION DES STRUCTURES MOS.

Description

La présente invention concerne un dispositif à semiconducteur comportant
une pellicule protectrice d'oxyde de silicium ou d'une substance analogue sur un substrat de silicium, ainsi que des couches multiples d'interconnexion d'électrodes sur cette pellicule. L'invention porte également sur un procédé d'interconnexion multicouche et plus
particulièrement sur un tel procédé employant de l'aluminium.
On sait qu'on peut former une pellicule de silicium polycristallin en tant que première couche d'interconnexion sur une pellicule d'oxyde de silicium formée sur un substrat de silicium monocristallin; une pellicule de verre au phosphore (SiO2 - P205) par dépôt chimique en phase vapeur, à titre de pellicule isolante intercouche et une couche d'interconnexion en aluminium sur la pellicule
de verre, en tant que seconde couche d'interconnexion.
Un tel dispositif à semiconducteur présente une mauvaise résistance à l'humidité, du fait que la couche de verre au phosphore qui définit la pellicule isolante
intercouche est fortement susceptible d'absorber l'eau.
Un but de l'invention est de réaliser un dispositif
à semiconducteur original qui ne présente pas cet inconvénient.
Conformément à un aspect du dispositif de l'invention, on utiliseeffectivement la résistance élevée à l'eau et le bas point de fusion du verre ZnO-SiO 2-B203 pour établir entre les couches d'interconnexion une pellicule isolante
résistant à l'eau et ayant une surface lisse.
D'autre part, dans un dispositif à semiconducteur du type MOS à grille en silicium, une pratique courante consiste à former une première couche d'interconnexion en silicium polycristallin sur une pellicule diélectrique formée sur un substrat semiconducteur, puis une couche de verre au phosphore sur la couche de silicium polycristallin, à recuire la couche de verre, par exemple à 9001C, pour la ramollir afin de rendre lisse la surface de la couche d'interconnexion sous-jacente en silicium polycristallin, et à former une seconde couche d'interconnexion en aluminium sur la couche de verre, pour éviter toute rupture de l'interconnexion en aluminium qui pourrait se produire dans
le cas contraire, du fait du défaut d'uniformité de la.
couche sous-jacente.
Cependant, ce procédé n'est applicable que lorsque la couche d'interconnexion inférieure est formée par un métal ayant un point de fusion élevé, comme du silicium polycristallin et du molybdène. Elle présente l'inconvénient de ne pas convenir à l'utilisation dans le cas o la couche d'interconnexion inférieure est formée
par un métal à bas point de fusion, comme l'aluminium.
Un autre but de l'invention est d'offrir un procédé d'interconnexion perfectionné qui permette d'établir une couche d'interconnexion supérieure continue sur une couche d'interconnexion inférieure formée par un métal à bas point de fusion, comme de l'aluminium, avec interposition d'une pellicule diélectrique entre ces couches. L'invention sera mieux comprise à la lecture
de la description qui va suivre de modes de réalisation
et en se référant aux dessins annexés sur lesquels: -
Les figures 1 à 6 sont des représentations partielles en coupe montrant différentes phases successives du procédé de fabrication de dispositif à semiconducteur correspondant à l'invention; et Les figures 7 (a) à 7 (c) sont des représentations partielles en coupe d'un circuit intégré MOS, considéré à titre d'exemple, qui sont destinées à montrer différentes phases successives du procédé d'interconnexion multicouche correspondant à l'invention0 On effectue une oxydation thermique de la surface principale d'un substrat de silicium 1, de type p, par un procédé habituel, pour former sur, cette surface une pellicule d'oxyde de silicium (pellicule d'oxyde de champ) 2 ayant une épaisseur d'environ t pim, et on enlève partiellement la pellicule d'oxyde de silicium par gravure,
pour ouvrir une fenêtre, comme le montre la figure 1.
On chauffe ensuite le substrat dans une atmosphère oxydante à température élevée pour former une pellicule d'oxyde de silicium 3 ayant une épaisseur d'environ 0,1 Mim (et qui définit une pellicule d'isolant
de grille) dans la fenêtre, comme Te montre la figure 2.
On applique ensuite sur la surface du substrat une couche de silicium polycristallin ayant une épaisseur d'environ 0,3 lim, en procédant par dépôt chimique en phase vapeur, et on forme une pellicule de silicium polycristallin (électrode de grille) 4 et une pellicule d'oxyde de grille 3' ayant une configuration prédéterminée, par un procédé classique de photogravure, comme le montre la figure 3, On ajoute à la surface du substrat une impureté déterminant le type de conductivité, comme du phosphore (P) ou de l'arsenic (As), en procédant par implantation ionique, comme il est représenté en 5, et on forme des régions ayant une profondeur de 0,3 pm et définissant une source 6 et un drain 7. L'électrode de silicium polycristallin et la pellicule épaisse d'oxyde de champ constituent une sorte de masque. On implante également des ions dans la région de la grille en silicium polycristallin, et lorsque l'ensemble est chauffé à 900*C pendant environ 10 mn dans une atmosphère d'azote, la couche de grille en silicium polycristallin est activée pour former une électrode de grille conductrice. Les régions de source et
de drain sont également activées.
On forme ensuite sur la surface du substrat une couche de ZnO-SiO2-B 203, ayant une épaisseur d'environ 0,5 pm, comme le montre la figure 4, en procédant par dépôt chimique en phase vapeur. Pour réaliser le dépôt chimique en phase vapeur, on souffle sur le substrat chauffé à environ 4000C un mélange de gaz composé d'oxygène et d'un gaz obtenu par évaporation dans un évaporateur de matières liquides telles que Zn(C2H5)2, Si(OC2H5)4 et B(OC2H5)3, en faisant circuler de l'azote dans l'évaporateur, La composition du mélange de gaz est définie de façon que le verre puisse contenir environ 10 % de ZnO, environ 30 % de B 0 et environ 60 % de SiO2, On forme ensuite des trous de contact dans les régions qui définissent la source, le drain et la grille, par un procédé de photogravure classique,et on chauffe le substrat à une température d'environ 6000C à 7000C. Le verre ZnO-SiO2-B203 est ramolli et la surface du substrat présentant des inégalités importantes est rendue plus lisse, comme le montre la figure 5o Simultanément, la densité du verre est augmentée. On dépose ensuite une pellicule d'aluminium ayant une épaisseur d'environ t}um, par évaporation sur la surface du substrat, et on forme une électrode de source 9, une électrode de grille 10 et une électrode de drain 11, par photogravure, comme le montre la figure
6, ce qui achève la réalisation d'un dispositif à semiconducteur.
Dans l'exemple précédent, le verre ZnO-SiO2-B203 est déposé sur la pellicule de SiO2 et sur l'électrode de grille mais, selon une variante, il est possible de réaliser une structure multicouche composée de verre au phosphore et de verre ZnO, en formant par exemple une pellicule de verre au phosphore (P203-SiO2) sur le substrat représenté sur la figure 3, et une pellicule de verre ZnO-SiO2-B203 sur le verre au phosphore, en procédant par
dépôt chimique en phase vapeur pour les deux pellicules.
Selon une autre variante, il est possible de former une pellicule de verre de type PbO, comme du PbO-B203-SiO2, sur le verre ZnO-SiO2-B2030
La description qui précède montre de façon
évidente que le fait de revêtir la surface de semiconducteur avec du verre du type ZnO, conformément à l'invention, procure, par exemple, les avantages suivants: (1) On peut fabriquer un élément ayant une résistance élevée à l'eau; (2) On obtient une stabilité électrique élevée; et (3) Une pellicule diélectrique lisse formée entre les couches d'interconnexion évite toute discontinuité dans les interconnexionso On va maintenant considérer les figures 7 (a) à 7 (c) pour décrire un autre aspect du procédé d'interconnexion multicouche de l'invention0 On voit sur la figure 7 (a) un transistor MOS qui comprend une tranche de silicium 1, une zone de champ 2 constituée par une pellicule épaisse d'oxyde de silicium formée par oxydation thermique sur la surface de la tranche, une grille en silicium polycristallin 6 entourée par la zone de champ 2, une pellicule d'oxydede grille 5 située sous la grille 6, une source 3 et un drain 4. Le transistor est formé par un processus habituel comprenant les opérations qui consistent à former une pellicule de verre au phosphore 7 sur l'interconnexion en silicium polycristallin, à ramollir la couche de verre en la chauffant,par exemple à 900 C, et à former sur la couche de verre une couche
d'interconnexion en aluminium 8.
On forme sur la couche d'interconnexion en aluminium une pellicule de verre à bas point de fusion 9 ayant un point de ramollissement de 300 C à 600 C, en procédant par dépôt chimique en phase vapeur ou par pulvérisation, comtre le montre la figure 1 (b)o Des exemples caractéristiques d'un tel verre ont les compositions suivantes: PbO (64,1 %), B203 (11,9 %), SiO2 (5,0 %) et ZnO (19,0 %), ou PbO (77,5 %), ZnO (10 %), B203 (9 %), A1203 (1 %) et SiO2 (2,5 %) Une fois que des trous de contact ont été réalisés, on recuit l'ensemble à une température qui est inférieure au point de fusion de la couche d'aluminium inférieure (environ 7000C), afin que la couche d'aluminium puisse prendre une surface lisse, puis on forme sur l'ensemble une couche supérieure d'interconnexion en aluminium 10o L'interconnexion en aluminium multicouche qui est ainsi formée est non seulement continue, mais également moins absorbante pour l'humidité et très fiable, du fait que le verre peut former une isolation intercouche lisse,
en dépit du bas point de fusion de l'aluminium.
Bien que l'exemple qui précède concerne une interconnexion multicouche formée en utilisant de l'aluminium pour la couche supérieure comme pour la couche inférieure, l'invention n'est pas limitée à l'utilisation d'aluminium pour la couche d'interconnexion supérieure, et elle s'applique également à tout autre métal. Conformément à l'invention, il est également possible d'utiliser de l'or ou une substance analogue, au lieu d'aluminium, en tant
que matière d'interconnexion à bas point de fusion.
Il va de soi que de nombreuses modifications peuvent être apportées au procédé et au dispositif
décrits et représentés, sans sortir du cadre de l'invention.

Claims (2)

REVENDICATIONS
1. Dispositif à semiconducteur comportant une pellicule protectrice d'oxyde de silicium ou d'une substance analogue sur un substrat de silicium, caractérisé en ce qu'une pellicule de verre,à l'oxyde de zinc, tel que ZnO- SiO2-B203, est formée sur la pellicule d'oxyde de silicium ou d'une substance analogue, ou sur une-interconnexion
d'électrodes ou une structure analogue, ou sur une -
pellicule de verre au phosphore tel que SiO2-P2050
2. Procédé d'interconnexion multicouche pour un dispositif à semiconducteur qui comprend l'opération consistant à former au moins deux couches d'interconnexion en aluminium ou en alliage d'aluminium sur une pellicule diélectrique formée sur la surface d'un substrat semiconducteur, caractérisé en ce qu'on forme, sur une couche d'interconnexion sousjacente en aluminium, une couche de verre ayant un point de ramollissement inférieur au point de fusion de l'aluminium, et on ramollit cette couche de verre avant d'effectuer le
traitement de formation de l'interconnexion multicouche.
FR8115610A 1980-08-21 1981-08-12 Dispositif a semi-conducteur comportant une structure d'interconnexion multicouche et procede de fabrication correspondant Expired FR2489042B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP55115026A JPS5739539A (en) 1980-08-21 1980-08-21 Semiconductor device
JP11502780A JPS5739554A (en) 1980-08-21 1980-08-21 Multilayer wiring method

Publications (2)

Publication Number Publication Date
FR2489042A1 true FR2489042A1 (fr) 1982-02-26
FR2489042B1 FR2489042B1 (fr) 1986-09-26

Family

ID=26453643

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8115610A Expired FR2489042B1 (fr) 1980-08-21 1981-08-12 Dispositif a semi-conducteur comportant une structure d'interconnexion multicouche et procede de fabrication correspondant

Country Status (4)

Country Link
DE (1) DE3132645A1 (fr)
FR (1) FR2489042B1 (fr)
GB (1) GB2082838B (fr)
NL (1) NL188775C (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2344965A1 (fr) * 1976-03-16 1977-10-14 Siemens Ag Composant a semi-conducteurs denue de capot et comportant un puits de chaleur double
US4105810A (en) * 1975-06-06 1978-08-08 Hitachi, Ltd. Chemical vapor deposition methods of depositing zinc boro-silicated glasses

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL109459C (fr) * 1960-01-26
US3511703A (en) * 1963-09-20 1970-05-12 Motorola Inc Method for depositing mixed oxide films containing aluminum oxide
GB1114556A (en) * 1965-11-26 1968-05-22 Corning Glass Works Ceramic article and method of making it
US3475210A (en) * 1966-05-06 1969-10-28 Fairchild Camera Instr Co Laminated passivating structure
FR2024124A1 (fr) * 1968-11-25 1970-08-28 Ibm
US3752701A (en) * 1970-07-27 1973-08-14 Gen Instrument Corp Glass for coating semiconductors, and semiconductor coated therewith
US3887733A (en) * 1974-04-24 1975-06-03 Motorola Inc Doped oxide reflow process
DE2606029C3 (de) * 1976-02-14 1980-03-06 Jenaer Glaswerk Schott & Gen., 6500 Mainz Composit-Passivierungsglas auf der Basis PbO - B2 O3 - (SiO2 - Al2 O3 ) mit einem thermischen Ausdehnungskoeffizienten (20-300 Grad C) von bis zu 75 mal 10 7 /Grad C für Silicium-Halbleiterbauelemente mit
JPS583380B2 (ja) * 1977-03-04 1983-01-21 株式会社日立製作所 半導体装置とその製造方法
JPS5425178A (en) * 1977-07-27 1979-02-24 Fujitsu Ltd Manufacture for semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4105810A (en) * 1975-06-06 1978-08-08 Hitachi, Ltd. Chemical vapor deposition methods of depositing zinc boro-silicated glasses
FR2344965A1 (fr) * 1976-03-16 1977-10-14 Siemens Ag Composant a semi-conducteurs denue de capot et comportant un puits de chaleur double

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHEMICAL ABSTRACTS, vol. 87, no. 24, 12 décembre 1977, page 566, no. 192750k, Columbus, Ohio, USA *
CHEMICAL ABSTRACTS, vol. 88, no. 20, 15 mai 1978, page 579, no. 144832n, Columbus, Ohio, USA *

Also Published As

Publication number Publication date
GB2082838B (en) 1984-07-11
NL8103007A (nl) 1982-03-16
GB2082838A (en) 1982-03-10
NL188775C (nl) 1992-09-16
DE3132645A1 (de) 1982-06-09
NL188775B (nl) 1992-04-16
DE3132645C2 (fr) 1991-01-10
FR2489042B1 (fr) 1986-09-26

Similar Documents

Publication Publication Date Title
US5686760A (en) Eutectic Cu-alloy wiring structure in a semiconductor device
US5084412A (en) Method of manufacturing a semiconductor device with a copper wiring layer
US5032233A (en) Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
JP3015717B2 (ja) 半導体装置の製造方法および半導体装置
US6451664B1 (en) Method of making a MIM capacitor with self-passivating plates
KR960002059B1 (ko) 반도체 장치의 제조방법
KR940016484A (ko) 반도체장치 및 그 제조방법
JPH05267298A (ja) 半導体装置およびその製造方法
JPH09275138A (ja) 半導体装置およびその製造方法
US4708904A (en) Semiconductor device and a method of manufacturing the same
EP1480266A2 (fr) Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu
US6429129B1 (en) Method of using silicon rich carbide as a barrier material for fluorinated materials
US6894335B2 (en) Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide
WO2002061802A9 (fr) Structure et procede de fabrication d'un element de circuit programmable metal sur metal
US6114764A (en) Semiconductor device and process for fabricating the same
JPH04234149A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
US5539247A (en) Selective metal via plug growth technology for deep sub-micrometer ULSI
US4780394A (en) Photosensitive semiconductor device and a method of manufacturing such a device
US5750439A (en) Method of making aluminum alloy wiring with less silicon nodule
KR20010050129A (ko) 집적 회로의 층간 금속층 유전체내의 확산 방지 배리어층
FR2489042A1 (fr) Dispositif a semi-conducteur comportant une structure d'interconnexion multicouche et procede de fabrication correspondant
JP2997371B2 (ja) 集積回路装置
JPH06104424A (ja) ショットキバリヤ型ダイオード及びその製造方法
EP0177422A1 (fr) Procédé de réalisation de grilles en siliciure ou en silicium pour circuit intégré comportant des éléments du type grille-isolant-semiconducteur
TW447051B (en) Manufacture process for forming metal gate or metallization

Legal Events

Date Code Title Description
ST Notification of lapse