JPH1041465A - 抵抗およびその作製方法 - Google Patents
抵抗およびその作製方法Info
- Publication number
- JPH1041465A JPH1041465A JP9107274A JP10727497A JPH1041465A JP H1041465 A JPH1041465 A JP H1041465A JP 9107274 A JP9107274 A JP 9107274A JP 10727497 A JP10727497 A JP 10727497A JP H1041465 A JPH1041465 A JP H1041465A
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- film
- resistor
- resistance
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000010936 titanium Substances 0.000 claims abstract description 76
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 54
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 21
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 17
- 238000009413 insulation Methods 0.000 abstract 5
- 238000005516 engineering process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 65
- 239000010410 layer Substances 0.000 description 25
- 238000009792 diffusion process Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910007991 Si-N Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910006294 Si—N Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000205585 Aquilegia canadensis Species 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910011208 Ti—N Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011195 cermet Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
- H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【課題】 改良された抵抗およびその作製方法を提供す
る。 【解決手段】 集積回路半導体デバイスに抵抗要素を作
製する方法は、次の工程よりなっている。窒化シリコン
のような絶縁膜１２０を付着する工程、絶縁膜１２０上
にチタン含有膜１３０を付着する工程、そしてチタンが
絶縁膜１２０に拡散されるようチタン含有膜１３０と絶
縁膜１２０を熱処理する工程である。この結果、チタン
が絶縁膜１２０内に拡散される。これは比較的に高い抵
抗率をもつ抵抗要素を作製する。この方法は、従来の集
積回路製造技術に容易に統合できるという利点がある。
る。 【解決手段】 集積回路半導体デバイスに抵抗要素を作
製する方法は、次の工程よりなっている。窒化シリコン
のような絶縁膜１２０を付着する工程、絶縁膜１２０上
にチタン含有膜１３０を付着する工程、そしてチタンが
絶縁膜１２０に拡散されるようチタン含有膜１３０と絶
縁膜１２０を熱処理する工程である。この結果、チタン
が絶縁膜１２０内に拡散される。これは比較的に高い抵
抗率をもつ抵抗要素を作製する。この方法は、従来の集
積回路製造技術に容易に統合できるという利点がある。
Description
【０００１】
【発明の属する技術分野】この発明は、一般に半導体デ
バイスに関し、特に半導体デバイス内に抵抗を作製する
ことに関する。
バイスに関し、特に半導体デバイス内に抵抗を作製する
ことに関する。
【０００２】
【従来の技術】集積回路の利用は、多種類にわたって使
用されるためにあらゆる種類の製品に広がってきた。こ
れらの集積回路は、電界効果型トランジスタ，バイポー
ラトランジスタ等のような広範囲の要素を有している。
必要ではあるが、作製がより難しくかつ空間集中的な要
素のいくつかは、抵抗要素すなわち抵抗である。
用されるためにあらゆる種類の製品に広がってきた。こ
れらの集積回路は、電界効果型トランジスタ，バイポー
ラトランジスタ等のような広範囲の要素を有している。
必要ではあるが、作製がより難しくかつ空間集中的な要
素のいくつかは、抵抗要素すなわち抵抗である。
【０００３】集積回路（Ｉ．Ｃ．）処理加工で製造する
ことができる抵抗の種類は、３つのカテゴリ、（１）拡
散抵抗，（２）電界効果型抵抗，（３）薄膜抵抗に分類
できる。
ことができる抵抗の種類は、３つのカテゴリ、（１）拡
散抵抗，（２）電界効果型抵抗，（３）薄膜抵抗に分類
できる。
【０００４】拡散抵抗は、ｎ型またはｐ型の材料で半導
体デバイスをドーピングし、熱処理することによって作
製される。拡散抵抗の抵抗値は、拡散の長さ，幅，深さ
と、拡散材料の抵抗率とに依存する。拡散材料の抵抗率
は、ドーパントと高温熱処理後のドーパント種の接合プ
ロファイルに依存する。
体デバイスをドーピングし、熱処理することによって作
製される。拡散抵抗の抵抗値は、拡散の長さ，幅，深さ
と、拡散材料の抵抗率とに依存する。拡散材料の抵抗率
は、ドーパントと高温熱処理後のドーパント種の接合プ
ロファイルに依存する。
【０００５】電界効果型抵抗は、デプリーションモード
で利用されるトランジスタであり、そのトランジスタの
閾値電圧を制御するインプランテーションによって調整
される。
で利用されるトランジスタであり、そのトランジスタの
閾値電圧を制御するインプランテーションによって調整
される。
【０００６】拡散抵抗および電界効果型抵抗は、それぞ
れ、Ｉ．Ｃ．製造プロセスに容易に統合されるという利
点を有している。しかし、これらの種類の抵抗は多くの
不利をも有している。特に、それらの種類の抵抗は、普
通、抵抗値と公差が制限される。その理由は、これらの
抵抗値を制御するパラメータが、デバイス性能のために
最適化されなければならないパラメータと同じであるか
らである。したがって、実際的なＩ．Ｃ．拡散構造また
は電界効果型抵抗では、低抵抗値しか得られない。さら
に、拡散抵抗は、Ｉ．Ｃ．上に過大なスペースを必要と
するという欠点、すなわちＩ．Ｃ．のサイズが縮小し続
ける場合の重大な不利な点を有している。
れ、Ｉ．Ｃ．製造プロセスに容易に統合されるという利
点を有している。しかし、これらの種類の抵抗は多くの
不利をも有している。特に、それらの種類の抵抗は、普
通、抵抗値と公差が制限される。その理由は、これらの
抵抗値を制御するパラメータが、デバイス性能のために
最適化されなければならないパラメータと同じであるか
らである。したがって、実際的なＩ．Ｃ．拡散構造また
は電界効果型抵抗では、低抵抗値しか得られない。さら
に、拡散抵抗は、Ｉ．Ｃ．上に過大なスペースを必要と
するという欠点、すなわちＩ．Ｃ．のサイズが縮小し続
ける場合の重大な不利な点を有している。
【０００７】逆に、抵抗の第３のカテゴリである薄膜抵
抗は、代表的には、二酸化シリコン（ＳｉＯ2 ）のよう
な絶縁材料上に付着される抵抗性金属膜である。これら
の薄膜抵抗は、シリコン（Ｓｉ）基板上の重要な領域を
節約する利点を有している。残念なことには、これらの
抵抗は典型的にバック・エンド・オブ・ライン（ＢＥＯ
Ｌ）処理工程においてのみ作製され、したがって応用も
制限される。
抗は、代表的には、二酸化シリコン（ＳｉＯ2 ）のよう
な絶縁材料上に付着される抵抗性金属膜である。これら
の薄膜抵抗は、シリコン（Ｓｉ）基板上の重要な領域を
節約する利点を有している。残念なことには、これらの
抵抗は典型的にバック・エンド・オブ・ライン（ＢＥＯ
Ｌ）処理工程においてのみ作製され、したがって応用も
制限される。
【０００８】比較的高いインピーダンス（１，０００〜
１０，０００Ω／□）を有する薄膜抵抗に利用できる幾
つの金属膜がある。例えば、サーメット（ＮＩ／Ｃｒ，
Ｃｒ／ＳｉＯ2 ）やレニウムのような金属を用いて、薄
膜抵抗を作製することができる。残念なことには、これ
らの抵抗材料は標準のＶＬＳＩ処理加工では普通利用さ
れず、したがって製造プロセスに組み込むことは困難
で、コストがかかる。さらに、それらの抵抗とＳｉデバ
イスへの必要なメタラジカル・コンタクトは、Ｓｉデバ
イス処理加工において不適格な他の材料を必要とする。
１０，０００Ω／□）を有する薄膜抵抗に利用できる幾
つの金属膜がある。例えば、サーメット（ＮＩ／Ｃｒ，
Ｃｒ／ＳｉＯ2 ）やレニウムのような金属を用いて、薄
膜抵抗を作製することができる。残念なことには、これ
らの抵抗材料は標準のＶＬＳＩ処理加工では普通利用さ
れず、したがって製造プロセスに組み込むことは困難
で、コストがかかる。さらに、それらの抵抗とＳｉデバ
イスへの必要なメタラジカル・コンタクトは、Ｓｉデバ
イス処理加工において不適格な他の材料を必要とする。
【０００９】
【発明が解決しようとする課題】したがって従来技術で
は、Ｉ．Ｃ．処理加工において小さい抵抗を作製し、か
つ作製を容易に行うことができないことが問題である。
したがって、従来の処理加工方法に容易に統合が可能
な、高抵抗値を与えることのできる改良された抵抗が必
要とされる。
は、Ｉ．Ｃ．処理加工において小さい抵抗を作製し、か
つ作製を容易に行うことができないことが問題である。
したがって、従来の処理加工方法に容易に統合が可能
な、高抵抗値を与えることのできる改良された抵抗が必
要とされる。
【００１０】
【課題を解決するための手段】本発明によれば、改良さ
れた抵抗とその作製方法が提供される。集積回路半導体
デバイス内に抵抗要素を作製する方法は次の各工程を含
んでいる。窒化シリコンのような絶縁膜を付着する工
程、その絶縁膜の上にチタン膜を付着する工程、および
チタン膜と絶縁膜を熱処理する工程である。このこと
は、チタンを絶縁膜内に拡散させる。これは、比較的高
抵抗率を有する抵抗要素を作製する。
れた抵抗とその作製方法が提供される。集積回路半導体
デバイス内に抵抗要素を作製する方法は次の各工程を含
んでいる。窒化シリコンのような絶縁膜を付着する工
程、その絶縁膜の上にチタン膜を付着する工程、および
チタン膜と絶縁膜を熱処理する工程である。このこと
は、チタンを絶縁膜内に拡散させる。これは、比較的高
抵抗率を有する抵抗要素を作製する。
【００１１】したがって、本発明の利点は、集積回路プ
ロセスに共通の材料と方法で、高抵抗率の抵抗を作製す
る、抵抗の作製方法を提供することである。
ロセスに共通の材料と方法で、高抵抗率の抵抗を作製す
る、抵抗の作製方法を提供することである。
【００１２】本発明の前述した利点および他の利点や特
徴は、図面に示されているように、本発明の好適な実施
例の詳細な説明から明らかとなるであろう。
徴は、図面に示されているように、本発明の好適な実施
例の詳細な説明から明らかとなるであろう。
【００１３】
【発明の実施の形態】高抵抗値を有し、コンパクトで容
易に作製される抵抗要素を作る抵抗構造および作製方法
が提供される。好適な実施例の抵抗作製方法は、通常の
Ｉ．Ｃ．処理加工における一般の材料を利用する。さら
に、好適な実施例の抵抗は、高抵抗率という利点を有
し、製造プロセスにおいて初期に作製でき、バック・エ
ンド・オブ・ライン（ＢＥＯＬ）工程まで待つ必要がな
い。好適な実施例の抵抗は、広範囲のＩ．Ｃ．製造品、
すなわちＳＲＡＭ，論理要素，マイクロプロセッサに利
用することができる。
易に作製される抵抗要素を作る抵抗構造および作製方法
が提供される。好適な実施例の抵抗作製方法は、通常の
Ｉ．Ｃ．処理加工における一般の材料を利用する。さら
に、好適な実施例の抵抗は、高抵抗率という利点を有
し、製造プロセスにおいて初期に作製でき、バック・エ
ンド・オブ・ライン（ＢＥＯＬ）工程まで待つ必要がな
い。好適な実施例の抵抗は、広範囲のＩ．Ｃ．製造品、
すなわちＳＲＡＭ，論理要素，マイクロプロセッサに利
用することができる。
【００１４】好適な実施例は、高負荷窒化シリコン・チ
タン（ＴｉＳｉＮ）抵抗を製造する技術を利用する。こ
れらの抵抗は、１０12〜１０14Ω／□の抵抗値を有する
ことができる。ＴｉＳｉＮ抵抗を作製するのに用いる材
料は、Ｉ．Ｃ．処理加工で用いる通常の材料、すなわち
チタン（Ｔｉ）および窒化シリコン（Ｓｉ3 Ｎ4 ）であ
り、それらは、より高価で複雑な構造に対し、経済的な
代替物である。
タン（ＴｉＳｉＮ）抵抗を製造する技術を利用する。こ
れらの抵抗は、１０12〜１０14Ω／□の抵抗値を有する
ことができる。ＴｉＳｉＮ抵抗を作製するのに用いる材
料は、Ｉ．Ｃ．処理加工で用いる通常の材料、すなわち
チタン（Ｔｉ）および窒化シリコン（Ｓｉ3 Ｎ4 ）であ
り、それらは、より高価で複雑な構造に対し、経済的な
代替物である。
【００１５】好適な実施例の抵抗構造および作製方法
は、縦型抵抗プラグ構造に容易に適合するさらに他の利
点を有する。縦型抵抗プラグ構造は、下部コンタクトと
上部コンタクトを有し、これらコンタクト間に抵抗材料
を有している。縦型抵抗プラグの抵抗寸法は、抵抗材料
を通る導電路の長さとして定められ、２つのコンタクト
間の抵抗材料の深さである。好適な抵抗の構造は、縦型
抵抗プラグ構造でインプラントされると、単一のコンタ
クトと同様に小さな寸法をもつ利点があるが、下部コン
タクトが必要とされる幾つかのコンタクトに対してサイ
ズを増大できる。好適な抵抗構造と組合わされたこの構
造は、他のプロセス・パラメータとは無関係に、高抵抗
値を与え、その結果、抵抗値を独自に最適化することが
できる。
は、縦型抵抗プラグ構造に容易に適合するさらに他の利
点を有する。縦型抵抗プラグ構造は、下部コンタクトと
上部コンタクトを有し、これらコンタクト間に抵抗材料
を有している。縦型抵抗プラグの抵抗寸法は、抵抗材料
を通る導電路の長さとして定められ、２つのコンタクト
間の抵抗材料の深さである。好適な抵抗の構造は、縦型
抵抗プラグ構造でインプラントされると、単一のコンタ
クトと同様に小さな寸法をもつ利点があるが、下部コン
タクトが必要とされる幾つかのコンタクトに対してサイ
ズを増大できる。好適な抵抗構造と組合わされたこの構
造は、他のプロセス・パラメータとは無関係に、高抵抗
値を与え、その結果、抵抗値を独自に最適化することが
できる。
【００１６】図１において、図１は半導体デバイス１０
０の側面断面図である。この半導体デバイス１００は、
好適な実施例のＴｉＳｉＮ抵抗を説明するために利用さ
れれる。特に、縦型抵抗プラグを、半導体デバイス１０
０と共に説明する。しかし、好適な実施例の作製方法お
よび抵抗構造は、縦型抵抗プラグの構造に限定されな
い。
０の側面断面図である。この半導体デバイス１００は、
好適な実施例のＴｉＳｉＮ抵抗を説明するために利用さ
れれる。特に、縦型抵抗プラグを、半導体デバイス１０
０と共に説明する。しかし、好適な実施例の作製方法お
よび抵抗構造は、縦型抵抗プラグの構造に限定されな
い。
【００１７】半導体デバイス１００は、基板領域１０
２、酸化物領域１０４，１０６およびコンタクト１１２
を有する。基板１０２は代表的にシリコンよりなるが、
他の基板材料で適切に構成できる。酸化物領域は代表的
に、二酸化シリコン（ＳｉＯ2）またはテトラエチルオ
ルソシリケート（ＴＥＯＳ）のようなフィールド酸化物
よりなる。まず初めに、酸化物領域１０４が基板１０２
上に付着される。次に、酸化物領域１０４がエッチング
され、エッチングされた凹所にコンタクト１１２が付着
される。コンタクト１１２は、タングステンまたはアル
ミニウムのような適切な金属コンタクトであり、代表的
には反応イオンエッチングを用いて形成される。コンタ
クト１１２は、抵抗要素を半導体デバイス１００上の図
示しない他の要素に接続する働きをする。
２、酸化物領域１０４，１０６およびコンタクト１１２
を有する。基板１０２は代表的にシリコンよりなるが、
他の基板材料で適切に構成できる。酸化物領域は代表的
に、二酸化シリコン（ＳｉＯ2）またはテトラエチルオ
ルソシリケート（ＴＥＯＳ）のようなフィールド酸化物
よりなる。まず初めに、酸化物領域１０４が基板１０２
上に付着される。次に、酸化物領域１０４がエッチング
され、エッチングされた凹所にコンタクト１１２が付着
される。コンタクト１１２は、タングステンまたはアル
ミニウムのような適切な金属コンタクトであり、代表的
には反応イオンエッチングを用いて形成される。コンタ
クト１１２は、抵抗要素を半導体デバイス１００上の図
示しない他の要素に接続する働きをする。
【００１８】次に、酸化物領域１０６が付着される。次
に、コンタクト１１２が、フィールド酸化物内に開口部
１１４を形成することによって露出される。この開口部
１１４は、代表的には標準リソグラフィック・マスキン
グ技術を用いて形成される。勿論、他の好適な方法を用
いて、コンタクト１１２を形成し、コンタクト１１２に
開口部１１４を形成することができる。
に、コンタクト１１２が、フィールド酸化物内に開口部
１１４を形成することによって露出される。この開口部
１１４は、代表的には標準リソグラフィック・マスキン
グ技術を用いて形成される。勿論、他の好適な方法を用
いて、コンタクト１１２を形成し、コンタクト１１２に
開口部１１４を形成することができる。
【００１９】図２において、図２は半導体デバイス１０
０の側面断面図である。好適な実施例のＴｉＳｉＮ抵抗
を作製する第１の工程は、半導体デバイス１００上に薄
い絶縁膜１２０を付着し、特にコンタクト１１２の少な
くとも一部に接触させる。絶縁膜１２０は、好ましく
は、減圧化学気相成長（ＬＰＣＶＤ）方法を用いて形成
される。絶縁膜１２０は、好ましくは窒化シリコン（Ｓ
ｉ3 Ｎ4 ）よりなるが、二酸化シリコン（ＳｉＯ2 ）で
適切に構成することができる。絶縁膜１２０の厚さは好
ましくは８ｎｍよりも薄いが、１２０ｎｍよりも薄い厚
さを適切に有している。より詳しく説明すると、好適な
実施例は、絶縁膜１２０の厚さを変えることによって抵
抗の抵抗率を変化させることができる利点を有する。
０の側面断面図である。好適な実施例のＴｉＳｉＮ抵抗
を作製する第１の工程は、半導体デバイス１００上に薄
い絶縁膜１２０を付着し、特にコンタクト１１２の少な
くとも一部に接触させる。絶縁膜１２０は、好ましく
は、減圧化学気相成長（ＬＰＣＶＤ）方法を用いて形成
される。絶縁膜１２０は、好ましくは窒化シリコン（Ｓ
ｉ3 Ｎ4 ）よりなるが、二酸化シリコン（ＳｉＯ2 ）で
適切に構成することができる。絶縁膜１２０の厚さは好
ましくは８ｎｍよりも薄いが、１２０ｎｍよりも薄い厚
さを適切に有している。より詳しく説明すると、好適な
実施例は、絶縁膜１２０の厚さを変えることによって抵
抗の抵抗率を変化させることができる利点を有する。
【００２０】図３において、図３は半導体デバイス１０
０の側面断面図である。好適な実施例における次の工程
は、絶縁膜１２０の上にチタン層１３０を付着すること
である。チタン層１３０は好ましくは周知技術を利用し
てスパッタ付着されるが、他の付着方法を用いることも
可能である。例えば、ＬＰＣＶＤ処理を用いることがで
き、開口部１１４の両側の絶縁膜１２０部分を被覆する
チタン層１３０も形成される。
０の側面断面図である。好適な実施例における次の工程
は、絶縁膜１２０の上にチタン層１３０を付着すること
である。チタン層１３０は好ましくは周知技術を利用し
てスパッタ付着されるが、他の付着方法を用いることも
可能である。例えば、ＬＰＣＶＤ処理を用いることがで
き、開口部１１４の両側の絶縁膜１２０部分を被覆する
チタン層１３０も形成される。
【００２１】好ましくは、チタン層１３０は窒化チタン
（ＴｉＮ）“キャップ”を有し、したがってＴｉ／Ｔｉ
Ｎスタックを構成する。特に、Ｔｉ／ＴｉＮスタックの
底部１３２は、好ましくは５〜４０ｎｍのＴｉよりな
り、キャップ頂部１３４は好ましくは３０〜７０ｎｍの
ＴｉＮよりなる。最終的な抵抗の抵抗率は、付着された
Ｔｉ膜の厚さに依存する。Ｔｉ膜の厚さを増すほど、抵
抗内に拡散されるＴｉも増し、より低い抵抗値を生じ
る。さらに、より抵抗値の大きい抵抗を製造するために
は、より薄い絶縁膜１２０が要求され、同様により厚い
Ｔｉ膜が要求される。
（ＴｉＮ）“キャップ”を有し、したがってＴｉ／Ｔｉ
Ｎスタックを構成する。特に、Ｔｉ／ＴｉＮスタックの
底部１３２は、好ましくは５〜４０ｎｍのＴｉよりな
り、キャップ頂部１３４は好ましくは３０〜７０ｎｍの
ＴｉＮよりなる。最終的な抵抗の抵抗率は、付着された
Ｔｉ膜の厚さに依存する。Ｔｉ膜の厚さを増すほど、抵
抗内に拡散されるＴｉも増し、より低い抵抗値を生じ
る。さらに、より抵抗値の大きい抵抗を製造するために
は、より薄い絶縁膜１２０が要求され、同様により厚い
Ｔｉ膜が要求される。
【００２２】ＴｉＮキャップの使用は、下層のＴｉが熱
処理雰囲気の窒素と反応するのを阻止する利点を有す
る。したがって、下層のＴｉの多くが絶縁膜１２０内に
拡散される。他の実施例では、チタン層を、５〜４０ｎ
ｍの厚さの、Ｔｉの単一層で構成する。
処理雰囲気の窒素と反応するのを阻止する利点を有す
る。したがって、下層のＴｉの多くが絶縁膜１２０内に
拡散される。他の実施例では、チタン層を、５〜４０ｎ
ｍの厚さの、Ｔｉの単一層で構成する。
【００２３】図４において、図４は半導体デバイス１０
０の側面断面図である。チタン層１３０を付着した後、
半導体デバイス１００の次工程は、窒素またはフォーミ
ング・ガス（９０％Ｎ2 ，１０％Ｈ2 ）のような不活性
雰囲気中で熱処理することである。熱処理は、図示のよ
うに、Ｔｉをチタン層１３０から絶縁層１２０内へ拡散
させる。この拡散は、抵抗に適切な制限導電率を有する
チタン拡散絶縁膜を形成する。
０の側面断面図である。チタン層１３０を付着した後、
半導体デバイス１００の次工程は、窒素またはフォーミ
ング・ガス（９０％Ｎ2 ，１０％Ｈ2 ）のような不活性
雰囲気中で熱処理することである。熱処理は、図示のよ
うに、Ｔｉをチタン層１３０から絶縁層１２０内へ拡散
させる。この拡散は、抵抗に適切な制限導電率を有する
チタン拡散絶縁膜を形成する。
【００２４】熱処理は、適切には４５０〜７５０℃で１
０〜１２０分間行われ、より適切には５２５〜６２５℃
で２０〜４０分間行われ、好適な熱処理は６００℃で３
０分間である。得られた抵抗の抵抗率は、熱処理工程の
時間と温度に依存する。したがって、熱処理に用いられ
る実際の温度は、要求される抵抗率によって変化する。
さらに、抵抗が作製される製造プロセスの段階に応じて
熱処理時間と温度を変化させることが望まれる。
０〜１２０分間行われ、より適切には５２５〜６２５℃
で２０〜４０分間行われ、好適な熱処理は６００℃で３
０分間である。得られた抵抗の抵抗率は、熱処理工程の
時間と温度に依存する。したがって、熱処理に用いられ
る実際の温度は、要求される抵抗率によって変化する。
さらに、抵抗が作製される製造プロセスの段階に応じて
熱処理時間と温度を変化させることが望まれる。
【００２５】好適な実施例で作製される抵抗では、チタ
ンが絶縁層１２０内に拡散されるように半導体デバイス
を熱処理すべきである。半導体デバイス１００が適切な
温度と適切な時間で熱処理されると、わずかな割合いの
ＴｉがＳｉ3 Ｎ4 に浸入し、Ｓｉ3 Ｎ4 膜内に残留す
る。熱処理を長く行うほど、Ｔｉの浸入が増し、作製さ
れる膜の導電率はより高くなる。しかし、過剰に熱処理
すると、チタンはＳｉ3Ｎ4 と反応し、ＴｉＳｉとＴｉ
Ｎを形成し、窒化膜を破断させ、使用できる抵抗は形成
されないであろう。
ンが絶縁層１２０内に拡散されるように半導体デバイス
を熱処理すべきである。半導体デバイス１００が適切な
温度と適切な時間で熱処理されると、わずかな割合いの
ＴｉがＳｉ3 Ｎ4 に浸入し、Ｓｉ3 Ｎ4 膜内に残留す
る。熱処理を長く行うほど、Ｔｉの浸入が増し、作製さ
れる膜の導電率はより高くなる。しかし、過剰に熱処理
すると、チタンはＳｉ3Ｎ4 と反応し、ＴｉＳｉとＴｉ
Ｎを形成し、窒化膜を破断させ、使用できる抵抗は形成
されないであろう。
【００２６】図５において、図５は半導体デバイス１０
０の側面断面図である。熱処理後、チタン層１３０の部
分は除去される。これは好ましくは選択的な金属エッチ
ングによって行われるが、他の適切な方法を用いること
もできる。
０の側面断面図である。熱処理後、チタン層１３０の部
分は除去される。これは好ましくは選択的な金属エッチ
ングによって行われるが、他の適切な方法を用いること
もできる。
【００２７】チタンが除去された後、上部コンタクト１
４０が付着される。上部コンタクトは好ましくはアルミ
ニウムよりなり、好ましくはＢＥＯＬ最終配線の際に付
着される。勿論、上部コンタクトは他の適切な材料によ
って構成でき、製造工程中のいつでも作製することがで
きる。次に、コンタクト材料の過剰部分はＴｉ拡散Ｓｉ
3 Ｎ4 の過剰部分に沿って除去される。これで抵抗の製
造が完了する。
４０が付着される。上部コンタクトは好ましくはアルミ
ニウムよりなり、好ましくはＢＥＯＬ最終配線の際に付
着される。勿論、上部コンタクトは他の適切な材料によ
って構成でき、製造工程中のいつでも作製することがで
きる。次に、コンタクト材料の過剰部分はＴｉ拡散Ｓｉ
3 Ｎ4 の過剰部分に沿って除去される。これで抵抗の製
造が完了する。
【００２８】説明した好適な実施例においては、作製し
た抵抗は縦型抵抗プラグを構成している。すなわち、抵
抗要素１５０は下部導体と上部導体との間のＴｉ拡散Ｓ
ｉ3Ｎ4 膜よりなる。縦型抵抗プラグの抵抗値は、絶縁
膜内に侵入したチタンの量、および抵抗要素１５０の面
積と深さに依存する。縦型抵抗プラグでは、抵抗要素１
５０の深さは抵抗寸法を構成する。抵抗の抵抗率は抵抗
寸法を増すことによって、あるいは抵抗膜の面積を減少
させることによって、増大させることができる。
た抵抗は縦型抵抗プラグを構成している。すなわち、抵
抗要素１５０は下部導体と上部導体との間のＴｉ拡散Ｓ
ｉ3Ｎ4 膜よりなる。縦型抵抗プラグの抵抗値は、絶縁
膜内に侵入したチタンの量、および抵抗要素１５０の面
積と深さに依存する。縦型抵抗プラグでは、抵抗要素１
５０の深さは抵抗寸法を構成する。抵抗の抵抗率は抵抗
寸法を増すことによって、あるいは抵抗膜の面積を減少
させることによって、増大させることができる。
【００２９】好適な実施例の抵抗は多くの利点を有し、
スタティック・ランダム・アクセス・メモリ（ＳＲＡ
Ｍ）セルのような高価値付加抵抗を要求する回路に特別
な応用を見出すことが期待される。
スタティック・ランダム・アクセス・メモリ（ＳＲＡ
Ｍ）セルのような高価値付加抵抗を要求する回路に特別
な応用を見出すことが期待される。
【００３０】好適な実施例の方法は、実験され成功を得
てきた。好適な実施例によるＴｉＳｉＮ抵抗の一例とし
て、ＴｉＳｉＮ抵抗を、減圧化学気相成長法（ＬＰＣＶ
Ｄ）によりＳｉ3 Ｎ4 を５ｎｍを付着させ、次に１０ｎ
ｍのＴｉと４０ｎｍのＴｉＮの膜スタックをスパッタ付
着させることにより作製した。低温フォーミング・ガス
熱処理後、残存ＴｉまたはＴｉ／ＴｉＮスタックを、９
分間の選択的な金属エッチングで除去した。
てきた。好適な実施例によるＴｉＳｉＮ抵抗の一例とし
て、ＴｉＳｉＮ抵抗を、減圧化学気相成長法（ＬＰＣＶ
Ｄ）によりＳｉ3 Ｎ4 を５ｎｍを付着させ、次に１０ｎ
ｍのＴｉと４０ｎｍのＴｉＮの膜スタックをスパッタ付
着させることにより作製した。低温フォーミング・ガス
熱処理後、残存ＴｉまたはＴｉ／ＴｉＮスタックを、９
分間の選択的な金属エッチングで除去した。
【００３１】この好適な方法を用いて作製した抵抗につ
いて、形成された膜の抵抗率を測定した。熱処理温度が
５５０℃であった場合、抵抗率は約１０7 Ω・ｃｍであ
った。６００℃で熱処理が行われた場合、抵抗率は約１
０6 Ω・ｃｍであった。
いて、形成された膜の抵抗率を測定した。熱処理温度が
５５０℃であった場合、抵抗率は約１０7 Ω・ｃｍであ
った。６００℃で熱処理が行われた場合、抵抗率は約１
０6 Ω・ｃｍであった。
【００３２】作製した抵抗を、オージェ（Auger ），ラ
ザフォード後方散乱スペクトラ（Rutherford Backscatt
ering Spectra ：ＲＢＳ），二次イオン質量スペクトロ
スコピ（Secondary Ion Mass Spectroscopy ：ＳＩＭ
Ｓ）を用いて分析することによって、得られた抵抗膜は
約４〜７重量％（フォーミング・ガス雰囲気にて５５０
℃で３０分間の熱処理によってＳｉ3 Ｎ4 膜内に拡散さ
れている量）のＴｉを含むことを見出した。さらに、Ｓ
ＩＭＳ分析は、Ｓｉ−Ｎ信号とＴｉ−Ｎ信号の両方とも
Ｓｉ3 Ｎ4 膜内で明瞭であることを示す。これは、Ｔｉ
がＳｉ3 Ｎ4 内でＮに結合する傾向があり（すなわち、
Ｓｉ−Ｎ結合を切ることによって）、それによってＳｉ
を未結合にすることを示唆している。しかし、２回目の
ＳＩＭＳ分析からは、Ｓｉ−Ｏ信号が抵抗膜内で検出さ
れ、ＳｉがＴｉ／ＴｉＮ膜またはＳｉ3 Ｎ4 膜内に存在
している酸素と直接に結合することを示している。
ザフォード後方散乱スペクトラ（Rutherford Backscatt
ering Spectra ：ＲＢＳ），二次イオン質量スペクトロ
スコピ（Secondary Ion Mass Spectroscopy ：ＳＩＭ
Ｓ）を用いて分析することによって、得られた抵抗膜は
約４〜７重量％（フォーミング・ガス雰囲気にて５５０
℃で３０分間の熱処理によってＳｉ3 Ｎ4 膜内に拡散さ
れている量）のＴｉを含むことを見出した。さらに、Ｓ
ＩＭＳ分析は、Ｓｉ−Ｎ信号とＴｉ−Ｎ信号の両方とも
Ｓｉ3 Ｎ4 膜内で明瞭であることを示す。これは、Ｔｉ
がＳｉ3 Ｎ4 内でＮに結合する傾向があり（すなわち、
Ｓｉ−Ｎ結合を切ることによって）、それによってＳｉ
を未結合にすることを示唆している。しかし、２回目の
ＳＩＭＳ分析からは、Ｓｉ−Ｏ信号が抵抗膜内で検出さ
れ、ＳｉがＴｉ／ＴｉＮ膜またはＳｉ3 Ｎ4 膜内に存在
している酸素と直接に結合することを示している。
【００３３】さらに、高分解能透過電子顕微鏡（High R
esolution Transmission ElectronMicroscopy：ＨＲＴ
ＥＭ）を用いた分析では、Ｓｉ3 Ｎ4 膜がそのままの状
態で残っており、Ｔｉが膜を通り、Ｓｉ基板内に拡散さ
れている様子はない。勿論、ＴｉＳｉＮ抵抗の化学量論
は、熱処理条件（高温熱処理は、Ｓｉ3 Ｎ4 内により多
くのＴｉの侵入を許容し、Ｓｉ3 Ｎ4 膜の導電率を増大
させる）に依存する。
esolution Transmission ElectronMicroscopy：ＨＲＴ
ＥＭ）を用いた分析では、Ｓｉ3 Ｎ4 膜がそのままの状
態で残っており、Ｔｉが膜を通り、Ｓｉ基板内に拡散さ
れている様子はない。勿論、ＴｉＳｉＮ抵抗の化学量論
は、熱処理条件（高温熱処理は、Ｓｉ3 Ｎ4 内により多
くのＴｉの侵入を許容し、Ｓｉ3 Ｎ4 膜の導電率を増大
させる）に依存する。
【００３４】処理とレイアウトに関して、ＴｉＳｉＮ抵
抗を作製することに多数の利点がある。膜の抵抗率は非
常に高いので、材料の長く狭いラインは要求されず、そ
れによってチップのスペースを節約している。さらに、
ＴｉＳｉＮを作製するために使用される温度は、抵抗
が、実際上どんな金属配線工程においても、ＢＥＯＬで
処理できるように十分に低温である。実際、ＴｉＳｉＮ
抵抗は、コンタクト間の縦型抵抗プラグとして理想的に
適合される。
抗を作製することに多数の利点がある。膜の抵抗率は非
常に高いので、材料の長く狭いラインは要求されず、そ
れによってチップのスペースを節約している。さらに、
ＴｉＳｉＮを作製するために使用される温度は、抵抗
が、実際上どんな金属配線工程においても、ＢＥＯＬで
処理できるように十分に低温である。実際、ＴｉＳｉＮ
抵抗は、コンタクト間の縦型抵抗プラグとして理想的に
適合される。
【００３５】本発明は、好適な具体例について特に示さ
れかつ述べられているが、本発明の趣旨と範囲から逸脱
することなく、当業者によって構成と詳細に様々に変更
できることが理解されよう。
れかつ述べられているが、本発明の趣旨と範囲から逸脱
することなく、当業者によって構成と詳細に様々に変更
できることが理解されよう。
【００３６】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）集積回路半導体デバイス内に抵抗要素を作製する
方法において、 ａ）絶縁膜を付着する工程と、 ｂ）前記絶縁膜上にチタン含有膜を付着する工程と、 ｃ）チタンが前記絶縁膜に拡散されるように、前記チタ
ン含有膜と前記絶縁膜を熱処理する工程と、を含むこと
を特徴とする抵抗要素の作製方法。 （２）前記絶縁膜が、窒化物層よりなることを特徴とす
る上記（１）に記載の抵抗要素の作製方法。 （３）前記絶縁膜が、Ｓｉ3 Ｎ4 よりなることを特徴と
する上記（２）に記載の抵抗要素の作製方法。 （４）前記絶縁膜が、８ｎｍよりも小さい抵抗寸法を有
することを特徴とする上記（１）に記載の抵抗要素の作
製方法。 （５）前記絶縁膜が、１２０ｎｍよりも小さい抵抗寸法
を有することを特徴とする上記（１）に記載の抵抗要素
の作製方法。 （６）前記絶縁膜が、ＳｉＯ2 よりなることを特徴とす
る上記（１）に記載の抵抗要素の作製方法。 （７）前記チタン含有膜が、５〜４０ｎｍの厚さを有す
ることを特徴とする上記（１）に記載の抵抗要素の作製
方法。 （８）前記チタン含有膜が、さらに窒素を含むことを特
徴とする上記（１）に記載の抵抗要素の作製方法。 （９）前記チタン含有膜が、チタン部および窒化チタン
・キャップ部よりなることを特徴とする上記（１）に記
載の抵抗要素の作製方法。 （１０）前記チタン部が、５〜４０ｎｍの厚さを有し、
前記窒化チタン・キャップ部が３０〜７０ｎｍの厚さを
有することを特徴とする上記（９）に記載の抵抗要素の
作製方法。 （１１）前記熱処理工程が、７５０℃よりも小さく、４
５０℃よりも大きい温度で熱処理することを特徴とする
上記（１）に記載の抵抗要素の作製方法。 （１２）前記熱処理工程が、１０〜１２０分間熱処理を
行うことを特徴とする上記（１）に記載の抵抗要素の作
製方法。 （１３）前記熱処理工程が、５２５〜６２５℃の温度で
２０〜４０分間熱処理を行うことを特徴とする上記
（１）に記載の抵抗要素の作製方法。 （１４）前記熱処理工程の後に、過剰の前記チタン含有
膜を除去する工程をさらに含むことを特徴とする上記
（１）に記載の抵抗要素の作製方法。 （１５）前記絶縁膜の付着工程が、コンタクトの頂部に
絶縁膜を付着し、さらに前記絶縁膜上に他のコンタクト
を付着して、縦型抵抗を形成することを特徴とする上記
（１）に記載の抵抗要素の作製方法。 （１６）上記（１）に記載の方法によって作製された抵
抗。 （１７）集積回路半導体デバイス内に抵抗要素を作製す
る方法において、 ａ）第１のコンタクトを形成する工程と、 ｂ）前記第１のコンタクトの上に、窒化シリコン膜を付
着する工程とを含み、前記窒化シリコン膜は、前記第１
のコンタクトに接触する第１の面と、露出した第２の面
とを有し、前記第１の面と前記第２の面との間の寸法が
抵抗寸法を定め、この抵抗寸法は１２０ｎｍよりも小さ
い、 ｃ）前記窒化シリコン膜の前記露出した第２の面の上
に、５〜４０ｎｍの厚さを有するチタン膜を付着する工
程と、 ｄ）前記チタン膜上に、３０〜７０ｎｍの厚さを有する
窒化チタン・キャップを付着する工程と、 ｅ）前記集積回路を、５２５〜６２５℃の温度で２０〜
４０分間熱処理して、前記チタン膜からチタンが前記絶
縁膜内に拡散する工程と、 ｆ）前記チタン膜と前記窒化チタン・キャップを除去す
る工程と、 ｇ）前記窒化シリコン膜の前記第２の面に接触させて第
２のコンタクトを形成する工程とを含む、ことを特徴と
する抵抗要素の作製方法。 （１８）ａ）絶縁層と、 ｂ）前記絶縁層内に拡散されたチタンと、を備えること
を特徴とする半導体抵抗。 （１９）前記絶縁層が、抵抗寸法を有し、この抵抗寸法
は、前記抵抗の導電路の長さとして定められ、８ｎｍよ
りも小さいことを特徴とする上記（１８）に記載の半導
体抵抗。 （２０）前記絶縁層が、抵抗寸法を有し、この抵抗寸法
は、前記抵抗の導電路の長さとして定められ、１２０ｎ
ｍよりも小さいことを特徴とする上記（１８）に記載の
半導体抵抗。 （２１）前記絶縁層が、窒化物よりなることを特徴とす
る上記（１８）に記載の半導体抵抗。 （２２）前記絶縁層が、Ｓｉ3 Ｎ4 よりなることを特徴
とする上記（１８）に記載の半導体抵抗。 （２３）前記絶縁層が、ＳｉＯ2 よりなることを特徴と
する上記（１８）に記載の半導体抵抗。 （２４）前記絶縁層が、４〜７重量％のチタンを含むこ
とを特徴とする上記（１８）に記載の半導体抵抗。 （２５）前記絶縁層が、縦型抵抗よりなることを特徴と
する上記（１８）に記載の半導体抵抗。 （２６）ｉ）前記絶縁層の下部に隣接する第１のコンタ
クトと、 ii）前記絶縁層の上部に隣接する第２のコンタクトと、
をさらに備えることを特徴とする上記（１８）に記載の
半導体抵抗。
の事項を開示する。 （１）集積回路半導体デバイス内に抵抗要素を作製する
方法において、 ａ）絶縁膜を付着する工程と、 ｂ）前記絶縁膜上にチタン含有膜を付着する工程と、 ｃ）チタンが前記絶縁膜に拡散されるように、前記チタ
ン含有膜と前記絶縁膜を熱処理する工程と、を含むこと
を特徴とする抵抗要素の作製方法。 （２）前記絶縁膜が、窒化物層よりなることを特徴とす
る上記（１）に記載の抵抗要素の作製方法。 （３）前記絶縁膜が、Ｓｉ3 Ｎ4 よりなることを特徴と
する上記（２）に記載の抵抗要素の作製方法。 （４）前記絶縁膜が、８ｎｍよりも小さい抵抗寸法を有
することを特徴とする上記（１）に記載の抵抗要素の作
製方法。 （５）前記絶縁膜が、１２０ｎｍよりも小さい抵抗寸法
を有することを特徴とする上記（１）に記載の抵抗要素
の作製方法。 （６）前記絶縁膜が、ＳｉＯ2 よりなることを特徴とす
る上記（１）に記載の抵抗要素の作製方法。 （７）前記チタン含有膜が、５〜４０ｎｍの厚さを有す
ることを特徴とする上記（１）に記載の抵抗要素の作製
方法。 （８）前記チタン含有膜が、さらに窒素を含むことを特
徴とする上記（１）に記載の抵抗要素の作製方法。 （９）前記チタン含有膜が、チタン部および窒化チタン
・キャップ部よりなることを特徴とする上記（１）に記
載の抵抗要素の作製方法。 （１０）前記チタン部が、５〜４０ｎｍの厚さを有し、
前記窒化チタン・キャップ部が３０〜７０ｎｍの厚さを
有することを特徴とする上記（９）に記載の抵抗要素の
作製方法。 （１１）前記熱処理工程が、７５０℃よりも小さく、４
５０℃よりも大きい温度で熱処理することを特徴とする
上記（１）に記載の抵抗要素の作製方法。 （１２）前記熱処理工程が、１０〜１２０分間熱処理を
行うことを特徴とする上記（１）に記載の抵抗要素の作
製方法。 （１３）前記熱処理工程が、５２５〜６２５℃の温度で
２０〜４０分間熱処理を行うことを特徴とする上記
（１）に記載の抵抗要素の作製方法。 （１４）前記熱処理工程の後に、過剰の前記チタン含有
膜を除去する工程をさらに含むことを特徴とする上記
（１）に記載の抵抗要素の作製方法。 （１５）前記絶縁膜の付着工程が、コンタクトの頂部に
絶縁膜を付着し、さらに前記絶縁膜上に他のコンタクト
を付着して、縦型抵抗を形成することを特徴とする上記
（１）に記載の抵抗要素の作製方法。 （１６）上記（１）に記載の方法によって作製された抵
抗。 （１７）集積回路半導体デバイス内に抵抗要素を作製す
る方法において、 ａ）第１のコンタクトを形成する工程と、 ｂ）前記第１のコンタクトの上に、窒化シリコン膜を付
着する工程とを含み、前記窒化シリコン膜は、前記第１
のコンタクトに接触する第１の面と、露出した第２の面
とを有し、前記第１の面と前記第２の面との間の寸法が
抵抗寸法を定め、この抵抗寸法は１２０ｎｍよりも小さ
い、 ｃ）前記窒化シリコン膜の前記露出した第２の面の上
に、５〜４０ｎｍの厚さを有するチタン膜を付着する工
程と、 ｄ）前記チタン膜上に、３０〜７０ｎｍの厚さを有する
窒化チタン・キャップを付着する工程と、 ｅ）前記集積回路を、５２５〜６２５℃の温度で２０〜
４０分間熱処理して、前記チタン膜からチタンが前記絶
縁膜内に拡散する工程と、 ｆ）前記チタン膜と前記窒化チタン・キャップを除去す
る工程と、 ｇ）前記窒化シリコン膜の前記第２の面に接触させて第
２のコンタクトを形成する工程とを含む、ことを特徴と
する抵抗要素の作製方法。 （１８）ａ）絶縁層と、 ｂ）前記絶縁層内に拡散されたチタンと、を備えること
を特徴とする半導体抵抗。 （１９）前記絶縁層が、抵抗寸法を有し、この抵抗寸法
は、前記抵抗の導電路の長さとして定められ、８ｎｍよ
りも小さいことを特徴とする上記（１８）に記載の半導
体抵抗。 （２０）前記絶縁層が、抵抗寸法を有し、この抵抗寸法
は、前記抵抗の導電路の長さとして定められ、１２０ｎ
ｍよりも小さいことを特徴とする上記（１８）に記載の
半導体抵抗。 （２１）前記絶縁層が、窒化物よりなることを特徴とす
る上記（１８）に記載の半導体抵抗。 （２２）前記絶縁層が、Ｓｉ3 Ｎ4 よりなることを特徴
とする上記（１８）に記載の半導体抵抗。 （２３）前記絶縁層が、ＳｉＯ2 よりなることを特徴と
する上記（１８）に記載の半導体抵抗。 （２４）前記絶縁層が、４〜７重量％のチタンを含むこ
とを特徴とする上記（１８）に記載の半導体抵抗。 （２５）前記絶縁層が、縦型抵抗よりなることを特徴と
する上記（１８）に記載の半導体抵抗。 （２６）ｉ）前記絶縁層の下部に隣接する第１のコンタ
クトと、 ii）前記絶縁層の上部に隣接する第２のコンタクトと、
をさらに備えることを特徴とする上記（１８）に記載の
半導体抵抗。
【図１】半導体デバイスの側面断面図である。
【図２】半導体デバイスの側面断面図である。
【図３】半導体デバイスの側面断面図である。
【図４】半導体デバイスの側面断面図である。
【図５】拡散チタン抵抗を含む半導体デバイスの側面断
面図である。
面図である。
１００ 半導体デバイス １０２ 基板 １０４ 酸化物領域 １０６ 酸化物領域 １１２ コンタクト １１４ 開口部 １２０ 絶縁膜 １３０ チタン層 １３２ スタック底部 １３４ キャップ頂部 １４０ 上部コンタクト １５０ 抵抗要素（下部コンタクト）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デヴィッド・マーク・ドバジンスキー アメリカ合衆国 12533 ニューヨーク州 ホープウェル ジャンクション シェナ ンドー ロード 29 (72)発明者 ステファン・ジェラルド・ファガルディ アメリカ合衆国 06776 コネティカット 州 ニューミルフォード ミーティングハ ウス テラス 31 (72)発明者 アーウィン・ハメリ アメリカ合衆国 12582 ニューヨーク州 ストームヴィル サニー レーン 109 (72)発明者 ハーバート・レイ・ホー アメリカ合衆国 12553 ニューヨーク州 ニューウインザー ラディー ロード 12 (72)発明者 サムエル・シー・ラマック アメリカ合衆国 12590 ニューヨーク州 ワッピンガー フォールズ シェアウッ ド フォレスト 49ビー (72)発明者 アルヴィン・ウェイン・ストロング アメリカ合衆国 05452 バーモント州 エセックスジャンクション ワイルドウッ ド ドライブ 26
Claims (24)
- 【請求項１】集積回路半導体デバイス内に抵抗要素を作
製する方法において、 ａ）絶縁膜を付着する工程と、 ｂ）前記絶縁膜上にチタン含有膜を付着する工程と、 ｃ）チタンが前記絶縁膜に拡散されるように、前記チタ
ン含有膜と前記絶縁膜を熱処理する工程と、を含むこと
を特徴とする抵抗要素の作製方法。 - 【請求項２】前記絶縁膜が、窒化物層よりなることを特
徴とする請求項１に記載の抵抗要素の作製方法。 - 【請求項３】前記絶縁膜が、Ｓｉ3 Ｎ4 よりなることを
特徴とする請求項２に記載の抵抗要素の作製方法。 - 【請求項４】前記絶縁膜が、８ｎｍよりも小さい抵抗寸
法を有することを特徴とする請求項１に記載の抵抗要素
の作製方法。 - 【請求項５】前記絶縁膜が、１２０ｎｍよりも小さい抵
抗寸法を有することを特徴とする請求項１に記載の抵抗
要素の作製方法。 - 【請求項６】前記絶縁膜が、ＳｉＯ2 よりなることを特
徴とする請求項１に記載の抵抗要素の作製方法。 - 【請求項７】前記チタン含有膜が、５〜４０ｎｍの厚さ
を有することを特徴とする請求項１に記載の抵抗要素の
作製方法。 - 【請求項８】前記チタン含有膜が、さらに窒素を含むこ
とを特徴とする請求項１に記載の抵抗要素の作製方法。 - 【請求項９】前記チタン含有膜が、チタン部および窒化
チタン・キャップ部よりなることを特徴とする請求項１
に記載の抵抗要素の作製方法。 - 【請求項１０】前記チタン部が、５〜４０ｎｍの厚さを
有し、前記窒化チタン・キャップ部が３０〜７０ｎｍの
厚さを有することを特徴とする請求項９に記載の抵抗要
素の作製方法。 - 【請求項１１】前記熱処理工程が、７５０℃よりも小さ
く、４５０℃よりも大きい温度で熱処理することを特徴
とする請求項１に記載の抵抗要素の作製方法。 - 【請求項１２】前記熱処理工程が、１０〜１２０分間熱
処理を行うことを特徴とする請求項１に記載の抵抗要素
の作製方法。 - 【請求項１３】前記熱処理工程が、５２５〜６２５℃の
温度で２０〜４０分間熱処理を行うことを特徴とする請
求項１に記載の抵抗要素の作製方法。 - 【請求項１４】前記熱処理工程の後に、過剰の前記チタ
ン含有膜を除去する工程をさらに含むことを特徴とする
請求項１に記載の抵抗要素の作製方法。 - 【請求項１５】前記絶縁膜の付着工程が、コンタクトの
頂部に絶縁膜を付着し、さらに前記絶縁膜上に他のコン
タクトを付着して、縦型抵抗を形成することを特徴とす
る請求項１に記載の抵抗要素の作製方法。 - 【請求項１６】集積回路半導体デバイス内に抵抗要素を
作製する方法において、 ａ）第１のコンタクトを形成する工程と、 ｂ）前記第１のコンタクトの上に、窒化シリコン膜を付
着する工程とを含み、前記窒化シリコン膜は、前記第１
のコンタクトに接触する第１の面と、露出した第２の面
とを有し、前記第１の面と前記第２の面との間の寸法が
抵抗寸法を定め、この抵抗寸法は１２０ｎｍよりも小さ
い、 ｃ）前記窒化シリコン膜の前記露出した第２の面の上
に、５〜４０ｎｍの厚さを有するチタン膜を付着する工
程と、 ｄ）前記チタン膜上に、３０〜７０ｎｍの厚さを有する
窒化チタン・キャップを付着する工程と、 ｅ）前記集積回路を、５２５〜６２５℃の温度で２０〜
４０分間熱処理して、前記チタン膜からチタンが前記絶
縁膜内に拡散する工程と、 ｆ）前記チタン膜と前記窒化チタン・キャップを除去す
る工程と、 ｇ）前記窒化シリコン膜の前記第２の面に接触させて第
２のコンタクトを形成する工程とを含む、ことを特徴と
する抵抗要素の作製方法。 - 【請求項１７】ａ）絶縁層と、 ｂ）前記絶縁層内に拡散されたチタンと、を備えること
を特徴とする半導体抵抗。 - 【請求項１８】前記絶縁層が、抵抗寸法を有し、この抵
抗寸法は、前記抵抗の導電路の長さとして定められ、８
ｎｍよりも小さいことを特徴とする請求項１７に記載の
半導体抵抗。 - 【請求項１９】前記絶縁層が、抵抗寸法を有し、この抵
抗寸法は、前記抵抗の導電路の長さとして定められ、１
２０ｎｍよりも小さいことを特徴とする請求項１７に記
載の半導体抵抗。 - 【請求項２０】前記絶縁層が、窒化物よりなることを特
徴とする請求項１７に記載の半導体抵抗。 - 【請求項２１】前記絶縁層が、Ｓｉ3 Ｎ4 又はＳｉＯ2
よりなることを特徴とする請求項１７８に記載の半導体
抵抗。 - 【請求項２２】前記絶縁層が、４〜７重量％のチタンを
含むことを特徴とする請求項１７に記載の半導体抵抗。 - 【請求項２３】前記絶縁層が、縦型抵抗よりなることを
特徴とする請求項１７に記載の半導体抵抗。 - 【請求項２４】ｉ）前記絶縁層の下部に隣接する第１の
コンタクトと、 ii）前記絶縁層の上部に隣接する第２のコンタクトと、
をさらに備えることを特徴とする請求項１７に記載の半
導体抵抗。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/647,392 US5899724A (en) | 1996-05-09 | 1996-05-09 | Method for fabricating a titanium resistor |
| US08/647392 | 1996-05-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041465A true JPH1041465A (ja) | 1998-02-13 |
| JP3213909B2 JP3213909B2 (ja) | 2001-10-02 |
Family
ID=24596818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10727497A Expired - Lifetime JP3213909B2 (ja) | 1996-05-09 | 1997-04-24 | 抵抗およびその作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5899724A (ja) |
| EP (1) | EP0807967B1 (ja) |
| JP (1) | JP3213909B2 (ja) |
| DE (1) | DE69737469T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199329B2 (en) | 2003-08-11 | 2007-04-03 | Niigata Seimitsu Co., Ltd. | Method of soldering semiconductor part and mounted structure of semiconductor part |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475912B1 (en) | 1998-06-01 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield |
| JP2001257327A (ja) * | 2000-03-10 | 2001-09-21 | Nec Corp | 半導体装置およびその製造方法 |
| US6563370B2 (en) * | 2001-06-28 | 2003-05-13 | Maxim Integrated Products, Inc. | Curvature-corrected band-gap voltage reference circuit |
| US6815818B2 (en) * | 2001-11-19 | 2004-11-09 | Micron Technology, Inc. | Electrode structure for use in an integrated circuit |
| US20040070050A1 (en) * | 2002-10-10 | 2004-04-15 | Taiwan Semiconductor Manufacturing Company | Structures of vertical resistors and FETs as controlled by electrical field penetration and a band-gap voltage reference using vertical FETs operating in accumulation through the field penetration effect |
| US7498657B2 (en) * | 2002-10-10 | 2009-03-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical resistors and band-gap voltage reference circuits |
| US7154324B1 (en) * | 2004-09-07 | 2006-12-26 | Altera Corporation | Integrated circuit delay chains |
| US7394110B2 (en) * | 2006-02-06 | 2008-07-01 | International Business Machines Corporation | Planar vertical resistor and bond pad resistor |
| CN103000582B (zh) * | 2011-09-14 | 2016-08-24 | 联华电子股份有限公司 | 电阻及其制作方法 |
| KR20130116099A (ko) * | 2012-04-13 | 2013-10-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US8921199B1 (en) | 2013-09-20 | 2014-12-30 | International Business Machines Corporation | Precision IC resistor fabrication |
| US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3607386A (en) * | 1968-06-04 | 1971-09-21 | Robert T Galla | Method of preparing resistive films |
| JPS5334319B2 (ja) * | 1971-12-28 | 1978-09-20 | ||
| US4786612A (en) * | 1986-02-03 | 1988-11-22 | Intel Corporation | Plasma enhanced chemical vapor deposited vertical silicon nitride resistor |
| US4755480A (en) * | 1986-02-03 | 1988-07-05 | Intel Corporation | Method of making a silicon nitride resistor using plasma enhanced chemical vapor deposition |
| US4690728A (en) * | 1986-10-23 | 1987-09-01 | Intel Corporation | Pattern delineation of vertical load resistor |
| US4843034A (en) * | 1987-06-12 | 1989-06-27 | Massachusetts Institute Of Technology | Fabrication of interlayer conductive paths in integrated circuits |
| JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
| JPH01255264A (ja) * | 1988-04-05 | 1989-10-12 | Seiko Instr Inc | 半導体装置の製造方法 |
| EP0381927A3 (en) * | 1989-01-13 | 1991-08-14 | Seiko Epson Corporation | Bidirectional non-linear resistor, active matrix liquid-crystal panel using the same, and method for its production |
| JPH0456359A (ja) * | 1990-06-26 | 1992-02-24 | Kawasaki Steel Corp | 半導体素子構造 |
| US5254493A (en) * | 1990-10-30 | 1993-10-19 | Microelectronics And Computer Technology Corporation | Method of fabricating integrated resistors in high density substrates |
| US5441914A (en) * | 1994-05-02 | 1995-08-15 | Motorola Inc. | Method of forming conductive interconnect structure |
-
1996
- 1996-05-09 US US08/647,392 patent/US5899724A/en not_active Expired - Lifetime
-
1997
- 1997-04-24 DE DE69737469T patent/DE69737469T2/de not_active Expired - Lifetime
- 1997-04-24 JP JP10727497A patent/JP3213909B2/ja not_active Expired - Lifetime
- 1997-04-24 EP EP97302824A patent/EP0807967B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199329B2 (en) | 2003-08-11 | 2007-04-03 | Niigata Seimitsu Co., Ltd. | Method of soldering semiconductor part and mounted structure of semiconductor part |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69737469D1 (de) | 2007-04-26 |
| EP0807967B1 (en) | 2007-03-14 |
| EP0807967A2 (en) | 1997-11-19 |
| DE69737469T2 (de) | 2007-11-29 |
| EP0807967A3 (en) | 1999-02-03 |
| US5899724A (en) | 1999-05-04 |
| JP3213909B2 (ja) | 2001-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4755480A (en) | Method of making a silicon nitride resistor using plasma enhanced chemical vapor deposition | |
| US4786612A (en) | Plasma enhanced chemical vapor deposited vertical silicon nitride resistor | |
| US5027185A (en) | Polycide gate FET with salicide | |
| US5907784A (en) | Method of making multi-layer gate structure with different stoichiometry silicide layers | |
| US4886764A (en) | Process for making refractory metal silicide cap for protecting multi-layer polycide structure | |
| EP0517368B1 (en) | Local interconnect for integrated circuits | |
| EP0174773A2 (en) | Semiconductor device having interconnection layers | |
| US4707723A (en) | Semiconductor device using a refractory metal as an electrode and interconnection | |
| JP3213909B2 (ja) | 抵抗およびその作製方法 | |
| JPH08191054A (ja) | 半導体装置及びその製造方法 | |
| US5346860A (en) | Method for fabricating an interconnect structure in an integrated circuit | |
| EP0545602A1 (en) | Method for forming barrier metal layers | |
| US5705845A (en) | Semiconductor device with particular metal silicide film | |
| US5846877A (en) | Method for fabricating an Al-Ge alloy wiring of semiconductor device | |
| US5543350A (en) | SRAM resistor tab doping by plug implant from buried contact | |
| US6365482B1 (en) | I.C. thin film resistor stabilization method | |
| JPH08236710A (ja) | 集積回路とその製造方法 | |
| GB2186116A (en) | Plasma enhanced chemical vapor deposited vertical resistor | |
| US6350684B1 (en) | Graded/stepped silicide process to improve MOS transistor | |
| US6586320B2 (en) | Graded/stepped silicide process to improve mos transistor | |
| US5179434A (en) | Semiconductor device and manufacturing method thereof | |
| JPH10214833A (ja) | 半導体装置用配線構造及びその製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| KR100210853B1 (ko) | 반도체 소자의 전도선 및 그 제조방법 | |
| JPH0637108A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |