NL2010635C2 - Method of manufacturing semiconductor device and semiconductor device. - Google Patents

Method of manufacturing semiconductor device and semiconductor device. Download PDF

Info

Publication number
NL2010635C2
NL2010635C2 NL2010635A NL2010635A NL2010635C2 NL 2010635 C2 NL2010635 C2 NL 2010635C2 NL 2010635 A NL2010635 A NL 2010635A NL 2010635 A NL2010635 A NL 2010635A NL 2010635 C2 NL2010635 C2 NL 2010635C2
Authority
NL
Netherlands
Prior art keywords
semiconductor device
semiconductor
glass
manufacturing
layer
Prior art date
Application number
NL2010635A
Other languages
English (en)
Other versions
NL2010635A (en
Inventor
Atsushi Ogasawara
Koji Ito
Koya Muyari
Kazuhiko Ito
Original Assignee
Shindengen Electric Mfg Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2012/061779 external-priority patent/WO2012160961A1/ja
Application filed by Shindengen Electric Mfg Co filed Critical Shindengen Electric Mfg Co
Publication of NL2010635A publication Critical patent/NL2010635A/en
Application granted granted Critical
Publication of NL2010635C2 publication Critical patent/NL2010635C2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3178Coating or filling in grooves made in the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Claims (20)

1. Werkwijze voor het vervaardigen van een halfgeleiderinrichting, omvattende, in de volgende volgorde: een eerste stap van het vervaardigen van een halfgeleiderelement, dat een pn-overgangblootstellingsdeel omvat waar een pn-overgang is blootgesteld; een tweede stap van het vormen van een isolatielaag (121, 218), zodanig, dat de isolatielaag (121, 218) het pn-overgangblootstellingsdeel afdekt; en een derde stap van het vormen van een glaslaag (124, 220) op de isolatielaag (121, 218), waarbij een laag, die is vervaardigd van een glassamenstelling voor het beschermen van een halfgeleiderovergang, wordt gevormd op de isolatielaag (121, 218) en waarbij daarna de laag, die is vervaardigd van een glassamenstelling voor het beschermen van een halfgeleiderovergang, wordt gebakken, waarbij de glassamenstelling voor het beschermen van een halfgeleiderovergang een glassamenstelling voor het beschermen van een halfgeleiderovergang die is vervaardigd van fijne glasdeeltjes die zijn bereid uit een materiaal in een gesmolten toestand die wordt verkregen door het smelten van een grondstof, met het kenmerk dat genoemde grondstof ten minste SiCg, AI2O3, B2O3, ZnO, en ten minste twee oxiden van aardalkalimetalen gekozen uit een groep bestaande uit CaO, MgO en BaO bevat, en geen van Pb, As, Sb, Li, Na en K bevat, is, en de glassamenstelling voor het beschermen van een halfgeleiderovergang geen componenten bevat die de grondstof in de vorm van een vulmiddel bevatten.
2. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens conclusie 1, waarbij in de glassamenstelling voor het beschermen van een halfgeleiderovergang: de hoeveelheid SiCp in een gebied van 41,1 mol% tot 61,1 mol% ligt, de hoeveelheid AI2O3 in een gebied van 7,4 mol% tot 17,4 mol% ligt, de hoeveelheid B2O3 in een gebied van 5, 8 mol% tot 15,8 mol% ligt, de hoeveelheid ZnO in een gebied van 3,0 mol% tot 24, 8 mol% ligt, en de hoeveelheid oxide van een aardalkalimetaal in een gebied van 5,5 mol% tot 15,5 mol% ligt.
3. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens conclusie 1, waarbij in de glassamenstelling voor het beschermen van een halfgeleiderovergang: de hoeveelheid SiCg in een gebied van 49,5 mol% tot 64,3 mol% ligt, de hoeveelheid B2O3 in een gebied van 8, 4 mol% tot 17,9 mol% ligt, de hoeveelheid AI2O3 in een gebied van 3,7 mol% tot 14,8 mol% ligt, de hoeveelheid ZnO in een gebied van 3,9 mol% tot 14, 2 mol% ligt, en de hoeveelheid oxide van een aardalkalimetaal in een gebied van 5,5 mol% tot 15,5 mol% ligt.
4. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens een der conclusies 1-3, waarbij de glassamenstelling voor het beschermen van een halfgeleiderovergang geen multivalent element als antischuimmiddel bevat.
5. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens conclusie 4, waarbij als het multivalent geen van V, Mn, Sn, Ce, Nb en Ta is bevat in de glassamenstelling voor het beschermen van een halfgeleiderovergang.
6. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens een der conclusies 1-5, waarbij de grondstof geen P bevat.
7. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens een der conclusies 1-6, waarbij de grondstof geen Bi bevat.
8. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens een der conclusies 1-7, waarbij de glassamenstelling voor het beschermen van een halfgeleiderovergang geen organisch bindmiddel bevat.
9. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens een der conclusies 1-8, waarbij de laag die is vervaardigd van een glassamenstelling voor het beschermen van een halfgeleiderovergang in de derde stap wordt gebakken bij een temperatuur van 900 °C of minder.
10. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens een der conclusies 1-9, waarbij de isolatielaag (121, 218) is vervaardigd van siliciumoxide.
11. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens een der conclusies 1 - 10, waarbij de isolatielaag (121, 218) in de tweede stap wordt gevormd met een dikte die ligt in een gebied van 5nm tot 10 Onm.
12. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens een der conclusies 1 - 10, waarbij de laag die is vervaardigd van een glassamenstelling in de derde stap wordt gevormd door een elektroforesewerkwij ze.
13. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens conclusie 12, waarbij de isolatielaag (121, 218) in de tweede stap wordt gevormd met een dikte die ligt in een gebied van 5nm tot 60nm.
14. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens een der conclusies 1 - 13, waarbi j de eerste stap omvat: een stap van het vervaardigen van een halfgeleiderbasislichaam met een pn-overgang die parallel aan een hoofdoppervlak van het halfgeleiderbasislichaam is aangebracht; en een stap van het vormen van een sleuf (120) met een diepte die voorbij de pn-overgang gaat vanaf één oppervlak van het halfgeleiderbasislichaam en aldus het pn-overgangblootstellingsdeel (A) aan een binnenoppervlak van de sleuf (120) vormt, de tweede stap een stap van het vormen van de isolatielaag (121) op het binnenoppervlak van de sleuf (120) omvat, zodanig, dat de isolatielaag (121) het pn-overgangblootstellingsdeel (A) afdekt, en de derde stap een stap van het vormen van de glaslaag op de isolatielaag (121) omvat.
15. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens conclusie 14, waarbij de isolatielaag (121) in de tweede stap wordt gevormd door een thermische oxidatie werkwijze.
16. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens conclusie 14, waarbij de isolatielaag (121) in de tweede stap wordt gevormd door een afzetwerkwij ze.
17. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens een der conclusies 1 - 13, waarbi j de eerste stap een stap van het vormen van het pn-overgangblootstellingsdeel (A) op een oppervlak van een halfgeleiderbasislichaam omvat; de tweede stap een stap van het vormen van de isolatielaag (218) op het oppervlak van het halfgeleiderbasislichaam omvat, zodanig, dat de isolatielaag (218) het pn-overgangblootstellingsdeel (A) afdekt, en de derde stap een stap van het vormen van de glaslaag (220) op de isolatielaag (218) omvat.
18. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens conclusie 17, waarbij de isolatielaag (218) in de tweede stap wordt gevormd door een thermische oxidatie werkwijze.
19. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens conclusie 17, waarbij de isolatielaag (218) in de tweede stap wordt gevormd door een af zetwerkwi j ze.
20. Halfgeleiderinrichting, omvattende: een halfgeleiderelement, dat een pn-overgangblootstellingsdeel (A) omvat waar een pn-overgang is blootgesteld; een isolatielaag (121, 218), die zodanig is gevormd, dat de isolatielaag (121, 128) het pn-overgangblootstellingsdeel (A) afdekt; en een glaslaag (124, 220) , die op de isolatielaag (121, 218) is gevormd, waarbij de glaslaag (124, 220) zodanig is gevormd, dat een laag, die is vervaardigd van een glassamenstelling voor het beschermen van een halfgeleiderovergang, is gevormd op de isolatielaag (121, 218) en waarbij daarna de laag, die is vervaardigd van een glassamenstelling voor het beschermen van een halfgeleiderovergang, is gebakken, waarbij de glassamenstelling voor het beschermen van een halfgeleiderovergang een glassamenstelling voor het beschermen van een halfgeleiderovergang die is vervaardigd van fijne glasdeeltjes die zijn bereid uit een materiaal in een gesmolten toestand die wordt verkregen door het smelten van een grondstof, met het kenmark dat deze grondstof ten minste SiCg, AI2O3, B2O3, ZnO, en ten minste twee oxiden van aardalkalimetalen gekozen uit een groep bestaande uit CaO, MgO en BaO bevat, en in hoofdzaak geen van Pb, As, Sb, Li, Na en K bevat, is, en de glassamenstelling voor het beschermen van een halfgeleiderovergang geen componenten bevat die de grondstof in de vorm van een vulmiddel bevatten.
NL2010635A 2012-05-08 2013-04-15 Method of manufacturing semiconductor device and semiconductor device. NL2010635C2 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
PCT/JP2012/061779 WO2012160961A1 (ja) 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置
PCT/JP2012/061780 WO2012160962A1 (ja) 2011-05-23 2012-05-08 半導体装置の製造方法及び半導体装置
JP2012061779 2012-05-08
JP2012061780 2012-05-08
JP2012080795 2012-11-28
PCT/JP2012/080795 WO2013168314A1 (ja) 2012-05-08 2012-11-28 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
NL2010635A NL2010635A (en) 2013-11-11
NL2010635C2 true NL2010635C2 (en) 2015-04-13

Family

ID=49550943

Family Applications (1)

Application Number Title Priority Date Filing Date
NL2010635A NL2010635C2 (en) 2012-05-08 2013-04-15 Method of manufacturing semiconductor device and semiconductor device.

Country Status (7)

Country Link
JP (1) JP5340511B1 (nl)
CN (1) CN103518254B (nl)
DE (1) DE112012003178B4 (nl)
FR (1) FR2990561B1 (nl)
NL (1) NL2010635C2 (nl)
TW (1) TWI553738B (nl)
WO (1) WO2013168314A1 (nl)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013168521A1 (ja) * 2012-05-08 2016-01-07 新電元工業株式会社 樹脂封止型半導体装置及びその製造方法
EP3214641B1 (en) * 2014-10-31 2021-05-05 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing semiconductor device and resist glass
WO2016075787A1 (ja) * 2014-11-13 2016-05-19 新電元工業株式会社 半導体装置の製造方法及びガラス被膜形成装置
WO2017134808A1 (ja) * 2016-02-05 2017-08-10 新電元工業株式会社 半導体装置の製造方法
JP6295378B1 (ja) * 2016-11-25 2018-03-14 新電元工業株式会社 半導体装置の製造方法
WO2018096643A1 (ja) * 2016-11-25 2018-05-31 新電元工業株式会社 半導体装置の製造方法及び半導体装置
CN109121423B (zh) * 2017-04-19 2020-05-19 新电元工业株式会社 半导体装置的制造方法
FR3079662B1 (fr) * 2018-03-30 2020-02-28 Soitec Substrat pour applications radiofrequences et procede de fabrication associe
JP7461210B2 (ja) * 2020-05-14 2024-04-03 株式会社日立製作所 半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1180908A (en) 1966-11-17 1970-02-11 English Electric Co Ltd Improvements in or relating to processes for Forming an Insulating Coating on Silicon, and to Coated Silicon
JPS5240071A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Semiconductor device
JPS5951137B2 (ja) 1976-09-16 1984-12-12 三菱電機株式会社 半導体装置の製造方法
JPS5393783A (en) * 1977-01-26 1978-08-17 Nec Home Electronics Ltd Mesa type semiconductor device
JPS5526656A (en) * 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
FR2458144A1 (fr) * 1979-05-29 1980-12-26 Thomson Csf Structure de passivation d'un affleurement de jonction semi-conductrice et son procede de fabrication
FR2487576A1 (fr) * 1980-07-24 1982-01-29 Thomson Csf Procede de fabrication de diodes mesa glassivees
US4727048A (en) * 1981-03-16 1988-02-23 Fairchild Camera & Instrument Corporation Process for making isolated semiconductor structure
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
DE3247938A1 (de) * 1982-12-24 1984-07-05 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleiterbauelement hoher sperrspannungsbelastbarkeit
US4714687A (en) 1986-10-27 1987-12-22 Corning Glass Works Glass-ceramics suitable for dielectric substrates
JPH01186629A (ja) * 1988-01-14 1989-07-26 Rohm Co Ltd メサ型半導体素子の製造方法
JPH02163938A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 半導体素子の製造方法
JPH05336463A (ja) 1992-06-03 1993-12-17 Sony Corp テレビジョン受像機
JP3339549B2 (ja) 1996-10-14 2002-10-28 株式会社日立製作所 ガラス被覆半導体装置及びその製造方法
JP2001220230A (ja) 2000-02-09 2001-08-14 Murata Mfg Co Ltd 誘電体磁器組成物
JP2002016272A (ja) 2000-06-30 2002-01-18 Kyocera Corp 光電変換装置
JP3943341B2 (ja) 2001-02-23 2007-07-11 日本電気硝子株式会社 ガラスセラミックス組成物
US7740899B2 (en) * 2002-05-15 2010-06-22 Ferro Corporation Electronic device having lead and cadmium free electronic overglaze applied thereto
JP4022113B2 (ja) 2002-08-28 2007-12-12 新電元工業株式会社 半導体装置の製造方法及び半導体装置
JP4736342B2 (ja) * 2004-04-09 2011-07-27 株式会社村田製作所 ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板
DE102006013077A1 (de) * 2006-03-22 2007-09-27 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit Sekundärpassivierungsschicht und zugehöriges Herstellungsverfahren
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
DE102006062428B4 (de) * 2006-12-27 2012-10-18 Schott Ag Verfahren zur Herstellung eines mit einem bleifreien Glas passiviertenelektronischen Bauelements sowie elektronisches Bauelement mit aufgebrachtem bleifreien Glas und dessen Verwendung
KR101683882B1 (ko) * 2009-12-24 2016-12-21 엘지이노텍 주식회사 고효율 실리콘 태양전지 전면전극 형성용 페이스트 조성물 및 이를 포함하는 실리콘 태양전지
JP5416631B2 (ja) * 2010-03-25 2014-02-12 株式会社日立製作所 アルミニウム電極配線用のガラス組成物と導電性ペースト、そのアルミニウム電極配線を具備する電子部品、及び、この電子部品の製造方法

Also Published As

Publication number Publication date
WO2013168314A1 (ja) 2013-11-14
JP5340511B1 (ja) 2013-11-13
DE112012003178T5 (de) 2014-04-10
TWI553738B (zh) 2016-10-11
TW201401379A (zh) 2014-01-01
CN103518254B (zh) 2016-07-20
FR2990561A1 (fr) 2013-11-15
CN103518254A (zh) 2014-01-15
FR2990561B1 (fr) 2016-09-16
JPWO2013168314A1 (ja) 2015-12-24
NL2010635A (en) 2013-11-11
DE112012003178B4 (de) 2022-12-08

Similar Documents

Publication Publication Date Title
NL2010635C2 (en) Method of manufacturing semiconductor device and semiconductor device.
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9698069B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US9455231B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
US9236318B1 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US9006113B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US10186425B2 (en) Method of manufacturing semiconductor device and resist glass
US9099483B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US9190365B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
WO2012160962A1 (ja) 半導体装置の製造方法及び半導体装置
JP5655140B2 (ja) 半導体装置の製造方法及び半導体装置
JP5848821B2 (ja) 半導体接合保護用ガラス組成物、半導体装置の製造方法、半導体装置及び半導体接合保護用ガラス組成物の製造方法
JP5655139B2 (ja) 半導体装置の製造方法及び半導体装置
JPWO2013168521A1 (ja) 樹脂封止型半導体装置及びその製造方法