NL193764C - Halfgeleiderinrichting en werkwijze voor het maken daarvan. - Google Patents
Halfgeleiderinrichting en werkwijze voor het maken daarvan. Download PDFInfo
- Publication number
- NL193764C NL193764C NL9202131A NL9202131A NL193764C NL 193764 C NL193764 C NL 193764C NL 9202131 A NL9202131 A NL 9202131A NL 9202131 A NL9202131 A NL 9202131A NL 193764 C NL193764 C NL 193764C
- Authority
- NL
- Netherlands
- Prior art keywords
- film
- films
- resistance
- insulating oxide
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 41
- -1 hydrogen ions Chemical class 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- 239000001257 hydrogen Substances 0.000 claims description 24
- 229910052739 hydrogen Inorganic materials 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 9
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims 1
- 229910052794 bromium Inorganic materials 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 claims 1
- 229910052801 chlorine Inorganic materials 0.000 claims 1
- 239000000460 chlorine Substances 0.000 claims 1
- 229910052736 halogen Inorganic materials 0.000 claims 1
- 150000002367 halogens Chemical class 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
1 193764
Halfgeleiderinrichting en werkwijze voor het maken daarvan
De uitvinding betreft een halfgeleiderinrichting, waarin op een halfgeleidersubstraat naast elkaar twee weerstandselementen zijn opgebouwd, elk achtereenvolgens bestaande uit een isolerende oxidefilm, een 5 weerstandsfilm van polykristallijn silicium en een met die weerstandsfilm elektrisch verbonden elektrode, het geheel overdekt door een isolerende beschermingsfilm, waarbij de isolerende oxidefilm van het tweede weerstandselement doorloopt naar de isolerende oxidefilm van het eerste weerstandselement en een grotere dikte dan die eerste film heeft. Ook heeft de uitvinding betrekking op een werkwijze voor het maken van een dergelijke halfgeleiderinrichting.
10 Voor een beschrijving van de stand der techniek wordt verwezen naar figuren 16-26.
Figuur 16 geeft een voorbeeld van een transistorschakeling met constante spanning, zoals die gebruikt wordt in een bipolair lineair netwerk (zie figuren 6-26 op pag. 168 van het boek "Bipolar Integrated Circuits” door Hideaki Ikoma et al, uitg. Kindai Kagaku Sha, 1 december 1984, ISBN 4-7649-0097-1). Het lineaire netwerk is een monolitische geïntegreerde schakeling, ook wel analoge IC genoemd, welke continue 15 signalen kan verwerken. De afgegeven spanning VD van de schakeling met constante spanning is een functie van de weerstanden RA en RB, zoals blijkt uit de volgende vergelijking:
Vo = (Ra/Rb-1)Vbe waarin RA en RB de weerstand van twee weerstandselementen uit polykristallijn silicium weergeven en VBE de voorwaartse spanning van een transistor aangeeft.
20 De figuren 17 en 18 tonen ontwerpen voor het patroon van de schakeling uit figuur 16.
Figuur 26 is een dwarsdoorsnede door een bekende inrichting met bipolair lineair netwerk, zie figuur 4 van de Japanse octrooiaanvrage SHO-A-62-125658, opengelegd 6 juni 1987. Figuren 19-26 zijn eveneens dwarsdoorsneden, die de vervaardiging van deze inrichting weergeven.
De diverse bewerkingsstappen en de constructie van het bekende bipolaire netwerk zullen thans worden 25 beschreven.
Volgens figuur 19 wordt in een oppervlak van een p-type substraat 1 uit silicium een n+-type ingebedde diffusielaag 2 gevormd, waarna het gehele oppervlak van het substraat 1 wordt bedekt met een ‘-type epitaxiaallaag 3.
Volgens figuur 20 worden bepaalde delen van de epitaxiaallaag 3 met een selectieve methode geoxi-30 deerd onder vorming van dikke isolerende oxidefilms 4, terwijl in andere gebieden van de laag dunne isolerende oxidefilms 5 worden gevormd. De isolerende films 5 hebben een dikte van 50-100 nm, terwijl de isolerende films 4 een dikte van 800-1500 nm hebben.
Volgens figuur 21 worden in gebieden, omringd door de isolerende oxidefilms 4, een p+-type element-afscheidingslaag 6 en een p+-type basislaag 7 gevormd. Door chemisch opdampen bij lage druk en 35 500-700°C wordt vervolgens op de isolerende films 4 en 5 een film 8 uit polykristallijn silicium met een dikte van ca. 50-500 nm afgezet. In de film 8 van polysilicium worden verontreinigingen van het n-type of het p-type ingevoerd, bijvoorbeeld door diffusie of door ioninplanting, waardoor de weerstand van de polysilici-umfilm 8 in het gebied tussen enkele tienden Ω/Π en enkele honderden ki2/Q terechtkomt.
Volgens figuur 23 wordt met fotolithografische methoden een fotolakpatroon 9 op de film 8 van polysili-40 cium gevormd. Onder gebruikmaking van dit lakpatroon 9 als masker wordt het ongewenste deel van de film 8 met behulp van Freongas weggeëtst, zodat op de dunne isolerende oxidefilm 5 een eerste weerstandsfilm 8b van polysilicium en op de dikke isolerende oxidefilm 4 een tweede weerstandsfilm 8a van polysilicium ontstaat. Daarna wordt het fotolakpatroon 9 verwijderd.
Volgens figuur 24 wordt door chemisch opdampen op het hele oppervlak van het substraat 1 een 45 isolerende oxidefilm 10 afgezet. Met behulp van fotolithografische methoden en etsmethoden worden de isolerende oxidefilm 10 en de dunne isolerende oxidefilm 5 in het emittergebied en het collectorgebied van de bipolaire transistor selectief verwijderd. Daarna worden door diffusie verontreinigingen van het n-type ingebracht ter vorming van een n+-type emitterlaag 11a en een n+-type collectorlaag 11b.
Volgens figuur 25 worden in de isolerende oxidefilm 10 door fotolithografie en etsen openingen gevormd 50 die resp. tot de basislaag 7 van het type p+, de eerste weerstandsfilm 8a en de tweede weerstandsfilm 8b van polysilicium reiken. Vervolgens worden elektroden van metaal aangebracht, die via deze openingen aansluiten op resp. de emitterlaag 11a (n+), de basislaag 7 (p+), de collectorlaag 11b (n+), de eerste weerstandsfilm 8b en de tweede weerstandsfilm 8a van polysilicium.
Volgens figuur 26 wordt over het gehele oppervlak van het substraat 1 een film 13 van plasma-nitride als 55 beschermende film aangebracht. Dit geschiedt door chemisch opdampen (aangevuld met lage- temperatuurplasma) bij een temperatuur van 250-400°C onder gebruikmaking van een gas van SiH4+NH3.
De opgebrachte film van plasma-nitride bevat een grote hoeveelheid waterstofionen (H*).
193764 2
Waar de nitridefilm 13 op een verbindingsstrook ligt, wordt deze film door fotolithografie en etsen verwijderd teneinde de verbindingsstrook vrij te leggen. Na een daaropvolgende warmtebehandeling bij 350-450°C en een reeks vervaardigingstrappen van de halfgeleiderinrichting, is de halfgeleiderinrichting voltooid.
5 In het bekende bipolaire lineaire netwerk van de zojuist beschreven constructie treden een aantal problemen op, die thans zullen worden beschreven.
Figuur 27 laat het gedeelte van figuur 26, waarin de beide weerstandsfilms 8b en 8a van polysilicium voorkomen, op grotere schaal zien.
Als de warmtebehandeling wordt toegepast op de film 13 van plasmanitride, zullen waterstofionen vanuit 10 deze film 13 naar de korrelgrenzen in de beide weerstandsfilm 8b en 8a van polysilicium trekken. De hoeveelheden waterstofionen die van bovenaf naar de weerstandsfilms 8b en 8a gaan, zijn nagenoeg gelijk aan elkaar, maar de hoeveelheden waterstofionen die van onderen af naar de weerstandsfilms 8b en 8a gaan, verschillen van elkaar. Onder de eerste weerstandsfilm 8b bevindt zich namelijk een dunne isolerende film 5, terwijl zich onder de tweede weerstandsfilm 8a een dikke isolerende film 4 bevindt. Via deze dikke 15 isolerende film 4 gaat een grotere hoeveelheid waterstofionen naar de tweede weerstandsfilm 8a. Als gevolg daarvan is de weerstand RA van de tweede weerstandsfilm 8b. In het algemeen is de weerstand RA ca. 10% lager dan de weerstand RB.
Zoals gezegd, is de uitgaande spanning V0 van de schakeling met constante spanning afhankelijk van de weerstanden RA en RB en van de voorwaartse spanning VBE van de transistor. Als nu de hoeveelheden 20 aangevoerde waterstofionen van elkaar verschillen zullen de weerstanden RA en RB ongelijk veranderen, zodat de in het ontwerp bedoelde uitgangsspanning VD niet kan worden verkregen.
De uitvinding beoogt nu een halfgeleiderinrichting te leveren die twee weerstandsfilms uit poly kristal lijn silicium bevat en zodanig verbeterd is dat de weerstanden van deze weerstandsfilms aan elkaar gelijk zijn, zelfs als de isolerende films onder deze weerstandsfilm een verschillende dikte hebben, mits zij hetzelfde 25 patroon vertonen.
Een ander doel van de uitvinding is het leveren van een verbeterd bipolair lineair netwerk, waarin de bij het ontwerp beoogde uitgangsspanning kan worden verkregen.
Verder beoogt de uitvinding een geschikte methode voor het maken van een dergelijke halfgeleiderinrichting te verschaffen.
30 Een extra oogmerk van de uitvinding is het leveren van een sterke hechting tussen een film van polykristallijn silicium en een daaronder liggende film van siliciumnitride, alsmede het maken van een weerstandsfilm uit polysilicium met gelijkmatige filmdikte en grote nauwkeurigheid van dimensies.
De uitvinding verschaft in de eerste plaats een halfgeleiderinrichting, waarin op een halfgeleidersubstraat naast elkaar twee weerstandselementen zijn opgebouwd, elk achtereenvolgens bestaande uit een 35 isolerende oxidefilm, een weerstandsfilm van polykristallijn silicium en een elektrisch met die weerstandsfilm verbonden elektrode, het geheel overdekt door een isolerende beschermingsfilm, waarbij de isolerende oxidefilm van het tweede weerstandselement doorloopt naar de isolerende oxidefilm van het eerste weerstandselement een een grotere dikte dan die eerste film heeft, gekenmerkt door het feit dat films voor het onderscheppen van waterstofionen zijn aangebracht: 40 - tussen de weerstandsfilm en de daaronder liggende isolerende oxidefilm in elk weerstandselement (zie figuur 2), of - over de beide isolerende oxidefilms en de beide weerstandsfilm heen onder openlating van vensters voor het aanbrengen van de beide elektroden (zie figuur 4), of - over een derde isolerende oxidefilm die tussen en naast de beide weerstandselementen ligt, onder 45 openlating van vensters voor het aanbrengen van de beide elektroden (zie figuur 6).
Als de film voor het onderscheppen van waterstofionen tussen de weerstandsfilm en de daaronder liggende isolerende oxidefilm in elk weerstandselement is aangebracht, zal deze de waterstofionen onderscheppen die vanaf de onderzijde in de weerstandsfilms willen doordringen.
Als de film voor het onderscheppen van waterstofionen over de beide isolerende oxidefilms en de beide 50 weerstandsfilms is aangebracht, kunnen geen waterstofionen vanuit de isolerende beschermingsfilm in de weerstandsfilms doordringen. In het geval dat de film voor het onderscheppen van waterstofionen over de derde isolerende oxidefilm ligt, worden de waterstofionen vanuit de isolerende beschermingsfilm tegengehouden en kunnen zij niet in de weerstandsfilms doordringen.
Voor de goede orde wordt opgemerkt, dat films voor het onderscheppen van waterstofionen op zichzelf 55 reeds eerder zijn toegepast. Zo beschrijft de octrooiaanvrage JP-A-3-016165 een halfgeleiderinrichting met een weerstandselement uit polykristallijn silicium, dat zowel aan de onderzijde als de bovenzijde door een film uit siliciumnitride of siliciumcarbide is afgedekt. Deze films zullen het binnendringen van waterstofionen 3 193764 tijdens een verhitting van de inrichting tegengaan en daarmee het ontstaan van onregelmatigheden in de weerstandswaarde van het element tijdens die verhitting voorkomen. Bij de onderhavige uitvinding gaat het daarentegen om een halfgeleiderinrichting met twee naast elkaar gelegen weerstandselementen, die in opbouw van elkaar verschillen en daardoor structureel het risico van een onderling ongelijke weerstands-5 waarde vertonen. Door het aanbrengen van de waterstof-onderscheppende films wordt er volgens de uitvinding voor gezorgd dat deze twee weerstandselementen ondanks hun verschillende opbouw toch een onderling gelijke weerstandswaarde zullen hebben.
De uitvinding verschaft ook een werkwijze voor het maken van een halfgeleiderinrichting, waarbij men op een halfgeleidersubstraat naast elkaar twee isolerende oxidefilms opbrengt, waarvan de tweede oxidefilm 10 doorloopt naar de eerste en een grotere dikte dan de eerste oxidefilm heeft, vervolgens een film van polysilicium over de beide isolerende oxidefilms aanbrengt en deze film omzet tot twee afzonderlijke weerstandsfilms gelegen op de beide isolerende oxidefilms, daarna twee elektroden in elektrisch contact met de weerstandsfilms brengt en het geheel afdekt met een isolerende beschermingsfilm, welke werkwijze gekenmerkt is doordat men nadat de film van polykristallijn silicium is aangebracht, in het benedendeel van 15 die film een film van siliciumnitride vormt door implantatie van stikstofionen in dat deel van de film, gevolgd door een warmtebehandeling.
Door deze vorming van de film van siliciumnitride in het benedengedeelte van de film uit polysilicium treedt een sterke hechting tussen beide films op, die in het eindproduct behouden blijft.
Daarnaast verschaft de uitvinding een werkwijze voor het maken van een halfgeleiderinrichting, waarbij 20 men op een halfgeleidersubstraat naast elkaar twee isolerende oxidefilms opbrengt waarvan de tweede oxidefilm doorloopt naar de eerste en een grotere dikte dan de eerste oxidefilm heeft, vervolgens op die oxidefilms afzonderlijke weerstandsfilms van polykristallijn silicium en ook elektroden aanbrengt, en het geheel overdekt met een isolerende beschermingsfilm, welke werkwijze gekenmerkt is doordat men na het opbrengen van de isolerende oxidefilms, afzonderlijke films van siliciumnitride daarop vormt, en vervolgens 25 daarop de weerstandsfilms van polykristallijn silicium en de elektroden vormt en het geheel overdekt met de isolerende beschermingsfilm.
In dit geval worden de weerstandsfilms van polysilicium selectief op de beide films van siliciumnitride gevormd, zodat een halfgeleiderinrichting met een gelijkmatige filmdikte en een grote betrouwbaarheid van dimensies wordt verkregen.
30
De uitvinding wordt nader geïllustreerd door de tekeningen.
Figuren 1, 3 en 5 tonen drie uitvoeringsvormen van de halfgeleiderinrichting volgens de uitvinding, gezien in dwarsdoorsnede.
Figuren 2, 4 en 6 geven een deel van de halfgeleiderinrichtingen uit figuren 1,3 en 5 (met de beide 35 weerstandselementen) op grotere schaal weer.
Figuren 7-12 laten zes bewerkingsstappen bij een vervaardigingswerkwijze volgens de uitvinding zien.
Figuren 13-15 laten drie bewerkingsstappen bij een andere vervaardigingswijze volgens de uitvinding zien.
Figuur 16 geeft een voorbeeld van een schakeling met constante spanning, die gebruikt wordt in een 40 bipolair lineair netwerk.
Figuren 17 en 18 geven twee voorbeelden van een ontwerp voor een schakeling van figuur 16.
Figuren 19-26 laten acht bewerkingsstappen voor het maken van een bekende halfgeleiderinrichting zien.
Figuur 27 is een schets die het probleem met de bekende halfgeleiderinrichting aangeeft.
45
Aan de hand van de tekeningen zullen thans enkele uitvoeringsvormen worden beschreven.
Figuur 1 laat een eerste uitvoeringsvorm van een halfgeleiderinrichting (bipolair lineair netwerk) volgens de uitvinding in dwarsdoorsnede zien. Deze inrichting is grotendeels gelijk aan die van figuur 26, waarbij dezelfde onderdelen ook met dezelfde verwijzingscijfers zijn aangeduid. De inrichting verschilt echter van 50 die uit figuur 26 doordat films 21 voor het onderscheppen van waterstofionen tussen de weerstandsfilm (8b, 8a) en de daaronder liggende isolerende oxidefilm (5, 4) in elk weerstandselement zijn aangebracht.
Deze films 21 voor het onderscheppen van waterstofionen zijn bijv. films van siliciumnitride, die door chemisch opdampen bij lage druk zijn gevormd.
Figuur 2 laat een gedeelte van de inrichting van figuur 1 (met de beide weerstandselementen) op grotere 55 schaal zien. Men ziet de beide weerstandsfilms 8b, 8a en de beide elektroden 12b, 12a.
Blijkens figuur 2 zijn onder de weerstandsfilms 8a, 8b van polysilicium films 21a, 21b voor het onderscheppen van waterstofionen aangebracht, zodat de waterstofionen die vanuit de isolerende beschermings- 193764 4 film 13 omlaag en dan omhoog trekken, door de films 21 worden onderschept. Aangezien de hoeveelheden waterstof ionen die in de weerstandsfilms 8a, 8b trekken, aan elkaar gelijk zijn, ontstaat geen verschil tussen de weerstanden RA en RB. Zelfs in een schakeling met constante spanning, die een ontwerp van figuur 18 vertoont, kan een uitgaande spanning gelijk aan de ontworpen waarde worden verkregen.
5 Figuur 3 is een dwarsdoorsnede van een halfgeleiderinrichting volgens een tweede uitvoeringsvorm van de uitvinding. Deze inrichting komt grotendeels overeen met die van figuur 26, waarbij gelijke onderdelen weer met gelijke verwijzingscijfers zijn aangegeven. De inrichting van figuur 3 onderscheidt zich echter van die uit figuur 26 doordat over de beide isolerende oxidefilms 5, 4 en de beide weerstandsfilms 8b, 8a, een film 21 voor het onderscheppen van waterstofionen is aangebracht. Deze film kan uit siliciumnitride bestaan '0 en door chemisch opdampen zijn gevormd.
Figuur 4 laat een deel van de inrichting van figuur 2 (met de beide weerstandselementen) op grotere schaal zien. In deze uitvoeringsvorm zórgt de film 21 voor een volledige onderschepping van de waterstofionen die van bovenaf in de weerstandsfilms 8a, 8b willen doordringen. Zodoende ontstaat geen verschil tussen de weerstanden RB en RA van de weerstandsfilms 8b, 8a.
15 Figuur 5 is een dwarsdoorsnede door een halfgeleiderinrichting volgens een derde uitvoeringsvorm van de uitvinding. Deze uitvoeringsvorm is grotendeels gelijk aan die van figuur 26, maar verschilt daarvan doordat een film 21 voor het onderscheppen van waterstofionen over de isolerende oxidefilm 10 is aangebracht. Deze film 21 kan eveneens uit siliciumnitride bestaan en door chemisch opdampen bij lage druk zijn opgebracht.
?0 Figuur 6 laat een deel van de inrichting van figuur 5 (met de beide weerstandselementen) op grotere schaal zien. Aangezien de film 21 uit siliciumnitride op de isolerende oxidefilm 10 is aangebracht, worden waterstofionen die van bovenaf in de weerstandsfilms 8a, 8b willen doordringen, volledig onderschept. Daardoor ontstaat geen verschil tussen de weerstanden RB en RA van de beide weerstandselementen.
Aan de hand van figuren 7-12 zal thans een methode voor het maken van de halfgeleiderinrichting van ?5 figuur 1 worden beschreven.
In figuur 7 ziet men een substraat 1 van p-type silicium, waarop een verborgen diffusielaag 2 van het n+-type, een epitaxiale laag 3 van het n'-type, een dikke isolerende oxidefilm 4, een dunne isolerende oxidefilm 5, een element-afscheidende laag 6 van het p+-type en een basislaag 7 van het p+-type zijn aangebracht.
30 Volgens figuur 8 wordt over het geheel van deze lagen door opdampen bij lage druk een laag 8 uit polykristallijn silicium aangebracht. Bij het bepalen van de filmdikte van deze laag wordt rekening gehouden met het feit dat het ondergedeelte van deze laag later in een film van siliciumnitride met een dikte van 30-100 nm moet worden omgezet.
Volgens figuur 9 worden verontreinigingen door implantatie in de film 8 van polysilicium aangebracht 35 teneinde te zorgen dat deze laag 8 een weerstand heeft in het gebied tussen enkele tienden Ω/D en enkele honderden ki2/Q
Volgens figuur 10 worden NNonen door implantatie met een energie van 500 keV-5MeV via het hoofdoppervlak in de laag 8 van polysilicium ingevoerd. Deze stikstofionen komen in het benedengedeelte van de laag 8 terecht.
10 Volgens figuur 11 wordt het benedengedeelte van de laag 8 onderworpen aan een warmtebehandeling bij 500-850°C zodat deze wordt omgezet in een film 21 van siliciumnitride. De film 21 heeft een dikte van 30-100 nm. Door deze methode heeft het grensvlak tussen de laag 8 en de film 21 een stabiele structuur, waardoor een sterke hechtkracht optreedt. Bij de stand der techniek zijn voor het vormen van de lagenstructuur uit films van polysilicium en siliciumnitride steeds twee stappen nodig, namelijk het aanbrengen 15 van de siliciumnitridefilm en het aanbrengen van de film uit polysilicium. Daarbij geraken gemakkelijk verontreinigingen opgesloten in het grensvlak tussen de beide films of treedt gemakkelijk een scheiding tussen de films op. Met de methode volgens de beschreven uitvoeringsvorm kunnen deze nadelen echter worden vermeden.
Volgens figuur 12 wordt op de film 8 van polysilicium een patroon 100 van fotolak gevormd. Vervolgens 50 wordt de laag 8 van polysilicium anisotroop geëtst met SFe of CCI4-gas onder gebruikmaking van het fotolakpatroon 100 als masker. Daarna wordt het reagerende gas vervangen en wordt de film 21 uit siliciumnitride geëtst met een gasplasma uit CF4+02. Bij deze methode behoeft men alleen de gassen te verwisselen, zodat de etsprocessen weinig tijd en moeite vergen en zodat een weerstandsfilm met zeer nauwkeurige dimensies kan worden verkregen. Daarna worden soortgelijke stappen als in de figuren 24-26 55 uitgevoerd, waardoor de halfgeleiderinrichting van figuur 1 wordt verkregen.
De figuren 13-15 tonen de voornaamste stappen bij een andere vervaardigingswijze van een halfgeleiderinrichting van figuur 1.
Claims (7)
1. Halfgeleiderinrichting, waarin op een halfgeleidersubstraat naast elkaar twee weerstandselementen zijn opgebouwd, elk achtereenvolgens bestaande uit een isolerende oxidefilm, een weerstandsfilm van polykristallijn silicium en een met die weerstandsfilm elektrisch verbonden elektrode, het geheel overdekt door een isolerende beschermingsfilm, waarbij de isolerende oxidefilm van het tweede weerstandselement 50 doorloopt naar de isolerende oxidefilm van het eerste weerstandselement en een grotere dikte dan die eerste film heeft, met het kenmerk, dat films (21) voor het onderscheppen van waterstofionen zijn aangebracht: - tussen de weerstandsfilm (8b, 8a) en de daaronder liggende isolerende oxidefilm (5, 4) in elk weerstandselement (figuur 2), of 55. over de beide isolerende oxidefilms (5, 4) en de beide weerstandsfilms (8b, 8a) heen onder openlating 193764 6 van een venster voor het aanbrengen van de beide elektroden (12b, 12a) (figuur 4), of - over een derde isolerende oxidefilm (10) die tussen en naast de beide weerstandselementen ligt, onder openlating van vensters voor het aanbrengen van de beide elektroden (12b, 12a) (figuur 6).
2. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk, dat de film (21) voor het onderscheppen van 5 waterstofionen een filmdikte van ca. 30-100 nm heeft.
3. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk, dat de film (21) voor het onderscheppen van waterstofionen bestaat uit siliciumnitride.
4. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk, dat de eerste isolerende oxidefilm (5) een filmdikte van 50-100 nm en de tweede isolerende oxidefilm (4) een filmdikte van 800-1500 nm heeft.
5. Werkwijze voor het maken van een halfgeleiderinrichting, waarbij men op een halfgeleidersubstraat naast elkaar twee isolerende oxidefilms opbrengt waarvan de tweede oxidefilm doorloopt naar de eerste en een grotere dikte dan de eerste oxidefilm heeft, vervolgens een film uit polysilicium over de beide isolerende oxidefilms aanbrengt en deze film omzet tot twee afzonderlijke weerstandsfilms op de beide isolerende oxidefilms, daarna twee elektroden in elektrisch contact met de weerstandsfilms brengt en het geheel afdekt 15 met een isolerende beschermingsfilm, met het kenmerk, dat men, nadat de film (8) van polykristallijn silicium is aangebracht, in het benedendeel van die film (8) een film (21) van siliciumnitride vormt door implantatie van stikstofionen in dat deel van de film, gevolgd door een warmtebehandeling.
5 Volgens figuur 14 wordt over het gehele oppervlak van de structuur een film 21 uit siliciumnitride gevormd door chemisch opdampen bij lage druk. Deze film 21 van siliciumnitride wordt dan van een masker voorzien en geëtst ter vorming van een patroon daarin. Volgens figuur 15 worden de films 8a en 8b van polysilicium door selectieve groei op de film 21 van siliciumnitride gevormd. Deze selectieve vorming van de films uit polysilicium wordt bewerkstelligd door 10 gebruik van een siliciummateriaal dat een halogeen zoals chloor of broom bevat en door gebruikmaking van een verschil in vormingsenergie tussen een siliciumkern op de film 21 van siliciumnitride en een siliciumkern op de isolerende oxidefilms 4 en 5. Daarna wordt een verontreiniging in de beide weerstandsfilms 8b, 8a aangebracht, zodat zij de gewenste weerstand verkrijgen. Vervolgens worden soortgelijke bewerkings-stappen uitgevoerd als in de figuren 24-26, waardoor de halfgeleiderinrichting van figuur 1 wordt verkregen. 15 Dankzij deze methode zullen de beide weerstandsfilms een gelijkmatige filmdikte en een grote nauwkeurigheid van dimensies hebben. In de halfgeleiderinrichting volgens de eerste uitvoeringsvorm (figuren 1 en 2) bevindt de film voor het onderscheppen van waterstofionen zich tussen de isolerende oxidefilm en de weerstandsfilm van elk weerstandselement, zodat de waterstofionen die uit de isolerende beschermingsfilm treden en omhoog 20 willen bewegen, worden tegengehouden. Er ontstaat dan geen verschil tussen de weerstanden van de beide weerstandsfilms. Zelfs als de isolerende oxidefilms onder de weerstandsfilms van verschillende dikte zijn, hebben zij een gelijke weerstand, mits de weerstandsfilms hetzelfde patroon vertonen. Als gevolg daarvan is de uitgangsspanning van de halfgeleiderinrichting gelijk aan de oorspronkelijk beoogde waarde. In een halfgeleiderinrichting volgens de tweede uitvoeringsvorm (figuren 3 en 4) is de film voor het 25 onderscheppen van waterstofionen over de beide isolerende oxidefilms en de beide weerstandsfilms heen aangebracht, zodat waterstofionen die van bovenaf naar de weerstandsfilms trekken, volledig worden onderschept. Als gevolg daarvan treedt geen verschil op tussen de weerstandswaarden van de beide weerstandsfilms. De beoogde uitgangsspanning kan zodoende worden verkregen. In de halfgeleiderinrichting volgens de derde uitvoeringsvorm van de uitvinding (figuren 5 en 6) is de film 30 voor het onderscheppen van waterstofionen over de derde isolerende oxidefilm heen aangebracht, welke tussen en naast de beide weerstandselementen ligt en de beide weerstandsfilms gedeeltelijk bedekt. Waterstofionen die van bovenaf naar de weerstandsfilms trekken worden zodoende volledig onderschept. Als gevolg daarvan treedt geen verschil op tussen de weerstandswaarden van de beide weerstandsfilms. Bij de vervaardigingswijze die in figuren 7-12 is getoond worden stikstofionen in het benedengedeelte 35 van de film uit polysilicium geïmplanteerd, waarna daarop een warmtebehandeling wordt toegepast, zodat een film van siliciumnitride in dat benedengedeelte van de polysiliciumfilm ontstaat. Dit levert een halfgeleiderinrichting waarin het grensvlak tussen de films van polysilicium en van siliciumnitride stabiel is en een sterke hechtkracht tussen deze films optreedt. Bij de vervaardigingswijze van figuren 13-15 worden de beide weerstandsfilms van polysilicium door 40 selectieve groei aangebracht op films van siliciumnitride, die zich op de beide isolerende oxidefilms bevinden. Zodoende krijgen de weerstandsfilms een gelijkmatige filmdikte en betrouwbare dimensies. 45
5 193764 Volgens figuur 13 gaat men uit van een substraat 1 van P-type silicium, waarop een verborgen diffusielaag 2 van het nMype, een epitaxiale laag 3 van het n'-type, een dikke isolerende oxidefilm 4, een dunne isolerende oxidefilm 5, een elementbegrenzende laag 6 van het p+-type en een basislaag 7 van het p+-type zijn gevormd.
6. Werkwijze volgens conclusie 5, met het kenmerk, dat het omzetten van de film (8) van polykristallijn silicium tot de beide weerstandsfilms (8b, 8a) de volgende stappen omvat: 20. selectief etsen van de film (8) van polykristallijn silicium, met behulp van SF4-gasplasma of CCI4- gasplasma, en - selectief etsen van de film (21) uit siliciumnitride met een gemengd gasplasma uit CF4 en 02.
7. Werkwijze voor het maken van een halfgeleiderinrichting, waarbij men op een halfgeleidersubstraat naast elkaar twee isolerende oxidefilms aanbrengt, waarvan de tweede oxidefilm doorloopt naar de eerste en een 25 grotere dikte dan de eerste oxidefilm heeft, vervolgens op die oxidefilms films van polykristallijn silicium en ook daarop elektroden aanbrengt en het geheel overdekt met een isolerende beschermingsfilm, met het kenmerk, dat men na het opbrengen van de isolerende oxidefilms (5, 4), afzonderlijk films (21) van siliciumnitride daarop vormt, en vervolgens daarop de weerstandsfilms (8b, 8a) en de elektroden (12b, 12a) vormt en het geheel overdekt met de isolerende beschermingsfilm (13). Hierbij 12 bladen tekening
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12760992 | 1992-05-20 | ||
| JP4127609A JP2748070B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| NL9202131A NL9202131A (nl) | 1993-12-16 |
| NL193764B NL193764B (nl) | 2000-05-01 |
| NL193764C true NL193764C (nl) | 2000-09-04 |
Family
ID=14964323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL9202131A NL193764C (nl) | 1992-05-20 | 1992-12-09 | Halfgeleiderinrichting en werkwijze voor het maken daarvan. |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5327224A (nl) |
| JP (1) | JP2748070B2 (nl) |
| DE (1) | DE4240565C2 (nl) |
| NL (1) | NL193764C (nl) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872049A (en) * | 1996-06-19 | 1999-02-16 | Advanced Micro Devices, Inc. | Nitrogenated gate structure for improved transistor performance and method for making same |
| JPH10163429A (ja) * | 1996-11-29 | 1998-06-19 | Mitsubishi Electric Corp | 半導体装置 |
| US5937303A (en) * | 1997-10-29 | 1999-08-10 | Advanced Micro Devices | High dielectric constant gate dielectric integrated with nitrogenated gate electrode |
| JP3214445B2 (ja) * | 1998-05-21 | 2001-10-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6156603A (en) * | 1998-12-01 | 2000-12-05 | United Mircroelectronics Corp. | Manufacturing method for reducing the thickness of a dielectric layer |
| US6069063A (en) * | 1999-04-01 | 2000-05-30 | Taiwan Semiconductor Manufacturing Company | Method to form polysilicon resistors shielded from hydrogen intrusion |
| US6483144B2 (en) * | 1999-11-30 | 2002-11-19 | Agere Systems Guardian Corp. | Semiconductor device having self-aligned contact and landing pad structure and method of forming same |
| US6949143B1 (en) * | 1999-12-15 | 2005-09-27 | Applied Materials, Inc. | Dual substrate loadlock process equipment |
| US7115532B2 (en) * | 2003-09-05 | 2006-10-03 | Micron Technolgoy, Inc. | Methods of forming patterned photoresist layers over semiconductor substrates |
| JP4784595B2 (ja) * | 2007-12-21 | 2011-10-05 | 株式会社デンソー | バイポーラ型の半導体装置の製造方法 |
| US9646886B1 (en) * | 2015-12-30 | 2017-05-09 | International Business Machines Corporation | Tailored silicon layers for transistor multi-gate control |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4010290A (en) * | 1971-09-22 | 1977-03-01 | Motorola, Inc. | Method of fabricating an ensulated gate field-effect device |
| US4455737A (en) * | 1978-05-26 | 1984-06-26 | Rockwell International Corporation | Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines |
| US4212684A (en) * | 1978-11-20 | 1980-07-15 | Ncr Corporation | CISFET Processing including simultaneous doping of silicon components and FET channels |
| JPS607389B2 (ja) * | 1978-12-26 | 1985-02-23 | 超エル・エス・アイ技術研究組合 | 半導体装置の製造方法 |
| US4466172A (en) * | 1979-01-08 | 1984-08-21 | American Microsystems, Inc. | Method for fabricating MOS device with self-aligned contacts |
| US4370798A (en) * | 1979-06-15 | 1983-02-01 | Texas Instruments Incorporated | Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon |
| JPS5624148U (nl) * | 1979-08-01 | 1981-03-04 | ||
| US4653026A (en) * | 1981-08-12 | 1987-03-24 | Hitachi, Ltd. | Nonvolatile memory device or a single crystal silicon film |
| US4466177A (en) * | 1983-06-30 | 1984-08-21 | International Business Machines Corporation | Storage capacitor optimization for one device FET dynamic RAM cell |
| EP0173245B1 (en) * | 1984-08-23 | 1989-03-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a polycrystalline silicon layer |
| JPS63155755A (ja) * | 1986-12-19 | 1988-06-28 | Sony Corp | 半導体装置の製造方法 |
| JPS63248157A (ja) * | 1987-04-02 | 1988-10-14 | Nec Corp | 半導体装置の製造方法 |
| KR920002350B1 (ko) * | 1987-05-21 | 1992-03-21 | 마쯔시다덴기산교 가부시기가이샤 | 반도체장치의 제조방법 |
| JP2548957B2 (ja) * | 1987-11-05 | 1996-10-30 | 富士通株式会社 | 半導体記憶装置の製造方法 |
| JP2685498B2 (ja) * | 1988-05-25 | 1997-12-03 | 株式会社日立製作所 | 半導体装置 |
| US5214497A (en) * | 1988-05-25 | 1993-05-25 | Hitachi, Ltd. | Polycrystalline silicon resistor for use in a semiconductor integrated circuit having a memory device |
| US5013692A (en) * | 1988-12-08 | 1991-05-07 | Sharp Kabushiki Kaisha | Process for preparing a silicon nitride insulating film for semiconductor memory device |
| JPH0316165A (ja) * | 1989-03-09 | 1991-01-24 | Fujitsu Ltd | 半導体装置 |
| US5047826A (en) * | 1989-06-30 | 1991-09-10 | Texas Instruments Incorporated | Gigaohm load resistor for BICMOS process |
| US5135882A (en) * | 1989-07-31 | 1992-08-04 | Micron Technology, Inc. | Technique for forming high-value inter-nodal coupling resistance for rad-hard applications in a double-poly, salicide process using local interconnect |
| JPH0370170A (ja) * | 1989-08-10 | 1991-03-26 | Oki Electric Ind Co Ltd | 半導体素子の形成方法 |
| JP3082923B2 (ja) * | 1989-12-26 | 2000-09-04 | ソニー株式会社 | 半導体装置の製法 |
| US5250456A (en) * | 1991-09-13 | 1993-10-05 | Sgs-Thomson Microelectronics, Inc. | Method of forming an integrated circuit capacitor dielectric and a capacitor formed thereby |
| US5182627A (en) * | 1991-09-30 | 1993-01-26 | Sgs-Thomson Microelectronics, Inc. | Interconnect and resistor for integrated circuits |
| US5455069A (en) * | 1992-06-01 | 1995-10-03 | Motorola, Inc. | Method of improving layer uniformity in a CVD reactor |
-
1992
- 1992-05-20 JP JP4127609A patent/JP2748070B2/ja not_active Expired - Fee Related
- 1992-10-14 US US07/960,650 patent/US5327224A/en not_active Expired - Lifetime
- 1992-12-02 DE DE4240565A patent/DE4240565C2/de not_active Expired - Fee Related
- 1992-12-09 NL NL9202131A patent/NL193764C/nl not_active IP Right Cessation
-
1994
- 1994-05-23 US US08/247,425 patent/US5470764A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4240565C2 (de) | 1995-12-14 |
| US5327224A (en) | 1994-07-05 |
| NL193764B (nl) | 2000-05-01 |
| JPH05326849A (ja) | 1993-12-10 |
| US5470764A (en) | 1995-11-28 |
| JP2748070B2 (ja) | 1998-05-06 |
| NL9202131A (nl) | 1993-12-16 |
| DE4240565A1 (de) | 1993-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL193764C (nl) | Halfgeleiderinrichting en werkwijze voor het maken daarvan. | |
| US4425700A (en) | Semiconductor device and method for manufacturing the same | |
| GB1582061A (en) | Field effect transistors | |
| JPH0465548B2 (nl) | ||
| JPS6336566A (ja) | 半導体装置の製造方法 | |
| NL8003612A (nl) | Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd door toepassing van deze werkwijze. | |
| US20040004535A1 (en) | Low temperature coefficient resistor | |
| US4692190A (en) | Trimming of metal interconnection layer by selective migration of metal atoms by energy beams | |
| US5385849A (en) | Process of fabricating solid-state image pick-up device free from crystal defects in active region | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| US5304838A (en) | Vertical resistive element for integrated circuit miniaturization | |
| JPS5947470B2 (ja) | 電荷結合素子の製造方法 | |
| JPS58105571A (ja) | 半導体素子の製造方法 | |
| JPH06275810A (ja) | 固体撮像装置の製造方法 | |
| JPH0491472A (ja) | 光電変換装置 | |
| RU2110871C1 (ru) | Прецизионный интегральный поликремниевый резистор и способ его изготовления | |
| JP2901262B2 (ja) | ポリシリコン抵抗素子の製造方法 | |
| JP3147930B2 (ja) | 多結晶シリコン高抵抗素子の製造方法 | |
| JPS6213826B2 (nl) | ||
| JPS6218758A (ja) | 半導体装置の製造方法 | |
| JPS59184556A (ja) | 半導体集積回路 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPS613470A (ja) | 半導体装置 | |
| JP3389944B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JPS61111573A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1C | A request for examination has been filed | ||
| V1 | Lapsed because of non-payment of the annual fee |
Effective date: 20080701 |