KR980012550A - 전계 효과 트랜지스터 - Google Patents

전계 효과 트랜지스터 Download PDF

Info

Publication number
KR980012550A
KR980012550A KR1019970035568A KR19970035568A KR980012550A KR 980012550 A KR980012550 A KR 980012550A KR 1019970035568 A KR1019970035568 A KR 1019970035568A KR 19970035568 A KR19970035568 A KR 19970035568A KR 980012550 A KR980012550 A KR 980012550A
Authority
KR
South Korea
Prior art keywords
fet
layer
field effect
oxide
effect transistor
Prior art date
Application number
KR1019970035568A
Other languages
English (en)
Other versions
KR100267431B1 (ko
Inventor
만프레드 호프
맥스 지 레비
빅터 래이 나스타시
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
닥터 푸크스, 바스너
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션, 닥터 푸크스, 바스너, 지멘스 악티엔게젤샤프트 filed Critical 포만 제프리 엘
Publication of KR980012550A publication Critical patent/KR980012550A/ko
Application granted granted Critical
Publication of KR100267431B1 publication Critical patent/KR100267431B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명에 따른 FET는 트렌치에 의해 양 옆으로 격리되어 있다. 본 발명의 FET에서는 격리 트렌치내에 적어도 한쪽 측부를 따라 절연 층이 형성되어 있다. ONO 층일 수도 있는 이 절연 층은 그 내부로 확산되는 산화 촉매제를 갖는다 산화 촉매제는 칼륨일 수 있다. ONO 층에 가까운 FET의 양 측부에서의 게이트 산화물이 그 측부들의 사이에서의 게이트 산화물보다 두껍게 형성되어 있다.

Description

전계 효과 트랜지스터
본 발명은 반도체 장치에 관한 것으로서, 보다 구체적으로는 전계 효과 트랜지스터의 형성에 관한 것이다.
고 성능 및 고 밀도는 집적 회로(If)칩 설계에 있어서 제 1 목표이다. 이 두가지 목표를 모두 달성 하기 위해 칩 설계자들이 취할 수 있는 한 방법은 장치들 및 장치 피처(device feature)들을 보다 작게 제작하는 것이다. 장치 피처( 및 다른 회로 피처들)가 작을수록 회로 장치들이 서로 더 밀착하여 실장될 수 있으므로 보다 높은 회로 밀도를 얻을 수 있다. 회로 장치들이 서로 밀착하여 실장될수록 와이어링 로드(wiring load)가 감소되며, 그 결과 회로가 보다 빠르게 동작하여 보다 높은 회로 성능을 얻게 된다. 그러므로, 반도체 프로세스 설계자들은 장치 피처들을 축소하여 장치들을 더욱 더 소형화하기 위해 전력을 기울이고 있다.
단순히 전계 효과 트랜지스터(FET)채널 길이를 줄이다 보면 펀치 스루 전압(punch through voltage) 및 임계 전압(threshold voltage)(Vt)과 같은 장치 특성(device characteristic)들이 변화되어 장치가 사용 불가능 상태에 이르게 될 수도 있다. 따라서, 채널 도핑, 소스/드레인 도핑, 게이트 산화물 두께와 같은 다른 장치 파라미터들을 변경하여 이러한 장치 특성 변화들을 상쇄시킨다. 대개는, 채널 도핑 프로파일을 변경함으로써 채널 단축으로 인한 영향(채널 단축 효과)을 상쇄시킨다. 그러나, 도핑 프로파일을 변경하면 Vt가 상승되기 때문에, 이러한 도핑 프로파일의 변경은 주로 Vt를 낮추기 위한 게이트 산화물 박막화 작업과 함께 행해진다. 게이트 산화물을 박막화하면 채널상의 게이트로부터의 전계의 세기가 강해진다. 그 결과, 단위 면적당 게이트 캐패시턴스(gate capacitance)가 증가되고 게이트 면적이 감소되며 채널 트랜스컨덕턴스(channel transonductance)가 증가된다. 전반적으로 회로 성능이 향상된다.
불행히도, 장치 피처들을 축소하면 종래의 보다 큰 장치들에 있어서는 별로 문제가 되지 않았던 결점들이 중대한 결함으로 작용한다. 게이트 산화물이 박막화될수록 이러한 결함에 대해 장치들이 더욱 민감해져 칩 양품률(chip yield)을 감소시키고 칩 신뢰도(chip reliability)를 해치는 누설(leakage) 및 결손(defect)들이 생겨나게 된다. 양품률 손실에 관련된 칩 비용의 상승은, 그만큼 칩 수를 줄여 전체 웨이퍼 비용을 맞추어야 하므로 쉽게 계산될 수 있다. 칩이 일반적으로 사용되는 도중 고장남으로써 발생하는 신뢰도 저하에 관련된 비용 문제는 보다 돈이 많이 드는 문제이다. 이러한 신뢰도 훼손 문제들은 시스템 다운을 초래하기도 하고, 다수의 칩들을 포함하는 조립형 시스템에서 고장난 소자를 찾아내는데 관련된 필드 비용(field cost)를 발생시키기 때문에, 보다 돈이 많이 드는 문제가 된다.
도 1은 64M DRAM 프로세스로 설치된 FET의 단면도이다. FET(102)의 양 옆으로 두 개의 딥 트렌치(deep trench)(100)들이 있어서 이 FET(102)를 이웃하는 FET들과 분리시킨다. 트렌치(100)의 측벽(106)를 따라 산화물 칼라(oxide collar)(104)를 마련하여, 트렌치를 태우고 있는, 예를 들면 다이나믹 랜덤 액세스 메모리(DARM) 셀 캐피시터 저장 플레이트인 폴리실리콘(108)으로부터 FET(102)를 격리시킨다. FET(102)의 게이트는 FET(102)의 게이트 산화물 박막(thin gate oxide layer)(112)을 가로질러 FET(102)의 폭을 이루는 폴리실리콘 워드 라인(polysilicon word line)(110)에 의해 형성된다. 드레인으로부터 소스(도시되지 않음)로 흐르는 FET 전류 흐름은 폴리실리콘 게이트와 그 워드 라인(110)에 수직이 된다.
과잉으로 공급된 산화물을 칼라(104)로부터 제거할 때 채널의 양 옆에 구렁(depression)(114)이 형성되었다. 또한 칼라(104) 산화물의 형성으로 채널의측부(116)가 등글게 만곡되었다. 그 결과, 채널(102)의 중간 부분은 거의 평평하고 그 양 측부(116)는 만곡되어 있다. FET를 보다 크게 제작할 경우에는 이러한 구렁(114)과 만곡(rounding)이 별로 문제되지 않는다. 그러나 64M DRAM 프로세스에서는 이것들이 문제가 된다. 구렁(114)과 만곡된 양 측부에서는 그곳에 존재하는 폴리로 인하여 전계의 세기가 강해져서 채널의 양 측부에서는 채널의 나머지 부분에서보다 낮은 Vt를 갖게 된다. 따라서, 채널은 소스 전압(Vgs)에 대해 하나의 균일한 게이트로 턴온되지 않는다. 대신, 양 측부(114)들은 FET(102)의 나머지 부분들이 턴온되기 전에 턴온되고 나머지 부분들이 턴오프된 후 턴오프된다.
이러한 상태는 논리 회로에서는 무시될 수 있지만, DRAM 패스 게이트(DRAM pass gate)에서는 패스 게이트 채널 누설(pass agte channel leakage)을 증가시키기 때문에 용납될 수 없다. 패스 게이트 채널 누설로 말미암아 저장 플레이트 (storage plate)에 축적된 전하가 보다 빨리 소진된다 이 때문에 DRAM 보유 기간(retntion time),즉 재보충(reinforce)하거나 리프레쉬(refresh)할 필요없이 데이터를 DRAM 셀내에 저장할 수 있는 시간 길이가 단축된다. 리프레쉬 동안에는 DRAM이 접근불가 또는 이용불가하므로, 리프레쉬 빈도(refresh frequency)를 최소한으로 하는 것이 일반적이다. 그러나 보유 기간이 짧은 DRAM 셀은 보유 기간이 긴 셀보다 더 자주 리프레쉬되어야 한다. 결과적으로, 보유 기간이 짧은 것은 바람직하지 못하다. 따라서, 채널 누설을 최소화하여 DRAM용의 평탄한 채널들을 갖는 FET들을 제작하는 것이 중요하다.
본 발명의 목적은 FET 채널 누설을 감소시키는 것이다.
본 발명의 다른 목적은 FET 임계 전압에 있어서의 채널 변화(channel varoatiln)를 감소시키는 것이다.
본 발명의 다른 목적은 DRAM 셀 보유 기간을 증가시키는 것이다.
본 발명의 또 다른 목적은 FET 피처 크기(feature size)를 축소하는 것이다.
본 발명의 또 다른 목적은 DRAM 셀 보유 기간을 단축하지 않으면서 FET 피처 크기를 축소하는 것이다.
본 발명의 또 다른 목적은 채널 누설을 증가시키지 않으면서 FET 피터 크기를 축소하는 것이다.
본 발명의 또 다른 목적은 피터 크기가 축소된 FET(reduced feature size FET)들에 대한 임계 전압의 균일성(uniformity)을 증가시키는 것이다.
본 발명의 또 다른 목적은 피처 크기가 축소된 FET들에 대하여 DRAM 셀 보유기간을 손상시키지 않으면서 임계 전압에 있어서의 채널 누설 및 변화를 감소시 키는 것이다.
제1도는 종래의 제조 프로세스에 의해 제작된 DRAM내의 FET의 단면도
제2a도 내지 제2f도는 바람직한 실시예로서 FET를 형성하는 단계를 도시하는 도면.
제3도는 산화물 두께 TOX대 칼륨 농도를 도시하는 그래프
제4도는 종래의 방법에 따라 성장시킨 FET의 코너부에 대한 투과 전자 현미경(TEM) 사진
제5a도 및 제5b도는 본 발명에 따라 성장시킨 FET의 TEM사진
제6도는 바람직한 실시예인 FET를 종래 기술에 따라 성장시킨 경우에 있어서 FET의 전기적인 파라미터들에 대한 표
* 도면의 주요부분에 대한 부호의 설명
120 : 딥 트렌치 124 : FET 영역
126 : ONO 층 128 : 웨이퍼의 표면
132 : 폴리실리콘 134 : 산화물 칼라
140 : 폴리 142 : 채널의 옆부분
144 : 격리 산화물 146 : 폴리 워드 라이 층
본 발명은 전계 효과 트랜지스터(FET)에 관한 것이다. 바람직한 전계 효과 트랜지스터(FET)는 반도체 기판, 바람직하게는 실리콘 반도체 기판상에 형성된다.
본 발명에 따른 FET의 양 측부(side)에는 격리 트렌치가 있고 이 격리 트렌치내에 FET의 측부를 따라 ONO층이 있다. ONO 층은 칼륨을 함유한다. FET 측부를 따라 ONO 층에 있는 게이트 산화물이 채널의 중심에 있는 게이트 산화물보다 더 두껍게 형성되어 있다.
본 발명은 FET 및 FET의 제조 프로세스에 관한 것이다. 본 발명의 FET는 채널의 내부에서보다 채널의 양 옆을 따라 더 두꺼운 게이트 산화물을 갖는다. 이 채널 영역의 양 옆에 형성되어 있는 산화 규소-산화 규소(ONO) 층은 국부적으로 산화물 형성을 증진시키는 촉매를 포함한다. 바람직한 촉매제로는 칼륨이 있다.
도 2a 내지 도 2f는 바람직한 실시예인 FET 제조 단계들을 도시하며, 완성 된 FET는 도 2f에 도시된 바와 같다. 우선, 도 2a에서 딥 트렌치(120)들을 반도체층(또는 웨이퍼)(122)상에 형성한다. 트렌치(120)들을 형성하기 전에, 층 스택(layer stack)(121)으로 표시되는 패드 유전체 스택(pad dielectric stack)을 반도체 층(122)상에 형성한다. 에칭에 의해 패드 스택(121)을 지나 웨이퍼(122)까지이르는 트렌치를 형성함으로써, FET 영역(FETregion)(124)을 규정하고 이들을 서로 격리시킨다. FET의 채널, 소스 및 드레인은 이렇게 규정된 FET 영역(124)내에 형성될 것이다. 반도체 층의 재료는 실리콘인 것이 바람직하다.
바람직한 실시 예에서 완성되는 FET는 다이나믹 랜덤 액서스 메모리(DRAM) 셀의 패스게이트 트랜지스터(Passgate transistor)이다. DRAM 셀의 저장 캐패시 터 플레이트는 트렌치(120)내에 형성된다.
도 2b에서, ONO 층(126)이 패드 유전체 스택(121)상과 트렌치(120)들내에 부합(附合)하게 형성된다. 여기서는 단일 층인 것처럼 도시하고 있지만, ONO 층(126)은 두 개의 산화물 박막늘 사이에 질소화물 층이 삽입되어 있는 구조를 갖는다. ONO 층(126)은, 트렌치(120)에 대해 라이닝을 행하여, 패드 스택(121)을 따라서 또한 웨이퍼(122)의 표면(128)을 지나 계속해서 각각의 트렌치(120)의 양 옆을 따라서 수직방향으로 뻗어 있다. 다음으로, N- 폴리실리콘(폴리) 층(130)을 ONO 층(126)상에 침착한다.
도 2c에서, 패드 스택(121) 위의 폴리실리콘 층(130)을 제거하여 트렌치(120)내에만 폴리실리콘(132)이 납게 된다. 폴리실리콘 층(130)은 화학기계적인 폴리싱 기법(CMP)을 이용하여 제거하는 것이 바람직하다. 폴리실리콘 층(130)을 폴리싱할 때 패드 스택(121)위에 있는 ONO 층(126)도 거의 제거하여, ONO가 주로 트렌치(120)내에 남도록 한다. CMP 후, 패드 스택(121)으로부터 ONO 층(126)을 제거한다. 이어서, 남아 있는 폴리실리콘(132)을 리액티브 이온 에칭(RIE) 기법으로 에칭하여 트렌치내에 남아 있는 폴리(132)를 웨이퍼 표면(128)보다 밑으로, 바람직하게는 1.3㎛ 정도 옴폭하게 만든다. 폴리 층(132)제거에 사용되는 슬러리는 수산화 칼륨(potassium Hydroxide), 바람직하기로는 〈0.1% KOH를 함유하는 폴리 슬러리(poly slurry)인 것이 바람직하다.
ONO 층(126) 내의 질화 규소는 슬러리내의 칼륨에 대한 확산 배리어 (diffusion barrier)이다. 따라서, 칼륨은 바같쪽 산화물을 통해 ONO 층(126)으로 확산되어 질소화물에 밀집된다. 선택사양적으로, 칼륨의 밀집도을 높이기 위해서 웨이퍼를 KOH 용액 탱크에 담글 수도 있다.
KOH를 함유하는 슬러리로 폴리 층(130)을 폴리싱하고 선택사양적으로 담금질(dip)하는 이 단계들은 종래의 반도체 칩 제조 관계에 반하는 것이다. 칼륨은 실리콘내로 쉽게 확산되기 때문에, 반도체 칩 제조시에는 이러한 칼륨 사용을 피하는 것이 일반적이다. 즉, KOH 슬러리를 사용하면 실리콘이 오염되어 FET 제조에 사용될 수 없게 된다. 그러나, ONO 층(126)이 칼륨이 확산을 막고, 대신 칼륨을 바깥쪽 산화물과 질소화물 사이의 접촉면을 따라 밀집시킨다.
다음으로, 도 2d에서, 산화물 칼라(134)를 ONO 층(126)을 따라 트렌치(120)내의 폴리(132)상에 선택적으로 형성한다. 이 칼라(134)들을 형성한 후, 다른 N 폴리 층(136)을 웨이퍼(122)상에 형성한다. 이 제 2 폴리 층(136)에 의해 트렌치(120)들이 다시 폴리실리콘으로 채워진다
도 2e에서, CMP 및 RIE 기법을 이용해 폴리 층(136)을 패드 스택(121)으로부터 제거하여 트렌치(120)내에만 폴리(140)가 남도록 한다. 트렌치(120)내의 폴리(140)는 웨이퍼 표면(128)과 같은 높이로 또는 웨이퍼 표면(128)보다 약간 밑에 옴폭하게 형성되어 있다. 이전의 폴리 제거 단계에서와 마찬가지로, 스러리는 〈0.1% KOH를 함유하는 폴리 슬러리인 것이 바람직하다. ONO 층(128)을 따라 밀집되어 있는 칼륨을 제거하지 않도록 주의 하면서, 건식 O2분위기로 노출된 패드 스택(121)과 폴리(140)상에 스크린 산화물 층(screen oxide layer)(도시되지 않음)을 형성한다. 이어서, N 또는 P 웰(well)(필요하다면)을 규정한다. 다음으로, 채널 형성(channel tailoring)에 적당한 도판트(들)를 이온 주입한다. 이어서, 실리콘 기판(122)을 벌크 도핑(bulk dope)하는데 필요한 만큼 주입된 도판트를 웨이퍼로 확산시킨다.
주입된 도판트들을 확산시킨 후, 스크린 산화물 층과 패드 스택 층(121)들을 제거하고 게이트 산화물을 성장시킬 수 있다. 트렌치(120)내에서 ONO 층(126)을 따라 질소화물에 밀집되어 있는 칼륨이 실리콘 산화의 촉매로 작용한다. 따라서, 도 2f에 도시된 바와 같이, 게이트 산화물은 채널의 측부(142)들을 따라, 즉 ONO 층(126)에 가까운 쪽에서 더 두껍게 형성된다.
다음으로, 격리 산화물(isolation oxide)(144)을 선택적으로 성장시켜 트렌치(120)내의 폴리(140)를 다음 전도층들로부터 격리시킨다. 마지막으로, 폴리 워드 라인 층(146)을 침착한다. 폴리 워드 라인 층(146)은 임의의 잘 알려진 리소그래피적 방법에 의해 패터닝된다. 집적 회로 칩 제조에 일반적으로 사용되는 방법들을 이용하여 다음 칩 충들을 형성 및 패터닝함으로써 칩을 완성한다.
게이트 산화물을 성장시키기 전에, 비어레이 영역(non-array area)과 같이 선택된 FET 가까이에 있는 ONO층 부분을 트렌치에서 제거하는 단계를 추가할 수도 있다. 이것은, 예컨대 셀로우 트렌치 격리(shallow trenchisclation)용으로 샐로우 트렌치(어레이 격리 트렌치(120)들보다 더 얕음)들을 형성할 때 ONO 층을 선택적으로 에칭하여 제거함으로써 달성될 수 있다. 따라서 두 가지 유형의 FET들이 형성된다. 어레이 영역에 있는 FET들은 바람직한 실시예로서 게이트 산화물이 증대된 FET(enhanced gate oxide FET)인 반면에, 비어레이 영역에 있는 FET들은(또는 ONO 층이 제거될 때면 언제나) 게이트 산화물이 증대되지 않아 완전히 균일한 게이트 산화물 층들을 갖게 된다.
(예)
도 3은 산화물 두께(TOX) 대 칼륨 농도를 도시하는 그래프이다. 칼륨의 축적량을 늘리면 채널 측부에서의 게이트 산화물 두께가 증가한다. 또한, 이러한 게이트 산화물 두께의 증가는 채널의 측부로부터 채널내로 수평적으로 이어진다. 이러한 산화물 두께의 수직적 및 수평적 증가 정도는 ONO 층에 밀집된 칼륨량에 따라 달라진다. 축적된 칼륨이 충분한 정도라면, 게이트 산화물은 장치 전반에 걸쳐 두꺼워진다. 이러한 두께의 증가는 ONO 층(126)으로부터의 (즉, 칼륨 촉매로부터의)수평 거리에 반비례한다.
또한, 성장 온도 및 성장 매질이 칼륨 촉매로 인한 국부적인 산화물 두께의 증가량에 영향을 미친다. 게이트 산화물을 800℃에서 습식 O2분위기로 성장시킬때보다 900℃에서 건식 02분위기로 성장시키는 경우, 측부(side) 대 중심부(center)간의 산화물 두께 차이가 훨씬 심하게, 즉 장치의 중심부보다 장치의 측부가 훨씬 더 두겁게 된다.
도 4는 종래의 기술에 따라 900℃에서 O2분위기로 성장시킨 FET 모서리부 (corner)(측부에서의 단면)에 대한 투과 전자 현미경(TEM) 사진이다. 이 종래의 FET에 있어서, 모서리부 TOX(채널의 측부에서의 TOX)는 중심부 TOX(채널의 중심부에서의 TOX)보다 8%더 얇다. 따라서, 이렇게 모서리부 TOX가 더 얇음으로 인하여 또한 채널의 상부 영역과 (트렌치내에서) 측부를 따라 덮혀 있는 폴리로부터 보다 센 전계가 형성됨으로 인하여, 종래의 이러한 FET에서는 모서리부 Vt가 더 낮게 된다.
도 5a는 본 발명에 따라 800℃에서 O2분위기로 성장시킨 FET 모서리부의 TEM 사진이다. 본 바람직한 실시예에서는, 모서리부 TOX가 중심부 TOX보다 30% 더 두껍다. 따라서, 채널 측부에서의 Vt가 종래의 FET의 경우보다 높게 된다. 또한, 모서리부 TOX의 두께가 더 두꺼워 짐에 따라 전계도 다소 감소된다.
도 5b는 바람직한 실시예로서 900℃에서 건식 O2분위기로 성장시킨 FET 모서리부의 TEM 사진이다. 본 바람직한 실시예에서는, 모서리부 TOX가 중심부 TOX보다 70% 더 두껍다. 이렇게 바람직한 FET는 측보에서의 산화물 두께가 두꺼워서 모서리부 Vt가 중심부 Vt와 거의 같을 정도로 높아 진다.
도 6은 폭(wide)이 10㎛인 종래의 FET의 전기적 파라미터들을 본 발명의 바람직한 실시예인 폭 10의 FET와 비교한 표로서, 이 각각의 FET와 비교한 표로서, 이 각각의 FET들은 거의 동일한 조건하에서 다른 웨이퍼상의 칩 위치에서 성장시킨 것이다. 이 두 장치들은 거의 통일한 중심부 채널 Vt 및 거의 동일한 온 전류(on current) IdS를 가지지만, 바람직한 FET의 모서리부 Vt는 중심부 채널 Vt와 거의 같은 반면에, 종래의 FET의 모서리부 Vt는 바람직한 실시예인 FET의 모서리부 Vt의 75%이다. 따라서, 바람직한 실시예인 장치에서, 이론치 256ms에 대한 실제 보유 시간(차지가 셀에 묶여 있는 시간)은 종래의 FET의 실제 보유 기간보다 2.6배 더 길다.
본 발명은 바람직한 실시예로 기술되어 있으나, 본 기술분야의 당업자라면 본 발명의 사상으로부터 벗어나지 않으면서 여러 가지로 변경 및 변형이 가능함을 알 수 있다. 본 특허청구범위는 이렇게 본 발명의 사상의 범주를 벗어나지 않는 변경 및 변형들도 포함하는 것으로 의도된다.
본 발명에 따르면 FET 채널 누설을 줄이고, FET 임계 전압에 있어서의 채널 변화(channel variation)를 감소시키며, DRAM 셀 보유 기간을 증가시키는 동시에 FET 피처 크기(feature size)를 축소할 수 있으며, 피처 크기가 축소된 FET (reduced feature size FET)들에 대한 임계 전압의 균일성(uniformity)을 증가시킬 수 있다.
또한, 피처 크기가 축소된 FET들에 대하여 DRAM 셀 보유 기간을 손상시키지 않으면서 임계 전압에 있어서의 채널 누설 및 변화를 감소시킬 수 있다.

Claims (7)

  1. 양 측부에 격리 트렌치(isolating trench)를 갖는 반도체 기판상의 전계 효과 트렌지스터(FET)에 있어서, ① 상기 격리 트렌치내에서 상기 FET의 상기 각 측부를 따라 형성되어 있는 절연층과, ② 상기 FET의 양 측부 사이에서보다 상기 각 FET의 측부에서 더 두꺼운 게이트 산화물을 포함하되, 상기 절연 층은 산화 촉매제를 함유하는 전계 효과 트렌지스터.
  2. 제1항에 있어서, 상기 절연 층은 산화물-질소화물-산화물(ONO) 층인 전계 효과 트랜지스터.
  3. 제1항에 있어서, 상기 산화 촉매제는 칼륨인 전계 효과 트렌지스터.
  4. 제2항에 있어서, 상기 산화 촉매제는 칼륨인 전계 효과 트렌지스터.
  5. 제4항에 있어서, 상기 EFT의 양 측부에서 상기 ONO 층을 따라 형성되는 산화물 칼라를 더 포함하는 전계 효과 트렌지스터.
  6. 양 측부에 격리 트렌치를 갖는 반도체 기판상의 전계 효과 트렌지스터(FET)에 있어서, ① 상기 격리 트렌치 내에서 상기 FET의 측부를 따라 형성되어 있는 ONO 층과, ② 상기 FET의 양 측부 사이에서보다 상기 각 FET의 측부에서 두꺼운 게이트 산화물을 포함하되, 상기 0N0 층에는 칼륨이 함유되어 있는 전계 효과 트렌 지스터.
  7. 제6항에 있어서, 상기 ONO 층을 따라 형성된 산화물 칼라를 더 포함하는 전계 효과 트렌지스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970035568A 1996-07-30 1997-07-28 전계효과트랜지스터 KR100267431B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/688,457 1996-07-30
US8/688,457 1996-07-30
US08/688,457 US5757059A (en) 1996-07-30 1996-07-30 Insulated gate field effect transistor

Publications (2)

Publication Number Publication Date
KR980012550A true KR980012550A (ko) 1998-04-30
KR100267431B1 KR100267431B1 (ko) 2000-11-01

Family

ID=24764492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970035568A KR100267431B1 (ko) 1996-07-30 1997-07-28 전계효과트랜지스터

Country Status (8)

Country Link
US (1) US5757059A (ko)
EP (1) EP0822591B1 (ko)
JP (1) JP3347027B2 (ko)
KR (1) KR100267431B1 (ko)
CN (1) CN1090821C (ko)
DE (1) DE69738059T2 (ko)
SG (1) SG50866A1 (ko)
TW (1) TW337600B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858866A (en) * 1996-11-22 1999-01-12 International Business Machines Corportation Geometrical control of device corner threshold
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN101217137B (zh) * 2007-12-26 2011-11-30 上海宏力半导体制造有限公司 一种提高p阱栅氧化层电学厚度测量精确性的测量结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043024B2 (ja) * 1978-12-30 1985-09-26 富士通株式会社 半導体装置の製造方法
US4238278A (en) * 1979-06-14 1980-12-09 International Business Machines Corporation Polycrystalline silicon oxidation method for making shallow and deep isolation trenches
US4356211A (en) * 1980-12-19 1982-10-26 International Business Machines Corporation Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon
IT1211079B (it) * 1981-07-20 1989-09-29 Sibit S P A Ora Tioxide Italia Catalizzatori per reazioni di ossido-riduzione fotoassistite.
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
DD242905A1 (de) * 1985-11-20 1987-02-11 Halbleiterwerk Veb Verfahren zur herstellung von thermischen sio tief 2-isolatorschichten
JPH0793374B2 (ja) * 1986-12-18 1995-10-09 沖電気工業株式会社 Ｃｍｉｓ型ダイナミツクメモリ装置
JPS6427252A (en) * 1987-04-13 1989-01-30 Nec Corp Semiconductor storage device
DE68926793T2 (de) * 1988-03-15 1997-01-09 Toshiba Kawasaki Kk Dynamischer RAM
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
KR910007181B1 (ko) * 1988-09-22 1991-09-19 현대전자산업 주식회사 Sdtas구조로 이루어진 dram셀 및 그 제조방법
US5248894A (en) * 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
TW199237B (ko) * 1990-07-03 1993-02-01 Siemens Ag
US5078801A (en) * 1990-08-14 1992-01-07 Intel Corporation Post-polish cleaning of oxidized substrates by reverse colloidation
JPH05152429A (ja) * 1991-11-28 1993-06-18 Nec Corp 半導体装置の製造方法
US5358894A (en) * 1992-02-06 1994-10-25 Micron Technology, Inc. Oxidation enhancement in narrow masked field regions of a semiconductor wafer
US5217919A (en) * 1992-03-19 1993-06-08 Harris Corporation Method of forming island with polysilicon-filled trench isolation
US5292679A (en) * 1992-04-23 1994-03-08 Nippon Steel Corporation Process for producing a semiconductor memory device having memory cells including transistors and capacitors
US5240875A (en) * 1992-08-12 1993-08-31 North American Philips Corporation Selective oxidation of silicon trench sidewall
US5313419A (en) * 1993-02-01 1994-05-17 National Semiconductor Corporation Self-aligned trench isolation scheme for select transistors in an alternate metal virtual ground (AMG) EPROM array
US5422294A (en) * 1993-05-03 1995-06-06 Noble, Jr.; Wendell P. Method of making a trench capacitor field shield with sidewall contact
US5316965A (en) * 1993-07-29 1994-05-31 Digital Equipment Corporation Method of decreasing the field oxide etch rate in isolation technology
US5397725A (en) * 1993-10-28 1995-03-14 National Semiconductor Corporation Method of controlling oxide thinning in an EPROM or flash memory array
JP3159850B2 (ja) * 1993-11-08 2001-04-23 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
US5406515A (en) * 1993-12-01 1995-04-11 International Business Machines Corporation Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby
US5536675A (en) * 1993-12-30 1996-07-16 Intel Corporation Isolation structure formation for semiconductor circuit fabrication
WO1995024054A1 (en) * 1994-03-01 1995-09-08 Rodel, Inc. Improved compositions and methods for polishing
US5448090A (en) * 1994-08-03 1995-09-05 International Business Machines Corporation Structure for reducing parasitic leakage in a memory array with merged isolation and node trench construction
US5426324A (en) * 1994-08-11 1995-06-20 International Business Machines Corporation High capacitance multi-level storage node for high density TFT load SRAMs with low soft error rates

Also Published As

Publication number Publication date
KR100267431B1 (ko) 2000-11-01
SG50866A1 (en) 1998-07-20
DE69738059D1 (de) 2007-10-11
US5757059A (en) 1998-05-26
CN1090821C (zh) 2002-09-11
JP3347027B2 (ja) 2002-11-20
EP0822591A1 (en) 1998-02-04
EP0822591B1 (en) 2007-08-29
DE69738059T2 (de) 2008-05-21
JPH1074829A (ja) 1998-03-17
TW337600B (en) 1998-08-01
CN1175094A (zh) 1998-03-04

Similar Documents

Publication Publication Date Title
KR100242409B1 (ko) 전계 효과 트랜지스터 제조 방법
KR100268206B1 (ko) 집적회로칩
KR100310800B1 (ko) 다이나믹 랜덤 액세스 메모리 디바이스 및 그의 제조 방법
KR100458772B1 (ko) 반도체 디바이스 및 그 형성 방법
JP5629872B2 (ja) Ｓｏｉ型トランジスタ
KR900008649B1 (ko) 반도체 메모리장치 및 그의 제조방법
KR20030020290A (ko) 트렌치 커패시터의 트렌치 내에 절연 칼러를 형성하는방법, 트렌치의 상위 부분에 절연 칼러를 포함하는커패시티브 저장 트렌치 디램 셀 및 커패시티브 저장트렌치 디램 셀의 저장 트렌치의 상위 부분에 절연 칼러를형성하는 방법
US7241657B2 (en) Integrated semiconductor storage with at least a storage cell and procedure
US7173302B2 (en) Integrated circuit arrangement having capacitors and having planar transistors and fabrication method
KR20010080667A (ko) 집적 회로 및 그 제조 방법
US6087692A (en) DRAM cell configuration and method for its fabrication
KR0151385B1 (ko) 반도체 메모리 장치 및 그 제조방법
US20050184326A1 (en) Deep-trench 1t-sram with buried out diffusion well merged with an ion implantation well
KR910002039B1 (ko) 반도체기억장치의 제조방법
US7510930B2 (en) Method for fabricating recessed gate MOS transistor device
KR100267431B1 (ko) 전계효과트랜지스터
US6294424B1 (en) Method for fabricating a semiconductor device
US6200854B1 (en) Method of manufacturing dynamic random access memory
KR100289750B1 (ko) 자기정렬콘택홀을가지는반도체장치의제조방법
KR940009634B1 (ko) 반도체 기억장치의 제조방법
KR100235983B1 (ko) 적층형 커패시터 제조방법
KR900005356B1 (ko) 소오스 매립형 다이나믹 반도체 기억소자
KR19990039228A (ko) 비휘발성 메모리 장치의 제조 방법
KR20010003197A (ko) 수직 구조형 트랜지스터를 갖는 반도체 메모리 소자 및 그의 제조방법
JPH05167038A (ja) Ｓｒａｍメモリセル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee