DD242905A1 - Verfahren zur herstellung von thermischen sio tief 2-isolatorschichten - Google Patents
Verfahren zur herstellung von thermischen sio tief 2-isolatorschichten Download PDFInfo
- Publication number
- DD242905A1 DD242905A1 DD28300485A DD28300485A DD242905A1 DD 242905 A1 DD242905 A1 DD 242905A1 DD 28300485 A DD28300485 A DD 28300485A DD 28300485 A DD28300485 A DD 28300485A DD 242905 A1 DD242905 A1 DD 242905A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- oxidation
- doped
- regions
- region
- partial pressure
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
Es wird ein Verfahren zur Herstellung von thermischen SiO2-Isolatorschichten beschrieben, das in der Mikroelektronik zur Herstellung integrierter Halbleiterschaltkreise angewendet werden kann. Ziel und Aufgabe bestehen darin, den technologischen Aufwand zu senken, indem zwei SiO2-Isolatorschichten mit vorgegebener und unterschiedlicher Schichtdicke ueber niedrig- und hochdotierten Siliziumgebieten gleichzeitig in einem Oxidationsprozess erzeugt werden. Das Verhaeltnis der Dicken der SiO2-Isolatorschichten wird durch die Prozesstemperatur beeinflusst, waehrend die Prozesszeit fuer ein angestrebtes Schichtdickenverhaeltnis unabhaengig von der Temperatur durch Variation des Wasserpartialdruckes einstellbar ist.
Description
Die Erfindung findet Anwendung in der Mikroelektronik bei der Herstellung von monolithisch integrierten Schaltungen auf der Basis von Silizium, insbesondere wenn die Schaltungen Gate- oder Schutzoxide und Kapazitätsoxide für MOS-Kondensatoren mit unterschiedlichen Schichtdicken enthalten.
Bekannt ist, daß die thermische Oxidation von schwach- und hochdotierten Si-Gebieten bei Überschreitung eines bestimmten Dotierniveaus wegen Erhöhung der chemischen Aktivität für den Oxidationsvorgang mit unterschiedlicher Oxidationsrate abläuft. Dieser Effekt wird technologisch genutzt, z.B. zur Verringerung der Gate-Drain-Kapazität von MOS-Transistoren („Thermal Oxidation of Hearily Phosphorus-Doped Silicon", C. P. Ho, J. D. Plummer, J. D. Meindl, B. E. Deal; J. Elektroch. Soc, April 1978 p. 665-671).
Ein bestimmtes Verhältnis der Dicken zweier Oxidschichten wird bislang mittels Oxidationsprozesse und einem fotolithographischen-Ätzschritt erreicht (DE 2445879). Durch eine erste Hochtemperaturoxidation wachsen dabei über den unterschiedlich dotierten Si-Gebieten in Abhängigkeitvon der jeweiligen Oberflächenkonzentration der Dotanden Oxidschichten definierter Dicke auf. Ein nachfolgender fotolithographischer Ätzschritt beseitigt das über den in der Regel unter gleichen Bedingungen schneller oxidierenden hochdotierten Si-Gebieten entstandene Oxid. Eine daran anschließende zweite Hochtemperaturoxidation realisiert über den hochdotierten Si-Gebieten die gewünschte Oxiddicke. Gleichzeitig stellt sich nach der zweiten Hochtemperaturoxidation über den schwachdotierten Si-Gebieten eine definierte Schichtdicke ein, so daß durch Abstimmung beider Oxidationsprozesse aufeinander, Strukturen mit vorgegebener, unterschiedlicher Oxidschichtdicke vorliegen.
Der Nachteil dieser Verfahrensweise besteht im hohen technologischen Aufwand, d. h. in der Notwendigkeit zwei Hochtemperaturoxidationen und einen fotolithographischen Ätzschritt durchzuführen.
Eine andere Erfindungsbeschreibung (DE 2941 653) beinhaltet ein Verfahren zur Erzeugung von Gate- und Feldoxid für MOS-Transistoren in einem Oxidationsprozeß, wobei der Bereich für das dickere Feldoxid mit einer Hochdosisimplantation vorbehandelt wird. Dadurch ergibt sich für dieses Gebiet eine erhöhte Oxidationsrate durch die durch Ionenimplantation induzierten Kristallstörungen.
Der Nachteil dieser Verfahrensweise besteht darin, daß speziell für diesen Zweck eine Hochdosisimplantation vorgenommen werden muß, was einen hohen Aufwand bezüglich technischer Ausrüstung und Kosten bedeutet.
Das Ziel der Erfindung besteht darin, ein Verfahren zur Herstellung von thermischen SiO2-Schichten mit vorgegebener unterschiedlicher Dicke über schwach und stark dotierten Si-Gebieten anzugeben, wobei der übliche technologische Aufwand drastisch reduziert wird.
Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von thermischen SiO2-lsolatorschichten unterschiedlicher Schichtdicke anzugeben, mit welchem die unterschiedlichen Oxidschichtdicken bzw. ein vorgegebenes Verhältnis der Dicken beider Oxide über schwach und stark dotiertem Silizium in einem Oxidationsprozeß erreicht werden.
Erfindungsgemäß werden die in einem, in der Planartechnologie üblichen, fotolithographischen Ätzschritten freigelegten niedrig- und hochdotierten Si-Gebiete in einem Hochtemperaturprozeß unter Ausnutzung der größeren Oxidationsrate der hochdotierten Si-Gebiete oxidiert, wobei die Einstellung eines vorgegebenen Verhältnisses der Oxidschichtdicken über beiden Si-Gebieten unabhängig von Prozeßzeit und Wasserpartialdruck allein durch die Prozeßtemperatur erfolgt.
Die Erfindung basiert auf dem Zusammenhang zwischen den Prozeßparametern der Oxidation (Oxidationszeit, Temperatur, Wasserpartialdruck) und den Schichtdicken der über den schwach bzw. stark dotierten Siliziumgebieten erzeugten Oxide.
Mit dem erfindungsgemäß beschriebenen Verfahren werden im Temperaturbereich 850 bis 1 000°C durch thermische Oxidation von Silizium Schichtdickenverhältnisse von Oxiden über stark und schwach dotierten Gebieten bis etwa 5 erreicht.
Für das über dem niedrigdotierten Gebiet aufgewachsene Oxid sind Schichtdickentolerarizen von < 5% erreichbar, während wegen der starken Abhängigkeit der erzeugten Oxidschichtdicke von der Oberflächenkonzentration der Störstellen des hochdotierten Gebietes hier die Schichtdickentoleranz bis zu 10% betragen kann. Die Absolutwerte der Oxidschichten liegen etwa zwischen 80 und 400 nm.
Der fotolithographische Ätzschritt zwischen den bei' herkömmlicher Verfahrensweise üblichen zwei Oxidationsschritten sowie eine der Oxidationen entfallen. Die ohnehin im gesamttechnologischen Ablauf der Schaltkreisherstellung erforderliche Erzeugung niederohmiger Gebiete macht einen speziellen Dotierschritt zur Erzielung von Gebieten mit erhöhten Oxidationsraten überflüssig.
Prinzipiell ist die Oxidation außer unter normalem auch unter erhöhtem Druck durchführbar.
Die Erfindung soll an einem Beispiel· näher erläutert werden. Die Bearbeitungsfolge der Siliziumscheiben bei der Herstellung integrierter Schaltkreise erfolgt entsprechend den bekannten Prinzipien der SBC-Technik bis einschließlich der Erzeugung niederohmiger η-leitender Gebiete mittels Diffusion von Phosphor oder Arsen vorwiegend für Emitter von npn-Transistoren aber auch für relativ großflächige Strukturen als Elektrode von MOS-Kondensatoren im Siliziummaterial. In diesem Zustand ist die Siliziumscheibe ganzflächig m it S1O2 bedeckt. Durch einen fotolithographischen Ätzschritt werden vor der erfindungsgemäß durchzuführenden thermischen Oxidation in der die Siliziumscheibe bedeckenden Oxidschicht schwachdotierte Gebiete für Schutz- und Gateoxide der Sperrschicht -und/oder MOS-Feldeffekttransistoren sowie stark dotierte Gebiete, auf denen MOS-Kondensatoren entstehen, freigelegt.
Der entsprechend der Erfindung folgende Hochtemperaturschritt, mit dem Schutzoxid und/oder Gateoxid sowie Kapazitätsoxid gleichzeitig erzeugt werden, erfolgt möglichst bei niedrigen Temperaturen etwa bei 3000C und/oder hoher Oxidationsrate bzw. geringer Prozeßzeit um zuvor, beispielsweise für Bipolartransistoren, eingestellte Diffusionsprofile möglichst wenig zu verändern. Die Beeinflussung der Oxidationsrate durch während der Oxidation anwesende Feuchte sollte wegen sehr guter Steuerbarkeit und Reproduzierbarkeit des Prozesses vorzugsweise durch gezielte Synthese von Wasser aus Wasserstoff und Sauerstoff im Reaktionsrohr unmittelbar bevor das Reaktionsgas auf die Si-Scheiben trifft erfolgen. Eine Beimengung von bis zu 5% HCI-Gas zum Reaktionsgas bewirkt insbesondere bei relativ geringen Prozeßtemperaturen ausgezeichnete Eigenschaften der Oxide speziell bezüglich einer geringen Oxiddefektdichte, was von wesentlicher Bedeutung für die zuverlässige Funktion von vergleichsweise großflächigen MOS-Kondensatoren in der integrierten Schaltung ist. Im Ergebnis der Oxidation in einem bestimmten Arbeitspunkt entstehen dünne und dickere Oxide. Beispielsweise wurden bei einer Prozeßtemperatur von 9000C, einer Prozeßzeit von 1550s und einem Wasserpartialdruck von 0,75atm (7,6 · 104Pa) entsprechend 105 nm und 270 nm dicke Oxidschichteri erzeugt. Eine Erhöhung der Temperatur auf 930°C bei gleichzeitiger Verringerung der Prozeßzeit auf 860s und gleichbleibendem Wasserpartialdurck ergibt für das dünne Oxid ebenfalls 105 nm und für das dicke Oxid 220 nm, was für den MOS-Kondensator neben einer größeren spezifischen Kapazität auch eine geringere Spannungsfestigkeit bedeutet. Die weitere Bearbeitung der Siliziumscheiben erfolgt entsprechend der konktreten Zielstellung.
Claims (3)
- .Erfindungsanspruch:1. Verfahren zur Herstellung von thermischen Si02-Isolatorschichten, bei dem eine erste Isolatorschicht über einem niedrigdotierten Si-Gebiet und eine zweite SiO2-lsolatorschicht über einem, vorzugsweise durch Diffusion entstandenen, hochdotierten Si-Gebiet gleichzeitig im selben Oxidationsprozeß erzeugt werden, gekennzeichnet dadurch, daß nach Freilegen der zu oxidierenden Si-Gebiete eine thermische Oxidation erfolgt, derart, daß unter Ausnutzung der größeren Oxidationsrate der hochdotierten Si-Gebiete ein vorgegebenes Verhältnis der Oxidschichtdicken allein durch die Oxidationstemperatur, vorzugsweise zwischen 85O0C und 1 000°C, unabhängig von der Prozeßzeit und dem Wasserpartialdruck erzielt wird.
- 2. Verfahren nach Punkt 1, gekennzeichnet dadurch, daß die absoluten Dicken der genannten Oxidschichten durch die Wahl des Wasserpartialdruckes bei festgelegter Prozeßzeit oder durch die Wahl der Prozeßzeit bei festgelegtem Wasserpartialdruck einstellbar sind.
- 3. Verfahren nach Punkt 1 und 2, gekennzeichnet dadurch, daß das niedrigdotierte Si-Gebiet eine Störstellenkonzentration. kleiner 1017Cm""3, das hochdotierte Si-Gebiet (vorzugsweise mit Phosphor oder Arsen dotiert) eine Störstellenkonzentration größer 1019cm~3 aufweisen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD28300485A DD242905A1 (de) | 1985-11-20 | 1985-11-20 | Verfahren zur herstellung von thermischen sio tief 2-isolatorschichten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD28300485A DD242905A1 (de) | 1985-11-20 | 1985-11-20 | Verfahren zur herstellung von thermischen sio tief 2-isolatorschichten |
Publications (1)
Publication Number | Publication Date |
---|---|
DD242905A1 true DD242905A1 (de) | 1987-02-11 |
Family
ID=5573180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD28300485A DD242905A1 (de) | 1985-11-20 | 1985-11-20 | Verfahren zur herstellung von thermischen sio tief 2-isolatorschichten |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD242905A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5576226A (en) * | 1994-04-21 | 1996-11-19 | Lg Semicon Co., Ltd. | Method of fabricating memory device using a halogen implant |
US5721448A (en) * | 1996-07-30 | 1998-02-24 | International Business Machines Corporation | Integrated circuit chip having isolation trenches composed of a dielectric layer with oxidation catalyst material |
US5757059A (en) * | 1996-07-30 | 1998-05-26 | International Business Machines Corporation | Insulated gate field effect transistor |
US5918116A (en) * | 1994-11-30 | 1999-06-29 | Lucent Technologies Inc. | Process for forming gate oxides possessing different thicknesses on a semiconductor substrate |
-
1985
- 1985-11-20 DD DD28300485A patent/DD242905A1/de not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5576226A (en) * | 1994-04-21 | 1996-11-19 | Lg Semicon Co., Ltd. | Method of fabricating memory device using a halogen implant |
US5918116A (en) * | 1994-11-30 | 1999-06-29 | Lucent Technologies Inc. | Process for forming gate oxides possessing different thicknesses on a semiconductor substrate |
US5721448A (en) * | 1996-07-30 | 1998-02-24 | International Business Machines Corporation | Integrated circuit chip having isolation trenches composed of a dielectric layer with oxidation catalyst material |
US5757059A (en) * | 1996-07-30 | 1998-05-26 | International Business Machines Corporation | Insulated gate field effect transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0032550B1 (de) | Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur | |
EP0248988B1 (de) | Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen | |
DE1614540C3 (de) | Halbleiteranordnung sowie Verfahren zu ihrer Herstellung | |
DE69030415T2 (de) | Verfahren zur Herstellung eines DMOS Transistors | |
EP0247386B1 (de) | Lateraltransistor | |
DE3205022A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
EP0007923B1 (de) | Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors | |
DE2707693C3 (de) | Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation | |
EP0020998B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
DE2618445A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
EP0025854A1 (de) | Verfahren zum Herstellen von bipolaren Transistoren | |
DE2744059A1 (de) | Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren | |
CH615781A5 (de) | ||
DE3129539A1 (de) | Bipolartransistor | |
DE69028397T2 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
EP0006510A1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
DE2813673A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE2449012A1 (de) | Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen | |
DE19615324A1 (de) | Verfahren zum Herstellen eines vertikalen bipolaren Transistors | |
DE4013929C2 (de) | Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens | |
DE69129344T2 (de) | Selbstjustierender Silizidbasisbipolartransistor und Widerstand und Herstellungsverfahren | |
DE2654979C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DD242905A1 (de) | Verfahren zur herstellung von thermischen sio tief 2-isolatorschichten | |
EP0003330B1 (de) | Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps | |
DE3736369C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
VZ | Disclaimer of patent (art. 11 and 12 extension act) |