DD242905A1

DD242905A1 - PROCESS FOR PREPARING THERMAL SIO DEEP 2-ISOLATOR LAYERS

Info

Publication number: DD242905A1
Application number: DD28300485A
Authority: DD
Inventors: Wolfgang Rost; Juergen Knopke; Wilfried Roepke
Original assignee: Halbleiterwerk Veb
Priority date: 1985-11-20
Filing date: 1985-11-20
Publication date: 1987-02-11

Abstract

Es wird ein Verfahren zur Herstellung von thermischen SiO2-Isolatorschichten beschrieben, das in der Mikroelektronik zur Herstellung integrierter Halbleiterschaltkreise angewendet werden kann. Ziel und Aufgabe bestehen darin, den technologischen Aufwand zu senken, indem zwei SiO2-Isolatorschichten mit vorgegebener und unterschiedlicher Schichtdicke ueber niedrig- und hochdotierten Siliziumgebieten gleichzeitig in einem Oxidationsprozess erzeugt werden. Das Verhaeltnis der Dicken der SiO2-Isolatorschichten wird durch die Prozesstemperatur beeinflusst, waehrend die Prozesszeit fuer ein angestrebtes Schichtdickenverhaeltnis unabhaengig von der Temperatur durch Variation des Wasserpartialdruckes einstellbar ist.A process for the production of thermal SiO 2 insulator layers is described, which can be used in microelectronics for the production of semiconductor integrated circuits. The aim and the task are to reduce the technological effort by simultaneously producing two SiO 2 insulator layers with predetermined and different layer thicknesses over low- and high-doped silicon regions in an oxidation process. The ratio of the thicknesses of the SiO 2 insulator layers is influenced by the process temperature, while the process time for a desired Schichtdickenverhaeltnis is independent of the temperature by varying the water partial pressure adjustable.

Description

Field of application of the invention

Die Erfindung findet Anwendung in der Mikroelektronik bei der Herstellung von monolithisch integrierten Schaltungen auf der Basis von Silizium, insbesondere wenn die Schaltungen Gate- oder Schutzoxide und Kapazitätsoxide für MOS-Kondensatoren mit unterschiedlichen Schichtdicken enthalten.The invention finds application in microelectronics in the manufacture of monolithically integrated circuits based on silicon, in particular if the circuits contain gate or protective oxides and capacitance oxides for MOS capacitors with different layer thicknesses.

Characteristic of the known technical solutions

Bekannt ist, daß die thermische Oxidation von schwach- und hochdotierten Si-Gebieten bei Überschreitung eines bestimmten Dotierniveaus wegen Erhöhung der chemischen Aktivität für den Oxidationsvorgang mit unterschiedlicher Oxidationsrate abläuft. Dieser Effekt wird technologisch genutzt, z.B. zur Verringerung der Gate-Drain-Kapazität von MOS-Transistoren („Thermal Oxidation of Hearily Phosphorus-Doped Silicon", C. P. Ho, J. D. Plummer, J. D. Meindl, B. E. Deal; J. Elektroch. Soc, April 1978 p. 665-671).It is known that the thermal oxidation of weakly and highly doped Si regions when exceeding a certain doping level due to increase of the chemical activity for the oxidation process with a different oxidation rate. This effect is used technologically, e.g. to reduce the gate-drain capacitance of MOS transistors ("Thermal Oxidation of Hearily Phosphorus Doped Silicon", CP Ho, JD Plummer, JD Meindl, BE Deal, J. Electro Soc., April 1978 pp. 665-671). ,

Ein bestimmtes Verhältnis der Dicken zweier Oxidschichten wird bislang mittels Oxidationsprozesse und einem fotolithographischen-Ätzschritt erreicht (DE 2445879). Durch eine erste Hochtemperaturoxidation wachsen dabei über den unterschiedlich dotierten Si-Gebieten in Abhängigkeitvon der jeweiligen Oberflächenkonzentration der Dotanden Oxidschichten definierter Dicke auf. Ein nachfolgender fotolithographischer Ätzschritt beseitigt das über den in der Regel unter gleichen Bedingungen schneller oxidierenden hochdotierten Si-Gebieten entstandene Oxid. Eine daran anschließende zweite Hochtemperaturoxidation realisiert über den hochdotierten Si-Gebieten die gewünschte Oxiddicke. Gleichzeitig stellt sich nach der zweiten Hochtemperaturoxidation über den schwachdotierten Si-Gebieten eine definierte Schichtdicke ein, so daß durch Abstimmung beider Oxidationsprozesse aufeinander, Strukturen mit vorgegebener, unterschiedlicher Oxidschichtdicke vorliegen.A certain ratio of the thicknesses of two oxide layers has hitherto been achieved by means of oxidation processes and a photolithographic etching step (DE 2445879). By means of a first high-temperature oxidation, oxide layers of defined thickness grow over the differently doped Si regions as a function of the respective surface concentration of the dopants. A subsequent photolithographic etching step eliminates the oxide formed over the typically faster oxidizing highly doped Si regions under the same conditions. A subsequent second high-temperature oxidation realized over the highly doped Si regions, the desired oxide thickness. At the same time, after the second high-temperature oxidation over the weakly doped Si regions, a defined layer thickness sets in, so that by coordination of the two oxidation processes, structures with a predetermined, different oxide layer thickness are present.

Der Nachteil dieser Verfahrensweise besteht im hohen technologischen Aufwand, d. h. in der Notwendigkeit zwei Hochtemperaturoxidationen und einen fotolithographischen Ätzschritt durchzuführen.The disadvantage of this procedure is the high technological complexity, d. H. in need of two high temperature oxidations and a photolithographic etching step.

Eine andere Erfindungsbeschreibung (DE 2941 653) beinhaltet ein Verfahren zur Erzeugung von Gate- und Feldoxid für MOS-Transistoren in einem Oxidationsprozeß, wobei der Bereich für das dickere Feldoxid mit einer Hochdosisimplantation vorbehandelt wird. Dadurch ergibt sich für dieses Gebiet eine erhöhte Oxidationsrate durch die durch Ionenimplantation induzierten Kristallstörungen.Another disclosure of the invention (DE 2941 653) includes a method for generating gate and field oxide for MOS transistors in an oxidation process wherein the area for the thicker field oxide is pretreated with a high dose implant. This results in an increased oxidation rate for this area by the induced by ion implantation crystal defects.

Der Nachteil dieser Verfahrensweise besteht darin, daß speziell für diesen Zweck eine Hochdosisimplantation vorgenommen werden muß, was einen hohen Aufwand bezüglich technischer Ausrüstung und Kosten bedeutet.The disadvantage of this procedure is that especially for this purpose, a high-dose implantation must be made, which means a lot of effort in terms of technical equipment and costs.

Object of the invention

Das Ziel der Erfindung besteht darin, ein Verfahren zur Herstellung von thermischen SiO2-Schichten mit vorgegebener unterschiedlicher Dicke über schwach und stark dotierten Si-Gebieten anzugeben, wobei der übliche technologische Aufwand drastisch reduziert wird.The object of the invention is to provide a method for the production of thermal SiO 2 layers with predetermined different thickness over weakly and heavily doped Si regions, wherein the usual technological effort is drastically reduced.

Explanation of the essence of the invention

Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von thermischen SiO2-lsolatorschichten unterschiedlicher Schichtdicke anzugeben, mit welchem die unterschiedlichen Oxidschichtdicken bzw. ein vorgegebenes Verhältnis der Dicken beider Oxide über schwach und stark dotiertem Silizium in einem Oxidationsprozeß erreicht werden.The object of the invention is to provide a method for the production of thermal SiO 2 insulator layers of different layer thickness, with which the different oxide layer thicknesses or a predetermined ratio of the thicknesses of both oxides over weakly and heavily doped silicon in an oxidation process can be achieved.

Erfindungsgemäß werden die in einem, in der Planartechnologie üblichen, fotolithographischen Ätzschritten freigelegten niedrig- und hochdotierten Si-Gebiete in einem Hochtemperaturprozeß unter Ausnutzung der größeren Oxidationsrate der hochdotierten Si-Gebiete oxidiert, wobei die Einstellung eines vorgegebenen Verhältnisses der Oxidschichtdicken über beiden Si-Gebieten unabhängig von Prozeßzeit und Wasserpartialdruck allein durch die Prozeßtemperatur erfolgt.In accordance with the present invention, the low and high doped Si regions exposed in a photolithographic etching step common in planar technology are oxidized in a high temperature process utilizing the greater oxidation rate of the heavily doped Si regions, with the setting of a given ratio of oxide layer thicknesses independent over both Si regions of process time and water partial pressure is effected solely by the process temperature.

Die Erfindung basiert auf dem Zusammenhang zwischen den Prozeßparametern der Oxidation (Oxidationszeit, Temperatur, Wasserpartialdruck) und den Schichtdicken der über den schwach bzw. stark dotierten Siliziumgebieten erzeugten Oxide.The invention is based on the relationship between the process parameters of the oxidation (oxidation time, temperature, water partial pressure) and the layer thicknesses of the oxides generated over the weak or heavily doped silicon regions.

Mit dem erfindungsgemäß beschriebenen Verfahren werden im Temperaturbereich 850 bis 1 000°C durch thermische Oxidation von Silizium Schichtdickenverhältnisse von Oxiden über stark und schwach dotierten Gebieten bis etwa 5 erreicht.With the method according to the invention, in the temperature range from 850 to 1000 ° C., layer thickness ratios of oxides over strongly and lightly doped regions up to approximately 5 are achieved by thermal oxidation of silicon.

Für das über dem niedrigdotierten Gebiet aufgewachsene Oxid sind Schichtdickentolerarizen von < 5% erreichbar, während wegen der starken Abhängigkeit der erzeugten Oxidschichtdicke von der Oberflächenkonzentration der Störstellen des hochdotierten Gebietes hier die Schichtdickentoleranz bis zu 10% betragen kann. Die Absolutwerte der Oxidschichten liegen etwa zwischen 80 und 400 nm.For the oxide grown over the low doped area, layer thickness tolerances of <5% can be achieved, while due to the strong dependence of the generated oxide layer thickness on the surface concentration of the impurities of the heavily doped area, the layer thickness tolerance can be up to 10%. The absolute values of the oxide layers are approximately between 80 and 400 nm.

Der fotolithographische Ätzschritt zwischen den bei' herkömmlicher Verfahrensweise üblichen zwei Oxidationsschritten sowie eine der Oxidationen entfallen. Die ohnehin im gesamttechnologischen Ablauf der Schaltkreisherstellung erforderliche Erzeugung niederohmiger Gebiete macht einen speziellen Dotierschritt zur Erzielung von Gebieten mit erhöhten Oxidationsraten überflüssig.The photolithographic etching step between the customary in 'conventional procedure two oxidation steps and one of the oxidations omitted. The production of low-resistance regions, which is anyway required in the overall technological process of circuit fabrication, makes a special doping step for achieving regions with increased oxidation rates superfluous.

Prinzipiell ist die Oxidation außer unter normalem auch unter erhöhtem Druck durchführbar.In principle, the oxidation can be carried out under normal pressure and under normal pressure.

embodiment

Die Erfindung soll an einem Beispiel· näher erläutert werden. Die Bearbeitungsfolge der Siliziumscheiben bei der Herstellung integrierter Schaltkreise erfolgt entsprechend den bekannten Prinzipien der SBC-Technik bis einschließlich der Erzeugung niederohmiger η-leitender Gebiete mittels Diffusion von Phosphor oder Arsen vorwiegend für Emitter von npn-Transistoren aber auch für relativ großflächige Strukturen als Elektrode von MOS-Kondensatoren im Siliziummaterial. In diesem Zustand ist die Siliziumscheibe ganzflächig m it S1O2 bedeckt. Durch einen fotolithographischen Ätzschritt werden vor der erfindungsgemäß durchzuführenden thermischen Oxidation in der die Siliziumscheibe bedeckenden Oxidschicht schwachdotierte Gebiete für Schutz- und Gateoxide der Sperrschicht -und/oder MOS-Feldeffekttransistoren sowie stark dotierte Gebiete, auf denen MOS-Kondensatoren entstehen, freigelegt.The invention will be explained in more detail by way of example. The processing sequence of the silicon wafers in the manufacture of integrated circuits according to the known principles of SBC technology up to and including the generation of low-resistance η-conductive regions by diffusion of phosphorus or arsenic mainly for emitters of npn transistors but also for relatively large area structures as an electrode of MOS Capacitors in silicon material. In this state, the silicon wafer is covered over its entire surface with S1O2. By means of a photolithographic etching step, weakly doped regions for protective and gate oxides of the junction and / or MOS field-effect transistors and heavily doped regions on which MOS capacitors are formed are exposed in the silicon layer covering the silicon wafer before the thermal oxidation to be carried out according to the invention.

Der entsprechend der Erfindung folgende Hochtemperaturschritt, mit dem Schutzoxid und/oder Gateoxid sowie Kapazitätsoxid gleichzeitig erzeugt werden, erfolgt möglichst bei niedrigen Temperaturen etwa bei 300⁰C und/oder hoher Oxidationsrate bzw. geringer Prozeßzeit um zuvor, beispielsweise für Bipolartransistoren, eingestellte Diffusionsprofile möglichst wenig zu verändern. Die Beeinflussung der Oxidationsrate durch während der Oxidation anwesende Feuchte sollte wegen sehr guter Steuerbarkeit und Reproduzierbarkeit des Prozesses vorzugsweise durch gezielte Synthese von Wasser aus Wasserstoff und Sauerstoff im Reaktionsrohr unmittelbar bevor das Reaktionsgas auf die Si-Scheiben trifft erfolgen. Eine Beimengung von bis zu 5% HCI-Gas zum Reaktionsgas bewirkt insbesondere bei relativ geringen Prozeßtemperaturen ausgezeichnete Eigenschaften der Oxide speziell bezüglich einer geringen Oxiddefektdichte, was von wesentlicher Bedeutung für die zuverlässige Funktion von vergleichsweise großflächigen MOS-Kondensatoren in der integrierten Schaltung ist. Im Ergebnis der Oxidation in einem bestimmten Arbeitspunkt entstehen dünne und dickere Oxide. Beispielsweise wurden bei einer Prozeßtemperatur von 900⁰C, einer Prozeßzeit von 1550s und einem Wasserpartialdruck von 0,75atm (7,6 · 10⁴Pa) entsprechend 105 nm und 270 nm dicke Oxidschichteri erzeugt. Eine Erhöhung der Temperatur auf 930°C bei gleichzeitiger Verringerung der Prozeßzeit auf 860s und gleichbleibendem Wasserpartialdurck ergibt für das dünne Oxid ebenfalls 105 nm und für das dicke Oxid 220 nm, was für den MOS-Kondensator neben einer größeren spezifischen Kapazität auch eine geringere Spannungsfestigkeit bedeutet. Die weitere Bearbeitung der Siliziumscheiben erfolgt entsprechend der konktreten Zielstellung.The invention according to the following high-temperature step, are generated simultaneously with the protective oxide and / or gate oxide and capacitance oxide, as possible at low temperatures at about 300 ⁰ C and / or high oxidation rate or less process time to previously, for example, for bipolar transistors, set diffusion profiles as little as possible to change. The influencing of the oxidation rate by the moisture present during the oxidation should, because of very good controllability and reproducibility of the process, preferably take place by targeted synthesis of water from hydrogen and oxygen in the reaction tube immediately before the reaction gas strikes the Si disks. An admixture of up to 5% HCI gas to the reaction gas causes, especially at relatively low process temperatures excellent properties of the oxides especially with respect to a low oxide defect density, which is essential for the reliable operation of comparatively large-area MOS capacitors in the integrated circuit. As a result of the oxidation at a certain operating point, thin and thicker oxides are formed. For example, a process time of 1550s, and a water partial pressure of 0,75atm (7.6 x 10 ⁴ Pa) was generated in accordance with 105 nm and 270 nm thick Oxidschichteri at a process temperature of 900 ⁰ C. An increase in temperature to 930 ° C while reducing the process time to 860s and constant Wasserpartialdurck results for the thin oxide also 105 nm and the thick oxide 220 nm, which means for the MOS capacitor in addition to a larger specific capacity and a lower dielectric strength , The further processing of the silicon wafers takes place according to the intended target position.

Claims

.Erfindungsanspruch:

1. A method for producing thermal Si0 ₂ -insolatorschichten, wherein a first insulator layer over a low-doped Si region and a second SiO2 insulator layer above a, preferably formed by diffusion, highly doped Si region are generated simultaneously in the same oxidation process, characterized in that, after exposing the Si regions to be oxidized, a thermal oxidation takes place, such that, taking advantage of the greater oxidation rate of the highly doped Si regions, a predetermined ratio of the oxide layer thicknesses alone by the oxidation temperature, preferably between 85O ⁰ C and 1000 ° C, independently achieved by the process time and the water partial pressure.

2. The method according to item 1, characterized in that the absolute thicknesses of said oxide layers by the choice of the water partial pressure at a fixed process time or by the choice of the process time at a fixed water partial pressure are adjustable.

3. The method according to item 1 and 2, characterized in that the low-doped Si region an impurity concentration

, smaller 10 ¹⁷ cm "" ³ , the highly doped Si region (preferably doped with phosphorus or arsenic) has an impurity concentration greater than 10 ¹⁹ cm ^-3 .