KR980011503A - 불휘발성 메모리시스템 및 반도체기억장치 - Google Patents

불휘발성 메모리시스템 및 반도체기억장치 Download PDF

Info

Publication number
KR980011503A
KR980011503A KR1019970031045A KR19970031045A KR980011503A KR 980011503 A KR980011503 A KR 980011503A KR 1019970031045 A KR1019970031045 A KR 1019970031045A KR 19970031045 A KR19970031045 A KR 19970031045A KR 980011503 A KR980011503 A KR 980011503A
Authority
KR
South Korea
Prior art keywords
memory
state
command
memory cells
voltage
Prior art date
Application number
KR1019970031045A
Other languages
English (en)
Other versions
KR100479632B1 (ko
Inventor
다츠야 이시이
히토시 미와
오사무 츠치야
쇼지 구보노
Original Assignee
가나이 츠토무
히다치세사쿠쇼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 츠토무, 히다치세사쿠쇼 주식회사 filed Critical 가나이 츠토무
Publication of KR980011503A publication Critical patent/KR980011503A/ko
Application granted granted Critical
Publication of KR100479632B1 publication Critical patent/KR100479632B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/18—Flash erasure of all the cells in an array, sector or block simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

여러개의 기억정보를 전기적으로 일괄소거할 수 있는 불휘발성 메모리시스템에 이용해서 유효한 기술에 관한 것으로서, 라이트를 실행하는 특징 메모리셀의 임계값 전압만이 변화하는 것이 바람직하지만 라이트를 실행하지 않는 메모리셀에는 임계값이 변화하는 외란이 발생한다는 문제점을 해결하기 위해서, 임계값 전압의 제1상태와 제2상태에 의해 정보를 기억하는 여러개의 메모리셀과 여러개의 메모리셀의 컨트롤게이트에 접속되는 워드선을 갖는 메모리어레이 및 커맨드입력단자를 갖고 커맨드입력단에 입력되는 명령에 따라서 여러개의 메모리셀의 소거 및 라이트의 수순을 제어하는 시컨서를 구비하고, 시컨서가 받는 명령에는 여러개의 메모리셀의 임계값 전압을 일괄해서 제1상태로 하는 소거커맨드와 여러개의 메모리셀중 임계값전압이 제1상태에 있는 메모리셀의 적어도 1개를 선택적으로 제2상태로 하는 추가라이트커맨드가 있고, 추가라이트커맨드는 소거커맨드를 실행하지 않고 여러회 연속해서 실행할 수 있는 구성으로 하였다. 이렇게 하는 것에 의해서, 워드선외란에 의한 메모리셀의 임계값의 변동을 회복하고, 잘못된 데이터의 리드를 방지할 수 있음과 동시에 추가라이트라는 동작을 통상의 라이트보다 고속으로 실행할 수 있고, 또한 추가라이트에 있어서의 소프트웨어의 부담을 경감할 수 있다는 효과가 얻어진다.

Description

불휘발성 메모리시스템 및 반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
본 발명은 반도체기억장치 더 나아가서는 불휘발성 반도체기억장치에 있어서의 정보라이트방식에 적용해서 특히 유효한 기술에 관한 것으로서, 예를 들면 여러개의 기억정보를 전기적으로 일괄소거가능한 불휘발성 메모리시스템에 이용해서 유효한 기술에 관한 것이다.
전기적으로 소거 및 라이트가능한 EEPROM의 일종인 플래시메모리는 컨트롤게이트 및 플로팅게이트를 갖는 불휘발성 기억소자를 메모리셀로 사용하고 있고, 1개의 트랜지스터(MOSFET)로 임계값 전압을 정보로서 기억하는 메모리셀을 구성할 수 있다. 이러한 플래시메모리에 있어서는 라이트동작에서는 도18에 도시한 바와 같이, 불휘발성 기억소자의 드레인전압을 예를 들면 5V(볼트)로 하고 컨트롤게이트CG가 접속된 워드선을 예를 들면 -10V로 하는 것에 의해, 플로팅게이트FG에서 전하를 드레인영역으로 인출해서 임계값 전압을 낮은 상태(논리 “0”)으로 한다. 소거동작에서는 도 19에 도시한 바와 같이, 웰영역을 예를들면 -5V로 하고, 컨트롤게이트CG를 10V와 같은 고전압으로 해서 플로팅게이트 FG에 부전하를 주입해서 임계값을 높은 상태(논리“1”)로 한다. 이것에 의해 1개의 메모리셀에 1비트의 데이타를 기억시키도록 하고 있다.
종래의 플래시메모리는 1개의 워드선에 여러개의 메모리셀의 컨트롤게이트가 접속되고, 이 워드선에 접속되는 여러개의 메모리셀을 기본단위(이하, 이 단위를 섹터라고 한다)로서, 소거, 라이트, 리드가 각각의 동작모드로 구별되어 실행되어 왔다. 먼저, 소거는 워드선을 공통으로 하는 여러개의 메모리에 대해서 동시에 실행된다. 이 소거는 섹터단위로 실행되고 여러개의 메모리셀중 특정 메모리셀만을 선택적으로 소거할 수는 없다.
한편, 라이트는 일단 소거를 실행해서 도 20a와 같이 임계값을 상승시킨후 임계값을 저하시키고자 하는 메모리셀이 접속된 워드선에 -10V를 인가하고 드레인에 5V, 소오스에 0V를 인가해서 실행하도록 하고 있었다. 이것에 의해서, 라이트를 실행한 메모리셀의 임계값은 도 20b와 같이 검증전압Vpv보다 낮아진다. 이 때, 라이트가 실행되지 않는 즉 임계값을 저하시키지 않은 메모리셀의 드레인에는 0V가 인가 되어 있었지만, 상기 라이트셀과 워드선을 공통으로 하는 다른 메모리셀의 게이트에는 -10V와 같은 큰 전압이 인가되므로, 임계값이 약간 저하하는 외란(disturbance)이라고 하는 현상이 발생한다. 라이트를 실행하는 특징 메모리셀의 임계값 전압만이 변화하는 것이 바람직하지만, 라이트를 실행하지 않는 메모리셀에도 약간이기는 하지만 임계값의 변화가 발생한다. 이 바람직하지 않은 임계값 전압의 변화는 외란이라 불린다. 상기에 설명한 외란은 주로 워드선에 전압이 인가되는 것에 의해서 발생하기 때문에 워드선외란(또는 워드외란)이라 불린다.
이상의 워드외란에 의해 섹터단위의 메모리셀은 일괄소거를 실행하지 않고 라이트를 반복 실행하는 것은 곤란하였다. 이 상태를 도 20c~도 20f에 도시한다. 최초에 동일 워드선에 접속되는 여러개의 메모리셀을 일괄소거하면, 이 여러개의 메모리셀의 임계값은 모두 소거상태로 된다(도 20a). 이 때, 여러개의 메모리셀은 임계값 전압이 소거상태의 제1메모리셀군(도 20c의 점선)과 임계값 전압이 라이트상태의 제2메모리셀군(도 20d의 점선)으로 이루어진다. 선택적인 메모리셀의 소거는 불가능하므로, 라이트를 실행할 수 있는 것은 제1메모리셀군에 한정된다. 그래서, 제1메모리셀군의 어느 하나를 선택해서 라이트를 실행한다. 이 때 워드외란이 발생하면 도 20c 및 도 20d의 실선으로 나타낸바와 같이, 라이트를 실행하지 않았던 메모리셀의 임계값 전압이 저하된다.
일괄소거를 실행하지 않고 라이트를 반복 실행하는 것에 의해 외란이 몇번인가 반복되면, 메모리셀의 임계값이 도 20e와 같이 데이타리드시의 워드선 레벨Vr보다 낮아져서 잘못된 데이타의 리드가 실행되게 된다. 또, 도 20f와 같이 접지전위Vss보다 낮아져서 비선택시에도 온상태로 되어 버려 워드선은 달리하지만 소오스선은 공통인 메모리셀을 선택했을 때 데이타선상의 전하가 상기 접지전위Vss보다 임계값이 낮은 메모리셀을 통해서 소오스에 흘러버리기 때문에 잘못된 데이타의 리드가 실행될 우려가 있다는 문제점이 있었다.
또한, 메모리어레이의 구성에 의해서는 임계값이 낮은 상태를 소거상태로 하고, 라이트에 의해서 메모리셀의 임계값을 상승시키는 방식도 있지만, 이러한 라이트방식에 있어서도 라이트시에 워드선을 공통으로 하는 비라이트의 메모리셀의 임계값이 약간 상승된다는 외란현상이 있다(도 21c, 도 21d 참조). 그리고, 외란이 몇번인가 반복되면 메모리셀의 임계값이 21e와 같이 데이타리드시의 워드선 레벨 Vr보다 상승되어서 잘못된 데이타의 리드가 실행될 우려가 있다.
도 22에 1개의 워드선에 의해 관리되는 섹터의 정보맵을 도시한다. 예를 들면, 도 22의(a-1)~(a-3)에서는 1개의 워드선에서는 512byte(4096bit)의 메모리셀이 접속된다. 여기서, 도 22에 도시한 바와 같이 동일 섹터내의 OS정보(오퍼레이션시스템에 관한 정보)나 섹터관리정보등 일반 사용자에게 개방되어 있지않은 기억영역(이하, 시스템영역이라 한다)와 일반 사용자가 자유롭게 라이트할 수 있는 기억영역(이하, 사용자영역이라 한다)를 흔재해서 마련하는 것에 의해 메모리의 유효이용을 도모할 수 있다. 시스템영역의 비트수는 사용자영역의 비트수에 비하면 아주 작다. 이와 같은 기억방식의 플래시메모리는 시스템영역에 소정의 데이타가 라이트되고 사용자영역의 미라이트의 상태에서 사용자에게 제공된다. 큰 정보에리어를 갖는 사용자영역의 소거상태에 있는 메모리셀을 선택해서 반복라이트를 실행하는 추가라이트라 불리는 동작을 실행할 수 있으면 편리하다. 그런데, 종래의 플래시메모리를 사용한 시스템에서는 외란 때문에 기억정보의 보증이 불가능하게 되므로 그와 같은 추가라이트동작이 실행되고 있지 않았다. 또 추가라이트를 허용했다고 해도 외란에 의한 임계값 변동을 고려해서 연속하여 추가라이트를 실행하는 횟수를 대폭으로 제한할 필요성이 있었다.
또, 메모리 자신도 상기와 같은 사용방법을 고려해서 설계되어 있지 않았다. 그 때문에, 종래의 플래시메모리에 의해 추가라이트를 실행하려고 하면, 통상의 라이트와 동일한 알고리즘 즉 일단 해당 섹터의 데이타를 외부로 리드해서 섹터의 일괄소거를 실행한 후 상기 리드데이타와 추가라이트데이타를 합성해서 라이트를 실행하지 않으면 안되므로, 추가라이트에 필요한 시간이 상당히 길어짐과 동시에 소프트웨어의 부담이 커져버린다는 불합리가 있는 것이 명백하게 되었다.
본 발명의 목적은 워드선외란에 의한 메모리셀의 임계값의 변동을 회복시키는 것이 가능한 불휘발성 반도체기억장치를 제공하는 것이다.
본 발명의 다른 목적은 일괄소거를 실행하지 않고 추가리이트의 연속실행이 가능한 불휘발성 반도체기억장치를 제공하는 것이다.
본 발명의 다른 목적은 추가라이트라고 하는 동작을 통상의 라이트보다 고속으로 실행할 수 있고 또 추가라이트에 있어서의 소프트웨어의 부담을 경감하는 것이 가능한 불휘발성 반도체기억장치를 제공하는 것이다.
본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면에서 명확하게 될 것이다.
제1도는 본 발명에 관한 플래시메모리의 1실시예의 개략을 도시한 전체블럭도.
제2도는 본 발명에 관한 플래시메모리의 메모리어레이의 구성예를 도시한 회로도.
제3도는 센스래치회로 SLT 및 데이터반전회로WRW의 구체예를 도시한 회로도.
제4도는 실시예의 플래시메모리의 추가라이트수순을 도시한 흐름도.
제5도는 실시예의 플래시메모리에 있어서의 추가라이트시(전반)의 메모리어레이 내의 신호타이밍을 도시한 타이밍도.
제6도는 실시예의 플래시메모리에 있어서의 추가라이트시(전반)의 세스래치 및 데이터선의 레벨변위를 도시한 파형도.
제7도는 실시예의 플래시메모리에 있어서의 추가라이트시(후반)의 메모리어레이내의 신호타이밍을 도시한 타이밍도.
제8도는 실시예의 플래시메모리에 있어서의 추가라이트시(후반)의 센스래치 및 데이터선의 레벨변위를 도시한 파형도.
제9도는 실시예의 플래시메모리에 있어서의 추가라이트시의 메모리셀의 임계값의 변화를 도시한 설명도.
제10도는 실시예의 플래시메모리에 있어서의 메모리셀의 임계값의 변화를 도시한 설명도.
제11도는 본 발명에 관한 플래시메모리의 메모리어레이의 다른 실시예를 도시한 회로도.
제12도는 도 11의 실시예의 플래시메모리에 있어서의 메모리셀이 임계값의 변화를 도시한 설명도.
제13도는 본 발명에 관한 플래시메모리의 제2실시예를 설명하는 제1스테이지의 리드커맨드 실행수순을 도시한 흐름도.
제14도는 본 발명에 관한 플래시메모리의 제2실시예를 설명하는 제2스테이지의 소거커맨드 실행수순을 도시한 흐름도.
제15도는 본 발명에 관한 플래시메모리의 제2실시예를 설명하는 제3스테이지의 라이트커맨드 실행수순을 도시한 흐름도.
제16도는 본 발명에 관한 플래시메모리의 제3실시예의 개략을 도시한 전체블럭도.
제17도는 본 발명에 관한 플래시메모리의 응용예로서의 메모리카드의 개략을 도시한 구성도.
제18도는 플래시메모리에 있어서의 메모리셀의 라이트시의 인가전압의 1예를 도시한 단면도.
제19도는 플래시메모리에 있어서의 메모리셀의 소거시의 인가전압의 1예를 도시한 단면도.
제20도는 종래의 플래시메모리에 있어서의 메모리셀의 소거시의 인가전압의 1예를 도시한 설명도.
제21도는 종래의 다른 플래시메모리에 있어서의 메모리셀의 임계값이 변화를 도시한 설명도.
제22도는 플래시메모리에 있어서의 추가라이트 가능한 섹터의 구성예를 도시한 설명도.
제23도는 실시예의 플래시메모리에 있어서의 메모리셀의 임계값 변화를 도시한 다른 설명도.
제24도는 도11의 실시예의 플래시메모리에 있어서의 메모리셀의 임계값 변화를 도시한 설명도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 메모리어레이 12 : 데이타레지스터
13 : 리라이트회로 14 : 어드레스레지스터
15 : X디코더 21 : 케멘드레지스터 및 디코더
22 : 시컨서닛 : 센스래치회로 WRW : 데이타반전회로
DL : 데이타선 WL : 워드선
MC : 메모리셀
본원에 있어서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.
즉, 소정의 명령이 인가되면 명령어드레스의 섹터의 기억데이타를 리드해서 레지스터에 퇴피시키고 나서 상기 섹터의 일괄소거를 실행하고, 상기 퇴피된 데이타와 추가라이트하고자 하는 데이타로 실제의 라이트데이타(이하, 라이트기대값 데이터라 한다)를 형성해서 라이트동작을 실행하도록 구성한 것이다.
또, 임계값전압의 제1 상태와 제2 상태에 의해 정보를 기억하는 여러개의 메모리셀과 상기 여러개의 메모리셀의 컨트롤게이트에 접속되는 워드선을 갖는 메모리어레이 및 커맨드입력단자를 갖고 상기 커맨드 입력단자에 입력되는 명령에 따라서 상기 여러개의 메모리셀의 소거 및 라이트가 수순을 제어하는 시컨서를 구비하고, 상기 시컨서가 받는 상기 명령에는 상기 여러개의 메모리셀의 임계값전압을 일괄해서 제1상태로 하는 소거커맨드와 상기 여러개의 메모리셀중 임계값 전압이 제1상태에 있는 메모리셀의 적어도 1개를 선택적으로 제2상태로 하는 추가라이트커맨드가 있고, 상기 추가라이트커맨드는 상기 소거커맨드를 실행하지 않고 여러회 연속해서 데이타의 라이트를 실행할 수 있는 것을 특징으로 하는 불휘발성 메모리시스템을 구성한다.
더욱 바람직한 실시예에 의하면, 상기 여러개의 메모리셀중 임계값전압이 제1상태의 메모리셀을 제1메모리군으로 하고, 임계값 전압이 제2상태의 메모리셀을 제2메모리셀군으로 할 때, 상기 추가라이트커맨드는 상기 제2메모리셀군의 메모리셀의 임계값 전압을 상기 제1 상태와 상기 제2 상태 사이로 하는 제1 스텝을 실행한 후, 상기 제1 메모리셀군의 적어도 1개를 선택적으로 제2 상태로 함과 동시에 상기 제2메모리셀군의 메모리셀을 상기 제2 상태로 하는 제2 스텝을 실행한다.
더욱 바람직한 다른 실시예에 의하면, 상기 시컨서가 받는 상기 명령에는 상기 여러개의 메모리셀의 임계값전압을 일괄해서 상기 제1 상태로 하기 위해서 상기 워드선에 제1 전압을 인가하는 수순을 포함하는 소거커맨드, 상기 여러개의 메모리셀에 포함되는 선택된 제1 메모리셀군의 임계값 전압을 상기 제2 상태로 하기 위해서 상기 워드선에 제2 전압을 인가하는 수순을 포함하는 제1 라이트커맨드 및 상기 여러개의 메모리셀의 임계값을 상기 제2 상태에서 상기 제1 상태의 전압방향으로 변화시키기 위해서 상기 제1 전압을 인가한 후, 상기 여러개의 메모리셀에 포함되는 선택된 제2 메모리셀군의 임계값 전압을 상기 제2 상태로 하기 위해서 상기 워드선에 상기 제2 전압을 인가하는 수순을 포함하는 제2 라이트커맨드가 포함되도록 한다.
이것에 의해서, 추가라이트시에 워드선외란에 의한 메모리셀의 임계값의 변동이 회복되어 잘못된 데이터의 리드를 방지할 수가 있다. 결과적으로 소거 명령을 실행하지 않고 추가라이트를 연속해서 실행할수 있는 횟수를 대폭으로 증가시킬 수 있다.
또, 선택섹터에서 리드된 데이타를 내부레지스터에 유지한 상태로 외부에서 추가라이트데이타가 입력되면 라이트기대값 데이타를 자동적으로 내부에서 형성하고 나서 라이트동작을 실행하도록 구성하는 것에 의해, 추가라이트하고 하는 동작을 통상의 라이트보다 고속으로 실행할 수 있고 또한 추가라이트에 있어서의 소프트웨어의 부담을 경감할 수 있다.
이하, 본 발명은 플래시메모리에 적용한 경우의 실시예를 도면을 사용해서 설명한다.
실시예1
도 1에는 본 발명을 적용한 플래시메모리의 1실시예가 도시되어 있다. 특히 제한되지 않지만, 도 1에 도시되어 있는 각 회로블럭은 단결정실리콘과 같은 1개의 반도체칩(1)상에 형성되어 있다.
도 1에 있어서, (11)은 도 18에 도시되어 있는 바와 같은 플로팅게이트를 갖는 1개의 트랜지스터로 이루어지는 메모리셀이 매트릭스형상으로 배열된 메모리어레이, (12)는 메모리어레이(11)에서 리드된 1 섹터분의 데이타를 유지하거나 외부에서 입력된 라이트데이타를 유지하는 데이타레지스터, (13)은 상기 메모리어레이(11)과 데이타레지스터(12) 사이에 마련된 추가라이트나 리라이트시의 데이타변환을 실행하는 리라이트회로이다.
또, (14)는 외부에서 입력된 어드레스신호를 유지하는 어드레스레지스터, (15)는 메모리어레이(11)내의 워드선중에서 상기 어드레스레지스터(14)에 페치된 어드레스에 대응한 1개의 워드선을 선택하는 X디코더, (16)은 외부로부터의 라이트데이타를 상기 데이타레지스터(12)로 순차 전송하거나 데이타레지스터(12)에 리드된 데이타를 외부로 출력하기 위한 Y어드레스신호(데이타선 선택신호)를 생성하는 Y어드레스카운터이다. 상기 Y어드레스카운터(16)은 1섹터의 선두어드레스에서 최종어드레스까지를 순차 갱신하여 출력하는 기능을 갖는다. (17)은 생성된 Y어드레스를 디코드해서 1섹터내의 1개의 데이타를 선택하는 Y디코더, (18)은 데이타레지스터(12)에 리드된 데이타를 증폭해서 외부로 출력하는 메인앰프이다.
이 실시예에 플래시메모리는 특히 제한되지 않지만 직렬(시리얼)액세스의 데이타입출력 인터페이스를 갖는다. 예를 들면, 리드시에는 리드할 섹터의 어드레스가 입력되면 1개의 워드선이 선택되고, 그것에 접속되는 여러개의 메모리셀에서 병행해서 데이타가 리드되고, 각각 나중에 설명하는 센스래치SLT군에 일단 유지된다. 이 센스래치군은 상기 데이타레지스터(12)에 포함된다. 센스래치군은 Y어드레스카운터에 의해 순차 선택되고 그의 유지데이타가 직렬로 출력된다. 라이트의 경우는 직렬데이타가 입력되어 상기와는 반대의 경로에서 선택된 섹터에 라이트가 실행된다. 또, 메모리칩의 입출력단자는 여러개로 되고, 1섹터의 데이타가 분할되어서 직렬로 입출력된다.
이 실시예는 플래시메모리는 특히 제한되지 않지만 외부의 CPL등에서 인가되는 커맨드를 유지하고 그것을 디코드하는 커맨드레지스터 및 디코더(21)파 상기 키맨드레지스터 및 디코더(21)의디코더결과에 따라서 상기 커맨드에 대응한 처리를 실행하도록 메모리내부의 각 회로에 대한 제어신호를 순차 형성해서 출력하는 제어회로(시컨서)(22)를 구비하고 있고, 커맨드가 인가되면 그것을 해독해서 자동적으로 대응하는 처리를 개시하도록 구성되어 있다.
상기 제어회로(22)는 예를 들면 마이크로프로그램방식의 CPU의 제어부와 마찬가지로, 커맨드(명령)를 실행하는 데에 필요한 일련의 마이크로명령군이 저장된 ROM(리드 온리 메모리)로 이루어지고, 커맨드레지스터 및 디코더(21)이 커맨드에 대응한 마이크로명령군의 선두어드레스를 생성해서 제어회로(22)에 인가하는 것에 의해 마이크로프로그램이 기동되도록 구성할 수가 있다. 이 ROM내에 마련된 소프트웨어에는 도 4에서 후술하는 명령수순과 전압인가시간 등의 조건이 저장된다. ROM에는 최저한의 마이크로명령만을 탑재하고 명령조건이나 추가프로그램을 리라이트할 수 있는 플래시메모리에 저장해도 좋다.
또, 이 실시예의 플래시메모리에는 상기 각 회로 이외에 어드레스신호나 데이타신호의 입출력을 실행하는 I/O버퍼회로(23), 외부의 CPU등에서 공급되는 제어신호가 입력되는 제어신호입력 버퍼회로(24), 외부에서 공급되는 전원전압Vcc에 따라서 워드선에 인가하는 라이트전압Vw(-10V), 소거전압Ve(10V), 리드전압Vr(2V), 검증전압Vpv(1V)등 칩내부에서 필요로 되는 전압을 생성하는 전원회로(25), 메모리의 동작상태에 따라서 이들 전압중에서 원하는 전압을 선택해서 메모리어레이(11)이나 X디코더(15)에 공급하는 전원전환회로(26) 등이 마련되어 있다. 또한, 전원전압보다 큰 Vw나 Ve와 같은 전압은 온칩의 차지펌프 회로에 의해 발생된다.
특히 제한되지 않지만 이 실시예의 플래시메모리는 어드레스신호와 라이트데이타신호 및 커맨드입력에서 외부단자(핀)I/O를 공용하고 있다. 그 때문에, 상기 I/O버퍼회로(23)은 상기 제어신회입력 버퍼회로(24)로 부터의 제어신호에 따라서 이들의 입력신호를 구별해서 페치하고 소정의 내부회로에 공급하도록 구성되어 있다.
외부의 CPU 등에서 이 실시예의 플래시메모리에 입력되는 제어신호로서는 예를 들면 리세트신호RES나 칩선택신호CE, 라이트제어신호WE, 출력제어신호OE, 커맨드 또는 데이타입력인지 어드레스입력인지를 나타내기 위한 커맨드에이블신호CDE, 시스템클럭SC 등이 있다.
또한, 상기 실시예의 플래시메모리를 제어하는 외부의 장치로서는 어드레스생성기능과 커맨드생성기능을 구비하고 있으면 좋으므로, 범용 마이크로컴퓨터LSI를 사용할 수가 있다.
도 2에는 라이트에 의해서 메모리셀의 임계값을 저하하는 방식의 메모리어레이(11)의 구체예를 도시한다. 이 실시예의 메모리어레이(11)은 2개의 매트로 구성되어 있고, 도 2에는 그중 한쪽의 메모리매트이 구체예가 도시되어 있다. 동일 도면에 도시한 바와 같이, 각 메모리매트는 열방향으로 배열되어 각각 소오스 및 드레인이 공통 접속된 병렬형태의 n개의 메모리셀(플로팅게이트를 갖는 MOSFET)MC1~MCn으로 이루어지는 메모리열MCC가 행방향(워드선 WL방향) 및 열방향(데이타선 DL방향)에 각각 여러개 배치되어 있다. 각 메모리열MCC는 n개의 메모리셀MC1~MCn의 드레인 및 소오스가 각각 공통의 로컬데이타선LDL 및 공통의 로컬소오스선LSL에 접속되고, 로컬데이타선LDL은 선택 MOSFET Qs1을 거쳐서 메인데이타선DL에, 또 로컬소오스선LSL은 선택 MOSFET Qs2를 거쳐서 접지점 또는 부전압에 접속가능하게 된 구성으로 되어 있다. 상기 여러개의 메모리열MCC중 워드선방향으로 배열되어 있는 것을 반도체기판상의 동일한 웰영역WELL내에 형성한다.
특히 제한되지 않지만 도 2에 도시한 메모리어레이의 구성을 갖고 소거상태를 높은 임계값 전압으로 취함과 동시에 라이트상태를 낮은 임계값전압으로 취하는 방식은 AND형 플래시메모리라고 불리는 것이 있다. 이 때, 특히 제한되지 않지만 프롤팅게이트의 전자의 주입(임계값 전압을 저하시키고 소거상태로 한다)에는 트랜지스터의 채널로부터의 FN(Fowler-Nordheim)터널주입이 사용되고, 플로팅게이트로부터의 전자의 인출(임계값 전압을 저하시키고 라이트상태로 한다)에는 확산층으로의 FN터널방출이 사용된다.
먼저, 데이타소거시에는 웰영역WELL 및 로컬소오스선LSL에 -3V와 같은 부전압을 인가하고, 웰영역을 공통으로 하는 워드선에 10V와 같은 전압을 인가하는 것에 의해 일괄소거가 가능하게 되어 있다. 또한, 데이타소거시에는 선택 MOSFET Qs2가 온상태로 되어서 각 메모리셀의 소오스에 -3V의 부전압이 인가되도록 구성되어 있다. 이 때, 선택MOSFET Qs1은 오프로 되고 드레인은 컨트롤게이트에 10V의 고전압이 인가되는 것에 의해 온상태로 된 메모리셀의 채널을 통해서 소오스측의 전압이 전해지는 것에 의해 -3V와 같은 전위로 된다.
한편, 데이타라이트시에는 선택되는 메모리셀이 접속된 워드선에 -10V와 같은 부전압이 인가됨과 동시에 선택되는 메모리셀에 대응한 메인데이타선 DL이 3V와 같은 전위가 되고, 또한 선택메모리셀이 접속된 로컬데이타선LDL상의 선택MOSFET Qs1이 온상태로 되고 드레인에 3V가 인가된다. 단, 이 때 로컬소오스선LSL상의 선택MOSFET Qs2는 오프상태로 되어 있다.
또, 데이타리드시에는 선택되는 메모리셀이 접속된 워드선에 리드전압Vr(예를 들면 2.0V)와 같은 전압이 인가됨과 동시에 선택되는 메모리셀에 대응한 메인데이타선DL이 1V와 같은 전위로 프리차지되고 또한 선택메모리셀이 접속된 로컬데이타선LDL상의 선택MOSFET Qs1이 온상태로 된다. 그리고, 이 때 로컬소오스선LSL상의 선택MOSFET Qs2는 온상태로 되고 접지전위(0V)가 인가된다. 이거세 의해 메모리 셀의 임계값전압에 따라서 전류가 흐르는 것(LDL전위가 1V로 유지된다)이 구별되고 메모리셀의 기억정보가 리드된다.
데이타라이트시 및 소거시의 전압이 도 18, 도 19도의 종래 형태에 비해서 낮은 것은 종래보다 미세가동이 가능한 기술을 사용해서 소자치수를 작게함과 동시에 전원 전압Vcc로서 종래의 5V 대신에 3V를 사용하고 있기 때문이다.
상기 메인데이타선DL의 한쪽 끝(메모리어레이의 중앙측)에는 리드시 데이타선의 레벨을 검출함과 동시에 라이트시에 라이트데이타에 따른 전위를 인가하는 센스래치회로SLT와 추가라이트시에 기대값데이타를 형성하거나 하는 데에 사용하는 데이타반전회로WRW가 각각 접속되어 있다. 상기 센스래치회로SLT의 집합이 도 1에 있어서의 데이타레지스터(12)이고, 데이타반전회로WRW의 집합이 도 1에 있어서의 리라이트회로(13)이다. 이 2개의 WELL에 형성된 2개의 메모리어레이를 메모리매트a(MATa)라 하기로 한다. 여기서, 메인데이타선의 수나 SLT는 1섹터에 대응한 수로 되고 예를 들면 4224개(512116 byte)가 병렬로 마련된다.
이 실시예에서는 2개의 메모리매트로 구성되고, 센스래치회로SLT의 반대측 즉 도면의 하측에도 도시되지 않은 상기 데이타반전회로WRW와 메모리매트b(MATb)가 배치되어 있고, 그 메모리어레이내의 각 메인데이타선DL이 대응하는 데이타반전회로WRW를 거쳐서 센스래치회로SLT의 다른 쪽의 입출력단자에 접속되어 있다. 즉, WRW는 MATa 및 MATb 마다 마련되고(구별할 때에는 WRWa, WRWb라 한다), SLT는 2개의 메모리매트에 있어서 공유된다. 도 3에는 상기 센스래치회로 SLT 및 데이타반전회로 WRW의 구체적인 회로예를 도시한다. 회로는 센스래치회로 WRW이 구체적인 회로예를 도시한다. 회로는 센스래치회로를 사이에 두고 대칭이므로, 한쪽의 메모리매트내의 1개의 데이타선에 관해서만 도시함과 동시에 편의상 데이타선에 접속되어 있는 메모리열중 1개의 메모리열MCC만 도시하였지만, 실제로는 여러개의 메모리열MCC가 접속되는 것이다. 도시한 바와 같이 센스래치회로SLT는 P채널 MOSFET와 N채널MOSFET로 이루어지는 2개의 CMOS인버터의 입출력단자가 교차결합된 플립플롭회로FF에 의해 구성되어 있다. 그리고, 상기 센스래치회로SLT의 한쌍의 입출력단자Na, Nb에 Y디코더의 출력 의해서 온, 오프제어되는 소위 Y게이트를 구성하는 컬럼스위치 MOSFET Qya, Qyb가 접속되어 있다. 이 메인데이타선 마다 마련된 여러개의 칼럼스위치의 다른쪽 끝은 상보공통 입출력선(IO, /IO)에 공통으로 접속된다.
데이타반전회로WRWa는 상기 센스래치회로SLT의 한쪽의 입출력단자Na와 한쪽의 메모리매트내의 메인데이타선DLa 사이에 접속된 전송MOSFET Qt1, 전압전압단가 Vcc와 메인데이타선DLa 사이에 접속되어 제어신호PC2A에 의해서 제어되는 프리차지용 MOSFET Qp1 및 프리차지전환단자 VPC와 메인데이타선DLa사에에 직렬로 접속된 MOSFET Qt1, Qp2에 의해 구성되어 있다. 이 중, Qt2의 게이트에는 상기 센스래치회로SLT의 입출력단자Na의 전위가 인가되고, Qp2의 게이트에는 제어신호PCIA가 인가되고 있다. 또, 상기 프리차지전환단자VPC에는 전압전압Vcc 또는 Vss가 공급되도록 구성되어 있다.
또, 상기 센스래치회로SLT의 다른 쪽의 입출력단자Nb에도 동일한 구성의 MOSFET Qt1, Qt2, Qp1, Qp2로 이루어지는 데이타반전회로WRWb가 접속되어 있다.
도 4에 제어회로(22)에 의한 데이타추가라이트시의 제어수순을 도시한다. 추가라이트를 기동하는 추가라이트시의 제어수순을 도시한다. 추가라이트를 기동하는 추가라이트커맨드는 도 1의 제어입력신호중 커맨드인에이블신호CDE가 유효로 될 때 IO입출력단자에서 입력되는 커맨드로서 설정된 2비트의 수치에 의해 지정된다. 나중에 설명하는 바와 같이, 이 제어회로는 그 밖에 소거커맨드이나 라이트커맨드 등을 접수하지만, 그들은 IO입출력단자에서 입력되는 수치의 차에 의해 구별된다. 커맨드수치는 커맨드디코더에 의해 디코드되고 그것에 의해 대응하는 일련의 프로그램이 기동된다.
이 제어시컨스는 추가라이트커맨드가 커맨드레지스터 및 디코더(21)에 페치되는 것에 의해서 개시된다. 이 제어시컨스가 개시되면 칩내부가 추가라이트모드로 설정되고, 데이타레지스터(12)에서는 모든 센스래치SLT에 “1”이 설정된다(스텝S1). 다음에 외부에서 입력된 라이트어드레스를 어드레스레지스터(14)에 페치한다(스텝S2). 계속해서 외부에서 입력된 적어도 1개의 추가라이트데이타를 데이타레지스터(12)에 저장한다(스텝S3).
다음에, 외부에서 라이트개시 커맨드가 커맨드레지스터 및 디코더(21)에 페치되는 것에 의해서 상기 어드레스레지스터(14)에 유지되어 있는 섹터어드레스(X어드레스)가 X디코더(15)에 의해 디코드되고, 메모리어레이(11)내의 1개의 워드선이 선택돼서 2V와 같은 리드레벨로 설정된다. 이것에 의해서 1섹터분의 데이타가 데이타레지스터(12)에 리드됨과 동시에 이미 설정되어 있던 추가라이트데이타에 따라서 라이트기대값 데이타를 작성해서 그것을 데이타레지스터(12)에 유지시킨다(스텝S4). 이상의 처리가 상기 제어회로(시컨서)(22)의 제어하에서 리라이트회로(13)(데이타반전회로WRW)에 의해서 자동적으로 실행된다.
계속해서 상기 선택워드선에 10V, 웰영역에 -3V의 소거펄스를 인가해서 상기 섹터의 모든 메모리셀의 임계값을 상승시킨다(스텝S5). 이 스텝이 본원의 특징으로 하는 점중의 하나이다. 도 4의 스텝5에 있어서 섹터의 모든 메모리의 임계값을 전압 Vev보다 상승시키는 예를 도시하였지만, 본 발명은 이것에 한정되는 것이 아니라 도23의 (C-1)과 같이 섹터중의 이미 데이타가 라이트되어 있는 메모리셀에 대해서는 그 임계값을 전압Vpv보다 상승시키는 정도라도 좋다. 이 동일 섹터의 메모리셀을 일괄해서 임계값 전압을 전압Vev보다 상승시키는 것을 실행하지 않고 전압Vpv보다 고전위측으로 하는 조작을 편의상 의소거(擬消去)라 하기로 한다. 이 의소거는 1섹터의 메모리셀을 일괄해서 소거하는 동작과 비교하면 메모리어레이에 인가하는 전압은 동일하지만 그 전압인가시간에 있어서 구별된다. 즉, 나중에 도 14에서 설명하는 소거커맨드를 실행해서 라이트상태에 있는 메모리셀에 완전한 소거를 실행하기 위해서는 통상 1ms의 동안 선택워드선에 10V를 인가한다. 이것에 대해서 의소거에서는 그의 I/10정도인 약 0.1ms로 된다.
따라서, 1섹터내에서 임계값전압이 제2 상태에 있는 제1 메모리셀군의 임계값전압은 완전히 임계값전압이 제1 상태까지 변화하는 것이 아니라 임계값전압이 제1 상태와 제2 상태의 중간정도로 된다. 또, 동일섹터내에서 제1 메모리셀군의 나머지이고, 임계값전압이 제1 상태에 있는 제2 메모리셀군은 더욱 임계값전압이 상승되는 전압방향(즉 임계값 전압의 제2 상태에서 제1 상태로의 전압방향)으로 임계값 전압이 변화된다. 즉, 의소거는 메모리셀의 완전한 소거가 아니라 워드외란에 의해서 초래되는 제1 상태에서 제2 상태로의 전압방향의 임계값 전압의 변화를 예측해서 그 변화를 상쇄하는 분 만큼 반대의 전압방향으로 임계값 전압을 변화시키는 조작을 취할 수가 있다.
다음에 선택워드선을 -10V로 설정해서 데이타선은 상기 스텝S4에서 작성되어 데이타레지스터(12)(센스래치SLT)에 유지되어 있는 기대값데이타를 사용해서 LDL의 전압레벨을 3V로 선택적으로 설정하고 라이트를 실행한다(스텝S6). 라이트를 실행하지 않는 메모리셀의 LDL의 전압레벨은 0V로 한다. 그리고, 검증전압Vpv를 사용해서 리드를 실행하여 데이타레지스터(12)의 유지데이타가 모두 “0”으로 되어 있는지 아닌지 판정하는 것에 의해 임계값이 충분히 저하되어 있는지를 체크하고(스텝 S7), 언제라도 “1”의 데이타가 남아있는 경우에는 임계값의 높은 메모리셀이 있다고 판정해서 스텝S6으로 되돌아가고 그 때 데이타레지스터(12)에 유지되어 있는 데이타를 사용해서 재차 라이트와 검증을 반복한다. 반복의 과정에서는 이미 임계값이 충분히 저하되어 있는 (검증전압Vpv보다 임계값전압이 저하된) 메모리셀은 LDL의 전압레벨을 0V로 해서 라이트를 실행하지 않도록 설정한다. 그리고, 나머지의 임계값의 저하가 불충분한 메모리셀은 선택적으로 라이트를 실행하고 라이트를 실행할 메모리셀군의 임계값 전압이 모두 충분히 저하된 곳에서 리라이트의 검증을 정지한다.
이 라이트검증은 동일 섹터내의 메모리셀의 라이트시간의 편차에 대응되는 것이다. 즉, 상기 의소거에 의해 제1 상태와 제2 상태의 임계값으로 설정된 메모리셀은 제1 상태에서 제2 상태로 임계값 전압을 변화시키는 메모리셀보다 라이트시간이 훨씬 짧다. 라이트검증을 사용하는 것에 의해 라이트시의 임계값전압의 편차를 억제함과 동시에 임계값 전압이 Vss이하로 되어 버리는 것이 유효하게 방지된다.
도 5~도 8에는 상기 추가 라이트흐름에 있어서의 스텝S4의 라이트기대값 데이타작성시에 메모리어레이 및 데이타반전회로WRW의 각 부의 신호타이밍을 더욱 상세하게 도시한다. 또한, 도 5~도 8은 도 3에 도시되어 있는 메모리어레이에 있어서 우측의 메모리매트MATa가 선택되는 경우의 신호타이밍을 도시한 것이다. 또, 표1에는 상기 라이트기대값 데이타 작성과정에서의 데이타레지스터(12)에 있어서의 유지데이타 및 데이타선 레벨의 변화 상태를 위쪽에서 아래쪽으로 시간에 따라 수순으로 도시한다.
〔표 1〕
표 1에 나타나 있는 바와 같이, 추가라이트시에는 먼저 메모리어레이의 라이트위치의 기억데이타가 데이타레지스터에 리드되고, 추가라이트데이타가 데이타레지스터(12)(센스래치SLT)의 소정의 비트에 저장된다. 또한, 상술한 바와 같이, 동일 섹터내의 추가라이트를 실행하지 않은 메모리셀(이미 데이타가 라이트되어 있는 메모리셀)에 대응한 센스래치SLT에는 데이타“1”(이 단계에서는 임계값을 변화시키지 않는 것을 의미하고 있다)이 설정하지 않은 것을 명료하게 하기 위해 “-”로 나타냈지만, 실제로는 “1”로 된다. 또, 데이타반전회로WRW내의 전원전환단자VPC에는 최초에 Vcc(하이레벨)을 공급해 둔다.
이 상태에서, 도 5에 도시한 바와 같이 먼저 신호PC2B, PC1A를 상승시킨다(t1), 이것에 의해서 비선택측의 MATb에서는 데이타반전회로WRWb내의 MOSFET Qp1이 온되어 여러개의 메인데이타DLb가 기준전위(예를 들면 0.5V)로 프리차지된다. 한편, 선택측의 MATa에서는 데이타반전회로WRWa내의 MOSFET Qp2가 온됨과 동시에 MOSFET Qt2가 센스래치SLT의 유지데이타에 따라서 그것이 “1”일 때는 오프로 되기 때문에, 센스래치 SLT의 유지데이타가 “1”에 대응하는 메인데이타 DLa은 IV로 프리차지되고, 유지데이타가 “0”에 대응하는 메인데이타선DLa는 Vss(로우레벨)로 된다. 추가라이트를 실행하지 않은 메모리셀(이미 데이타가 라이트되어 있는 메모리셀)에 대응된다. 추가라이트를 실행하지 않은 메모리 셀(이미 데이타가 라이트되어 있는 메모리셀)에 대응한 센스래치SLT에는 데이타 “1”이 설정되어 있으므로, 대응하는 메인데이타선DLa는 모두 1V로 프리차지된다.
계속해서, 1개의 워드선 및 로컬드레인 선택신호SD 및 로컬소오스 선택신호 SS를 상승시켜서 메모리어레이내의 선택MOSFET Qs1을 온시킨다(도 5의 타이밍 t2).이것에 의해서 데이타 “0”이 이미 라이트되어 있는 메모리셀(낮은 임계값)은 온으로 되기 때문에 대응하는 메인데이타선DLa는 디스차지되어서 로우레벨로 된다. 한편, 기억데이타“1”인 메모리셀(높은 임계값)은 오프로 되기 때문에 대응하는 메인데이타선DLa는 하이레벨인 상태이다. 또, 미라이트(소거상태)의 메모리셀(높은 임계값)은 오프이므로 대응하는 메인데이타선DLa은 추가라이트데이타에 따라서 센스래치SLT의 유지데이타 “1”에 대응하는 메인데이타선DLa는 1V로 되고, 유지데이타가 “0”에 대응하는 메인데이타선DLa는 Vss로 된다.
다음에, 센스래치SLT의 전원전압SLP,SLN을 재설정(리세트)상태(SLP=SLN=0.5V)로 해서 유지데이타를 일단 소거(도 5의 타이밍 t3)한 후, 신호TR을 하이레벨로 하여 데이타선상의 전송MOSFET Qt1을 온시켜서 데이타선의 전위를 센스래치SLT로 전달(도 5의 타이밍t4)한 후, 센스래치SLT의 전원전압SLP, SLN을 순바이어스상태로 해서 데이타선의 전위를 증폭한다(도 5의 타이밍(t5). 도 6에는 상기 신호타이밍에 따랐을 때의 경우의 센스래치SLT의 입출력 노드와 메인데이타선DLa,DLb의 전위의 변화를 도시한다.
또한, 도 6에 있어서, DAi는 센스래치SLT의 MATa(우측매트)측의 입출력노드의 전위, Nb는 센스래치SLT의 MATb(우측매트)측의 입출력노드의 전위, GDLAi는 MATa측의 메인데이타선 DLa의 전위, GDLBi는 매트B측의 메인데이타선DLb의 전위이다. 또, 6a는 선택메모리셀의 현재의 상태가 라이트상태(낮은 임계값)에서 추가라이트에 의해 데이타의 라이트를 실행하지 않는 경우의 파형, 도 6c는 선택메모리셀의 현재의 상태가 소거상태(높은 임계값)에서 추가라이트에 의해 데이타의 라이트르 실행하는 경우의 파형이다.
그 후, 도 7에 도시한 바와 같이, 신호TR을 로우레벨로 해서 전송MASFET Qt1을 오프시켜 데이타선과 센스래치SLT를 차단한 상태에서 신호PC2A,PC3B를 상승시킨다(타이밍t6). 이것에 의해서 데이타반전회로WBWa내의 MOSFET Qp1이 온되어서 메인데이타선DLa,DLb가 각각 1V, 0.5V로 프리차지된다. 다음에 데이타반전회로WRWa내의 전원전환단자VPC를 Vss로 전환하고 나서 신호PCIA를 상승시킨다(도 7의 타이밍 t7).
그러면, 선택측에서는 데이타반전회로WRWa내의 MOSFET Qp2가 온됨과 동시에 MOSFET Qt2가 센스래치회로SLT의 유지데이타에 따라서 그것이 “1”일 때는 온되고, “0”일 때는 오프로 된다. 그 때문에, 센스래치SLT의 유지데이타 “1”에 대응하는 메인데이타선DLa는 Vss(로우레벨)로 디스차지되고, 유지데이타가 “0”에 대응하는 메인데이타선DLa은 1V(하이레벨)인 상태로 된다. 즉, 데이타레지스터(12)의 유지데이타를 반전한 상태가 선택측의 데이타선상에 나타난다.
다음에, 센스래치SLT의 전원전압SLP,SLN을 역재설정상태로 해서 유지데이타를 일단 소거(도 7의 타이밍t8)한 후, 신호TR을 하이레벨로 해서 데이타선상의 전송MOSFET Qt1을 온시켜서 데이타선의 전위를 센스래치SLT로 전달(도 7의 타이밍t9) 한 후, 센스래치SLT의 전원전압SLP,SLN을 순바이어스상태로 해서 데이타선의 전위를 증폭한다(도 7의 타이밍t9)한 후, 센스래치SLT의 전원전압SLP의 SLN을 순바이어스상태로 해서 데이터선의 전위를 증폭한다(도 7의 타이밍t10). 이것에 의해서 데이타레지스터(12)에는 전위를 증폭 한다(도 7의 타이밍t(10). 이것에 의해서 데이타레지스터(12)에는 라이트를 실행할 메모리셀에 대응한 센스래치SLT에만 “1”로 된 라이트기대값 데이타가 유지된다. 이 라이트기대값 데이타는 추가라이트데이타와 이미 라이트가 실행된 메모리셀의 기억데이타를 병렬로 반전시킨 것이지만 표1로부터 용이하게 이해된다.
실시예의 플래시메모리에서는 상기 라이트기대값 데이타를 데이타레지스터(12)에 유지한 채, 데이타선상의 전송MOSFET Qt1을 오프한 상태에서 선택워드선과 웰영역에 소거펄스를 인가해서 상기 섹터의 메모리셀을 모두 소거상태(높은 임계값)로 또는 의소거한다. 그 후, 데이타레지스터(12)에 유지되어 있는 상기 라이트기대값 데이타를 사용해서 유지데이타가 “1”인 데이타선만 3V와 같은 레벨로 프리차지해서 선택워드선에 -10V를 인가하는 것에 의해 원하는 추가라이트가 실행된다. 그 결과, 프리차지되지 않았던 데이타에 접속된 메모리셀은 임계값이 변화하지 않고 기억데이타는 “1”로 되고, 반대로 프리차지된 데이타에 접속된 메모리셀은 임계값이 저하되는 것에 의해 기억데이타는 “0”으로 된다.
또한, 상기 소거펄스인가시에 소거상였던 메모리셀의 임계값은 최저한 라이트검증전압을 초과하면 좋고 소거시간의 절약이 가능하다.
도 8에는 상기 신호타이밍에 따랐을 때의 센스래치SLT의 입출력 노드와 메인데이타선DLa, DLb의 전위의 변화를 도시한다. 또, 도 8a는 도 5의 동작종료시(타이밍t5)에 센스래치SLT의 매트A측의 입출력노드의 전위가 하이레벨이었던 경우의 그 후의 파형, 도 8b는 도 5의 동작종료시(타이밍t5)에 센스래치SLT의 매트A측의 입출력노드의 전위가 로우레벨이었던 경우의 그 후의 파형을 도시한 것이다.
도 9에는 각 메모리셀의 추가라이트전과 추가라이트후의 임계값의 변화상태를 도시한다. 도 9에 있어서, (A)는 라이트전의 상태가 「소거(기억데이타 “1”)」이고 추가라이트데이타가 “1”인 메모리셀의 변화를, (B)는 라이트전의 상태가 「소거(기억데이타 “1”)」이고 추가라이트데이타가 “0”인 메모리셀의 변화를, (C)는 라이트전의 상태가 「라이트(기억데이타 “0”)」이고 추가라이트가 없는 메모리셀의 임계값의 변화를 도시한 것이다. 도 9에 있어서, 완만하게 오른쪽으로 기울어지는 경사는 외란에 의한 임계값의 저하를 의미하고 있다. 또한, 도 9에서 점선으로 도시한 것은 초기 라이트도 추가라이트커맨드를 사용해서 실행한 경우의 임계값의 변화이다. 즉, 메모리셀의 일괄소거 직후의 라이트에 있어서도 외란이 발생하므로 추가라이트커맨드를 사용하는 라이트는 유용하다.
표 2에는 메모리셀이 상태(기억데이타)와 추가라이트데이타 및 라이트기대값 데이타의 관계를 도시한다. 표 2에 기재되어 있는 A, B, C는 도 9의 메모리셀의 임계값 변화와의 내용을 나타내는 것이다.
〔표 2〕
도 10에는 이 실시예의 추가라이트제어를 적용하는 것에 의해 각 메모리셀의 임계값의 변화 상태가 도시되어 있다. 도 10은 1섹터내의 메모리셀군의 임계값의 천이상태를 도시한 도면으로서, 횡축은 전압, 종축은 특정한 임계값 전암에 있는 메모리셀의 도수를 표시하고 있다. 이 도면에 있어서 임계값 전압의 제1 상태(소거상태, 논리상태 “1”)와 제2 상태(라이트상태, 논리상태 “0”)이 정의된다. 즉, 메모리셀의 기억상태를 결정하기 위한 메모리셀의 임계값 전압은 제1상태에서는 Vev이상으로 되고, 제2 상태는 Vss에서 Vpv의 범위로 도어 모두 1점의 전압이 아니라 소정의 폭을 갖는 것으로 된다. 이 실시예에 의하면 도 10의 (A-1), (B-1)에 도시한 바와 같이, 최초의 라이트시의 외란에 의해 점선으로 나타낸 바와 같이 임계값이 저하되어 버린 메모리셀의 임계값을 회복해주는 것이 가능하다. 상술한 경우에 있어서 상세하게 설명하지 않았지만, 1섹터를 일괄소거해서 그 중의 특정한 메모리셀군에 라이트를 실행하면 나머지 메모리셀은 처음부터 워드외란을 받는 것이다. 도 10에 있어서 (A-1), (A-2)는 동일 섹터내에서 임계값전압이 제1상태에 있는 미사용영역의 제1 메모리셀군(소거상태)에 라이트를 실행하지 않는 경우의 임계값의 변화 상태를, (B-1), (B-2)는 미사용영역과 마찬가지로 제1 메모리셀군에 라이트를 실행하지 경우의 임계값의 변화 상태를 도시한 것이다. 또, (C-1), (C-2)는 사용영역에 있는 임계값 전압이 제2 상태의 라이트상태의 제2 메모리셀군의 임계값의 변화 상태를 각각 도시한 것이다. 동일 도면에서 알 수 있는 바와 같이, 이 실시예에서는 라이트가 종료된 메모리셀도 일단 소거상태로 되고 나서 재차 라이트상태로 된다.
또한, 상기 실시예에서는 섹터를 사용영역과 미사용영역의 2개로 나눈 경우에 대해서 설명했지만, 그것에 한정되는 것이 아니라 상기 미사용영역을 여러개의 구획으로 분할해서 각 구획마다 추가라이트가 가능한 구성으로 해도 좋다.
또, 상기 실시예에서는 데이타라이트시에 일단 소거를 실행해서 임계값을 상승시킨 후에 라이트펄스에의해 임계값을 저하시키는 방식의 플래시메모리에 대해서 설명했지만, 소거동작에서 메모리셀의 임계값을 저하시킨 후 라이트펄스에 의해 임계값을 상승시키는 방식 등이어도 좋다.
도 1에 도시한 1칩에 형성된 제1 실시예의 플래시메모리는 상술한 추가라이트커맨드(제2 라이트커맨드) 이외에 적어도 도 13의 리드커맨드, 도 14의 소거 커맨드(1섹터의 메모리셀의 임계값 전압을 일괄해서 제1상태(소거상태)), 도 15의 라이트커맨드(제1 라이트커맨드)를 갖는다. 도 13~도 14의 수순을 나중에 상세하게 설명한다. 소거커맨드를 실행해서 1섹터내에서 임계값이 제2 상태에 있는 메모리셀군을 제1상태로 하는 데는 약 1ms의 시간을 필요로 한다. 라이트커맨드를 실행해서 임계값이 제1 상태에 있는 메모리셀군을 제2 상태로 하는데는 마찬가지로 약 1ms의 시간을 필요로 한다.
이상의 실시예에 의해 달성되는 본원의 작용효과는 하기와 같다. 먼저, 도 4의 추가라이트커맨드와 도 15의 라이트커맨드를 비교하면, 추가라이트커맨드는 스텝4~5(S4~5)의 수순이 특징으로 된다. 스텝4에 의해 최종 라이트데이타의 합성이 자동적으로 실행되게 되어 라이트시간이 절약되게 된다.
또, 임계값 전압의 전압방향을 특징적으로 결정하는 워드선으로의 인가전압으로 비교하면, 도 14의 소거커맨드에서는 +10V만이 약 1ms인가되는 스텝을 포함하고, 도 15의 라이트커맨드에서는 -10V를 인가되는 스텝을 포함한다. 이것에 대해서 도 4에서는 +10V에 연속해서 -10V를 인가하는 스텝을 갖는 것으로 특징지워진다. 또, 스텝5의 의소거에서 +10V를 인가하는 시간은 소거커맨드에서 +10V를 인가하는 시간보다 대폭으로 단축되는 것으로 특징지워진다.
외란을 회피하기 위해서 1섹터의 라이트데이타를 일단 SLT에 퇴피해서 메모리셀을 소거커맨드에 의해 완전히 일괄소거(약 1ms)한 후, SLT에 퇴피한 데이타와 새로운 라이트데이타로 합성된 최종 라이트데이타를 라이트커맨드에 의해 라이트(약 1ms)를 실행하는 방법에서는 합계 약 2ms이상의 시간을 필요로 한다. 이것에 대해서 소거법을 사용한 추가라이트커맨드를 사용하면 의소거(약 0.1ms)후 라이트(약 1ms)로 되므로, 약 1.1ms로 완료하고, 실질적인 라이트시간을 약 절반으로 할 수 있다. 또, 의소거에 의해 외란의 보상이 이루어져 워드외란이 완화되므로, 추가라이트커맨드에서는 실행에 앞서 소거커맨드를 실행해서 완전한 섹터소거를 하지 않아도 좋다. 즉, 종래의 라이트커맨드에서는 그 실행에 앞서 소거커맨드를 실행하지 않으면 안되는 제약이 있었다. 이것에 대해, 추가라이트커맨드에서는 워드외란이 대폭으로 완화되기 때문에 소거커맨드를 실행하지 않고 연속해서 실행할 수 있는 횟수를 대폭으로 증가시킬 수가 있다. 즉, 본원의 추가라이트커맨드는 소거커맨드를 실행하지 않고 약 15회 이상 연속해서 실행해도 동일 섹터내의 기억데이타가 보증된다. 소거-라이트를 15회 반복하면 30ms로 되는 것에 대해서 추가라이트커맨드 15회 연속해서 실행해서 1회 소거커맨드를 실행하면 17.5ms로 되고, 시스템 전체로서도 라이트시간이 절약된다.
실시예2
도 11에는 상기 라이트펄스에 의해 임계값을 상승시키는 방식의 메모리 어레이의 실시예를 도시한다.
이 실시예의 메모리어레이와 상기 실시예의 메모리어레이(도 2 참조)의 차이점은 선택MOSFET Qs1, Qs2가 없고 각 메모리셀MC1~MCn의 드레인이 직접 메인데이타선DL에 접속되어 있음과 동시에 각 메모리셀MC1~MCn의 소오스는 공통이 공통소오스선CSL에 접속되어 있는 점이고, 동일 열의 메모리셀은 서로 병렬적으로 접속되어 있는 점에서는 상기 실시예의 메모리어레이와 동일한다. 단, 이 실시예의 메모리어레이에서는 데이타라이트시와 소거시의 메모리셀의 임계값 전압의 정의가 도 2의 실시예와 반대이다. 특히 제한되지 않지만 도 11에 도시한 메모리어레이는 NOR형 플래시메모리라 불리는 것이 있다. 이 때, 특히 제한되지 않지만 플로팅게이트로의 전자의 주입(임계값전압을 저하시키고 라이트상태로 한다)에는 트랜지스터의 드레인로부터의 CHE(Channel Hot Electron)주입이 사용되고, 플로팅게이트로부터의 전자의 인출(임계값 전압을 저하시키고 소거 상태로 한다)에는 FN터널방출이 사용된다.
이 실시예에서는 표3에 나타낸 바와 같이, 데이타라이트시에는 컨트롤게이트CG에 10V와 같은 고전압이 인가되고 소오스에는 접지단위(0V)가 인가된다. 한편, 드레인에는 선택/비선택에 따라서 다른 전압이 인가된다. 즉, 선택메모리셀의 드레인에는 5V와 같은 전압이 인가되서 메모리셀은 온상태로 되고, 소오스-드레인간에 전류가 흘러 이 때 발생한 열전자가 플로게이트에 주입되서 메모리셀의 임계값이 상승된다. 또, 비선택메모리셀의 드레인에는 소오스와 동일한 0V가 인가되서 메모리셀의 소오스-드레인간에는 전류가 흐르지 않고 메모리셀의 임계값도 낮은 상태로 된다.
〔표 3〕
데이타의 소거시에는 컨트롤게이트CG에 -10V와 같은 부전압이 인가되고 드레인은 전압이 인가되지 않은 플로팅상태로 된다. 한편, 소오스에는 5V와 같은 정전압이 인가된다. 이것에 의해서 메모리셀의 폴로팅게이트에서 전자가 인출되어 메모리셀의 임계값이 낮아진다. 이 소거동작은 워드선을 공통으로 하는 섹터단위로 실행된다. 또한, 이 실시예의 메모리셀은 데이타리드시에는 컨트롤게이트에 5V, 소오스에 0V, 드레인에 1V가 인가되는 것에 의해서 임계값이 높은 메모리셀은 드레인전류가 흐르지 않고 임계값이 낮은 메모리셀은 드레인전류가 흘러서 데이타선의 프리차지레벨이 저하하는 것을 센스래치에서 검출하는 것에 의해 데이타의 리드가 실행된다.
이 실시예에 있어서도 상기 실시예와 동일한 추가라이트제어를 적용하는 것을 의해 도 12의 (A-1), (B-1)에 도시한 바와 같이, 최초의 라이트시의 외란에 의해 점선으로 도시한 바와 같이, 임계값이 상승해버린 메모리셀의 임계값을 회복해줄 수가 있다. 또한, 도 12에 있어서, (A-1)및(A-2)는 미사용영역의 메모리셀(소거상태)에 라이트를 실행하지 않는 경우의 임계값의 변화 상태를, (B-1) 및 (B-2)는 미사용영역의 메모리셀에 라이트를 실행하는 경우의 임계값의 변화 상태를, (C-1) 및 (C-2)는 사용영역에 있는 라이트상태의 메모리셀의 임계값의 변화 상태를 각각 도시한 것이다. 동일 도면에서 알 수 있는바와 같이, 이 실시예에서는 라이트가 종료된 메모리셀도 일단 소거상태로 되고 나서 재차 라이트 상태로 된다. 도 24에 도시되어 있는 바와 같이, 메모리셀의 임계값의 변화를 전압Vpv보다 약간 낮게하는 정도이어도 좋다.
이상, 본원의 실시예2를 사용해서 제1 상태와 제2 상태의 임계값전압의 고저를 반대로 해도 실시예1과 동일한 효과가 얻어진다.
실시예3
도 13~도 15에 본 발명의 다른 실시예를 도시한다. 이 실시예는 상기 실시예에 있어서의 추가라이트커맨드이나 라이트기대값 데이타기능을 플래시메모리에 부가하지 않고, 외부의 제어장치로부터이 일반적인 데이타리드커맨드, 소거커맨드 및 라이트커맨등 의해서 추가라이트를 실행하도록 한 것이다. 이 실시예를 적용할 수 있는 플래시메모리는 적어도 데이타리드커맨드, 소거커맨드, 라이트커맨드 및 개시커맨드를 해독해서 실행하는 시컨서를 구비하고 있다. 이중, 개시커맨드는 반드시 필요로 되는 것이 아니라 자동적으로 시작하도록 구성할 수가 있다.
즉, 불휘발성 메모리로서는 메모리어레이와 시컨서가 1칩상에 형성되고, 시컨서는 적어도 리드커맨드(도 13), 소거커맨드(도 14) 및 라이트커맨드(도 15)의 기본명령이 실행가능하게 되어 있다. 그리고, 실시예1에서 기술한 바와 같이 완전한 일괄소거와 상술한 의소거가 가능하도록 소거커맨드에서의 워드선의 전압 인가시간이나 실행스텝은 변경가능하게 할 수 있는 것으로 한다. 의소거전용으로 소거시간만이 다른 제2 소거커맨드를 마련해도 좋다. 또, 이 때 소거커맨드의 소거검증은 불필요하게 된다.
본원의 추가라이트커맨드는 상기 3개의 기본명령을 순차 연속해서 실행하는 마이크로커맨드로 되고, 그커맨드는 예를 들면 퍼스널컴터의 CPU에서 실행 할 수 있는 프로그램으로서 자기매체 등에 이해 배포가능하게 된다. 따라서, 이 경우의 시컨서는 메모리칩의 협의의 시컨서와 외부의 CPU가 일체로 된 것이다. 추가커맨드의 형태로서는 불휘발성 메모리 드라이버로서 추가프로그램으로 되거나 종종 컴퓨터의 OS에 조립되는 형식으로 된다. 따라서, 본원의 대상은 3개의 기본명령을 실행 할 수 있는 불휘발성 메모리칩과 그것이 접속되는 CPU를 갖는 컴퓨터시스템의 일부로 될 수 있다.
이하, 도 13~도 15에 따라서 본 실시예를 설명한다.
본 실시예에 있어서는 추가라이트를 하는 경우, 외부의 제어장치에서 플래시메모리에 대해서 먼저 데이타리드커맨드가 입력되고 계속해서 데이타를 추가라이트하고자 하는 위치에 상당하는 섹터어드레스가 입력된다. 플래시메모리는 데이타리드커맨드가 입력되면 메모리내부의 각 회로를 리드모드로 설정한다(도 13의 스텝 S11). 계속해서 어드레스가 입력되면 그 어드레스를 어드레스레지스터에 저장한다(스텝S12). 다음에 외부에서 개시커맨드가 입력되면 상기 어드레스레지스터에 저장된 어드레스의 데이타를 메모리어레이내에서 리드해서 외부로 출력한다. 외부의 제어장치는 플래시메모리에서 출력된 데이타를 외부의 메모리내의 소정의 퇴피에리어에 저장한다. 또, 외부제어장치는 상기 퇴피에리어에 저장된 리드데이타와 추가 라이트데이타로 라이트기대값 데이타를 작성해서 외부 메모리에 유지해 둔다.
다음에 외부 제어장치에서 플래시메모리에 대해서 소거명령과 섹터어드레스가 입력된다. 그러면, 플래시메모리는 메모리내부의 각 회로를 소거모드로 설정한 후, 입력된 어드레스를 어드레스레지스터에 저장한다(도 14의 스텝S21, S22). 계속해서 개시커맨드가 입력되면 상기 어드레스레지스터에 설정된 섹터어드레스에 대응하는 메모리셀에 대해서 소거상태 또는 의소거상태로 하기 위한 바이어스전압을 인가해서 임계값을 변화시킨다(스텝S23). 그 후, 검증리드를 실행해서 확실하게 데이타가 소거되었는지 확인하고 소거가 실행되지 않았을 때는 스텝S23으로 되돌아가서 재차 메모리셀에 대해서 소거펄스를 인가한다(스텝S24, S25). 또한, S23~S25의 소거검증은 통상의 소거시에 이용되고 의소거에서는 사용되지 않는다.
다음에, 외부 제어장치에서 플래시메모리에 대해서 라이트커맨드와 섹터어드레스 및 라이트기대값 데이타가 순차 입력된다. 그러면, 플래시메모리는 메모리내부의 각 회로를 라이트모드로 설정한 후, 입력된 어드레스를 어드레스레지스터에 저장하고 또 라이트기대값 데이타를 데이타레지스터에 저장한다(도 15의 스텝S31, S32, S33). 계속해서 개시커맨드가 입력되면 상기 어드레스레지스터에 설정된 섹터어드레스에 대응하는 메모리셀에 대해서 라이트펄스를 인가해서 임계값을 변화시킨다(스텝S34). 그 후, 검증리드를 실행해서 확실하게 대해서 라이트펄스를 인가한다
(스텝S35, S36).
이상, 리드커맨드, 소거커맨드 및 라이트커맨드의 3개의 기본명령의 조합에 의해 만든 마이크로 추가라이트명령에 대해서 설명했지만, 도 4의 실시예와 비교하면 리드데이타를 메모리칩 외부로 인출하기 위해 도 4의 스텝4에 대한 수순의 절약효과는 약해지지만, 워드외란을 회피하고 소거명령을 실행하지 않고 할 수 있는 추가라이트에 대해서는 실시예1과 동일한 효과를 기대할 수 있다.
도 16에는 본 발명의 또 다른 실시예를 도시한다. 도 1과 동일한 부호에 대해서는 그 상세한 설명은 생략한다. 이 실시예는 상기 실시예에 있어서의 퇴피에리어로 되는 레지스터(데이타 퇴피레지스터)(27)과 외부 제어장치가 실행하고 있는 라이트기대값 데이타의 연산을 실행하는 연산회로(추가라이트 대응연산회로)(28)을 플래시메모리 내부에 마련하도록 한 것이다. 이 실시예의 시컨서(22)는 외부의 제어장치에서 입력되는 추가라이트커맨드를 해독해서 상기 레지스터(27) 및 연산회로
(28)을 적당한 타이밍에서 제어해서 추가라이트를 실행시키는 기능을 갖도록 구성된다.
실시예4
도 17에는 상기 실시예의 플래시메모리의 응용예로서의 메모리카드의 구성을 도시한다. 메모리카드(100)은 여러개의 플래시메모리(10)과 이들의 리드 및 라이트를 제어하는 컨트롤러유닛(110)에 의해서 구성되어 있고, 컨트롤유닛(110)과 플래시메모리(10)은 카드내에 배치된 버스(도시 생략)에 의해서 접속되어 있고, 컨트롤유닛(110)에서 플래시메모리(10)에 대해서 상술한 추가라이트커맨드 이외의 커맨드나 섹터어드레스, 라이트어드레스, 라이트인에이블신호 등의 제어신호가 버스를 거쳐서 공급된다. (120)은 카드의 한쪽측을 따라서 마련된 신호입력이나 전원공급용의 단자겸 커넥터이다.
실시예1이나 실시예2에서는 플래시메모리의 메모리어레이와 명령을 실행하기 위한 커맨드시컨서가 1칩상에 마련된 불휘발성메모리에 대해서 설명했지만 그 실현방법은 도 17과 같이 카드형으로 할 수도 있다. 이 때, 중요한 것은 컨트롤러(110)가 적어도 도 4에서 도시한 추가라아트커맨드의 수순을 포함하는 불휘발성 메모리시스템을 구성하는 것이다.
메모리카드형태로 했을 때의 다른 실시형태로서는 컨트롤러(110)을 제거하고, 플래시메모리칩이 여러개 탑재된 메모리카드와 상기 메모리카드가 접속가능하게 되는 CPU를 포함하는 퍼스널컴퓨터의 형태로 취할 수 있다. 이경우에는 플래시메모리의 제어에 필요한 소거, 라이트 등의 모든 커맨드는 CPU의 프로그램으로서 포함되게 된다. 그리고, 그 커맨드에는 도 4의 추가라이트커맨드 또는 도 13~도 15의 기본명령을 조합한 매크로 추가라이트커맨드를 사용할 수가 있다.
이상 설명한 바와 같이, 상기 실시예에 있어서는 소정의 명령이 인가되어 지정 어드레스의 섹터의 기억데이타를 리드해서 레지스터의 퇴피시키고 난 후 상기 섹터의 일괄소거를 실행하고, 상기 퇴피된 데이타와 추가라이트하고자 하는 데이타로 실제의 최종 라이트데이타(라이트기대값 데이타)를 형성해서 라이트동작을 실행하도록 구성하였으므로, 추가라이트시에 워드선외란에 의한 메모리셀의 임계값의 변동이 회복되고 잘못된 데이타의 리드를 방지할 수 있다는 효과가 있다.
또, 선택섹터에서 리드된 데이타를 내부 레지스터에 유지한 상태에서 외부에서 추가라이트데이타가 입력되면 라인트기대값 데이타를 자동적으로 내부에 형성한 후 라이트동작을 실행하도록 구성하였으므로, 추가라이트라는 동작을 통상의 라이트보다 고속으로 실행할 수 있고, 또한 추가라이트에 있어서의 소프트웨어의 부담을 경감할 수 있다는 효과가 있다.
그 결과, 실시예의 플래시메모리에 의하면 도 22에 도시한 바와 같이, 동일섹터내의 OS정보나 섹터관리정보등 일반 사용자에게 개방되어 있지 않은 시스템영역과 일반 사용자가 자유롭게 라이트를 할 수 있는 사용자영역을 혼재해서 마련할 수 있고, 이것에 의해서 메모리의 유효이용을 도모할 수 있다. 이와같은 기억방식의 플래시메모리는 시스템영역에 소정의 데이타가 라이트되고 사용자영역은 미라이트의 상태에서 사용자에게 제공되며 사용자가 라이트를 설명할때는 추가라이트라는 동작으로 실행할 수 있기 때문이다. 또한 도 22에 있어서의 관리테이타로서는 예를 들면 패리티코드나 에러정정부호, 상기 섹터의 리라이트횟수 등이 섹터가 불량비트를 포함하는지 아닌지의 정보, 상기 섹터를 여러개의 구획으로 분할해서 각 구획마다 추가라이트를 할 수 있는 구성으로 한 경우에 있어서의 구획의 사용/미사용을 도시한 구획관리정보 등이 있다.
이상, 본 발명자에 의해서 이루어진 발명을 실시예에 따라 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것이 아니라 그 요지를 이탈하지 않는 범위에서 여러 가지 변경가능한 것은 물론이다. 예를 들면, 상기 실시예에서는 메모리어레이를 2개의 매트의 의해서 구성한 경우에 대해서 설명했지만, 본 발명은 그것에 한정되지 않고 짝수개의 매트로 분할한 경우는 물론 1개의 매트로 구성되어 있는 경우에도 적용할 수가 있다.
이상의 설명에서는 주로 본 발명자에 의해서 이루어진 발명을 그 배경으로 된 이용분야인 이괄소거형플래시메모리에 적용한 경우에 대해서 설명했지만, 본 발명은 그것에 한정되는 것이 아니라 FAMOS를 기억소자로 하는 불휘발성 기억장치 일반 또는 여러개의 임계값을 메모리셀을 구비한 반도체장치에 널리 이용할 수 있다.
본원에 있어서는 개시되는 발명중 대표적인 것에 의해서 얻어진 효과를 간단히 설명하면 하기와 같다.
즉, 본 발명은 불휘발성 반도체기억장치에 있어서의 워드선외란에 의한 메모리셀의 임계값의 변동을 회복하고, 잘못된 데이타의 리드를 방지할 수 있음과 동시에 추가라이트라는 동작을 통상의 라이트보다 고속으로 실행할 수 있고, 또한 추가라이트에 있어서의 소프트웨어의 부담을 경감할 수가 있다.

Claims (26)

  1. 임계값전압의 제1 상태와 제2 상태에 의해 정보를 기억하는 여러개의 메모리셀과 상기 여러개의 메모리셀의 컨트롤게이트에 접속되는 워드선을 갖는 메모리어레이 및 커맨드입력단자를 갖고 상기 커맨드입력단에 입력되는 명령에 따라서 상기 여러개의 메모리셀의 소거 및 라이트의 수순을 제어하는 시퀜서를 구비하고, 상기 시퀜서가 받는 상기 명령에는 상기 여러개의 메모리셀의 임계값 전압을 일괄해서 제1 상태로 하는 소거커맨드와 상기 여러개의 메모리셀중 임계값 전압이 제1 상태에 있는 메모리셀의 적어도 1개를 선택적으로 제2 상태로 하는 추가라이트커맨드가 있고, 상기 추가라이트커맨드는 상기 소거커맨드를 실행하지 않고 여러회 연속해서 실행할 수 있는 것임을 특징으로 하는 불휘발성 메모리시스템
  2. 제1 항에 있어서, 상기 메모리어레이는 상기 여러개의 메모리셀의 드레인의 각각에 결합되는 여러개의 데이타선과 상기 여러개의 데이타선에 결합되는 입출력단자를 더 구비하고, 상기 여러개의 메모리셀은 임계값 전압이 제1 상태에 있는 제1 메모리셀군과 임계값 전압이 제2 상태에 있는 제2 메모리셀군을 갖고, 상기 시퀜서는 상기 명령으로서 추가라이트명령이 입력되면 상기 여러개의 메모리셀의 임계값 전압을 상기 제2 상태에서 상기 제1 상태의 전압방향으로 일괄해서 변화시키는 제1 스텝과 상기 제1 메모리셀군중 상기 입출력단자에서 입력되는 데이터에 의해서 선택된 메모리셀의 임계값 전압을 상기 제2 상태로 함과 동시에 상기 제2 메모리셀군의 임계값 전압을 제2 상태로 하는 제2 스텝을 실행하는 것을 특징으로 하는 불휘발성 메모리시스템.
  3. 제2항에 있어서, 상기 제1 스텝에 있어서 상기 제2 메모리셀군의 임계값 전압은 상기 제1 상태와 상기 제2 상태 사이로 되는 것을 특징으로 하는 불휘발성 메모리시스템.
  4. 제2항에 있어서, 상기 시퀜서는 상기 소거커맨드가 입력되면 상기 워드선에 제1 전압을 인가함과 동시에 상기 여러개의 메모리셀의 소오스에 제2 전압이 인가도록 설정하고, 상기 제1 스텝에서는 상기 워드선에 상기 제1 전압을 인가함과 동시에 상기 여러개의 메모리셀의 소오스에 상기 제2 전압이 인가되도록 설정하고, 상기 제2 스텝에서는 상기 워드선에 제3 전압을 인가함과 동시에 상기 선택된 상기 제1 메모리셀군 및 상기 메모리셀의 소오스에 선택적으로 제4 전압이 인가되도록 설정하고, 상기 제1 스텝의 상기 워드선에 상기 제1 전압이 인가되는 시간은 상기 소거커맨드에 의해 상기 워드선에 상기 제1 전압이 인가되는 시간보다 짧은 것을 특징으로 하는 불휘발성 메모리시스템.
  5. 제 1항에 있어서, 상기 메모리어레이는 상기 여러개의 메모리셀의 드레인의 각각에 결합되는 여러개의 데이터선, 상기 여러개의 데이터선의 각각에 결합되는 여러개의 센스래치회로 및 상기 여러개의 데이터선에 결합되는 입출력단자를 더 구비하고, 상기 여러개의 메모리셀은 임계값 전압이 제1 상태에 있는 제1 메모리셀군과 임계값 전압이 제2 상태에 있는 제2 메모리셀군을 갖고, 상기 여러개의 메모리셀은 임계값 전압이 제1 상태에 있는 제1 메모리셀군과 임계값 전압이 제2 상태에 있는 제2 메모리셀군을 갖고, 상기 시컨서는 상기 추가라이트커맨드가 입력된 후, 상기 여러개의 센스래치회로의 각각에 상기 입출력단자에서 입력된 라이트데이타가 유지되는 제1 스텝, 상기 제1 스텝후에 상기 여러개의 메모리셀에 기억된 정보를 대응하는 데이터선상에 리드함과 동시에 상기 센스래치회로에 유지된 상기 라이트데이타와의 연산을 실행하고 최종 라이트데이타를 상기 센스래치회로에 재차 유지하는 제2스텝, 상기 여러개의 메모리셀의 임계값전압을 상기 제2 상태에서 상기 제1 상태의 전압방향으로 일괄소거해서 변화시키는 제3 스텝 및 상기 여러개의 메모리셀중 상기 데이터래치회로의 상기 최종 라이트데이타에 의해서 선택된 메모리셀과 임계값전압을 제2 상태로 하는 제4 스텝을 포함하는 것을 특징으로 하는 불휘발성 메모리시스템.
  6. 제 5항에 있어서, 상기 제3 스텝에 있어서 상기 제2 메모리셀군의 임계값 전압은 상기 제1 상태와 상기 제2 상태 사이로 되는 것을 특징으로 하는 불휘발성 메모리시스템.
  7. 임계값 전압의 제1 상태와 제2 상태 의해 정보를 기억하는 여러개의 메모리셀과 상기 여러개의 메모리셀의 컨트롤게이트에 접속되는 워드선을 갖는 메로리어레이 및 커맨드입력단자를 갖고, 상기 커맨드입력단자에 입력되는 명령에 따라서 상기 여러개의 메로리셀의 소거 및 라이트의 수순을 제어하는 시컨서를 구비하고, 상기 시컨서가 받는 상기 명령에는 상기 여러개의 메모리셀의 임계값 전압을 일괄해서 제1 상태로 하는 소거커맨드와 상기 여러개의 메모리셀중 임계값 전압이 제1 상태에 있는 메모리셀의 적어도 1개를 선택적으로 제2상태로 하는 추가라이트커맨드가 있고, 상기 여러개의 메모리셀중 임계값 전압이 제1 상태메모리셀을 제1메모리군으로 하고, 임계값 전압이 제2 상태의 메모리셀을 제2 메모리셀군으로 할 때, 상기 추가라이트커맨드는 상기 제2 메모리셀군의 메모리셀의 임계값 전압을 상기 제1 상태와 상기 제2 상태 사이로 하는 제1 스텝을 실행한 후, 상기 제1 메모리셀군의 적어도 1개를 선택적으로 제2 상태로 함과 동시에 상기 제2 메모리셀군의 메모리셀을 상기 제2 상태로 하는 제2 스텝을 실행하는 것을 특징으로 하는 불휘발성 메모리.
  8. 제7항에 있어서, 상기 제1 스텝에 있어서 상기 제2 메모리셀군의 메모리셀의 임계값전압을 상기 제1 상태와 제2 상태 사이로 하는 것과 병행해서 상기 제1 메모리셀은 상기 제2 상태에서 제1 상태의 전압방향으로 그의 임계값 전압이 변화되는 것을 특징으로 하는 불휘발성 메모리시스템.
  9. 임계값 전압의 제1 상태와 제2 상태에 의해 정보를 기억하는 여러개의 메모리셀과 상기 여러개의 메모리셀의 컨트롤게이트에 접속되는 워드선을 갖는 메모리어레이 및 커맨드입력단자를 갖고, 상기 커맨드입력단자에 입력되는 명령에 따라서 상기 여러개의 메모리셀의 소거 및 라이트의 수순을 제어하는 시컨서를 구비하고, 상기 시컨서가 받는 상기 명령에는 상기 여러개의 메모리셀과 임계값 전압을 일괄해서 상기 제1 상태로 하기 위해 상기 워드선에 제1 전압을 인가하는 수순을 포함하는 소거커맨드, 상기 여러개의 메모리셀에 포함되는 선택된 제1 메로리셀군의 임계값 전압을 상기 제2 상태로 하기 위해 상기 워드선에 제2 전압을 인가하는 수순을 포함하는 제1 라이트커맨드가 및 상기 여러개의 메모리셀의 임계값 전압을 상기 제2 상태에서 상기 제1 상태의 전압방향으로 변화시키기 위해 상기 제1 전압을 인가한 후, 상기 여러개의 메모리셀에 포함되는 선택된 제2 메모리셀군의 임계값 전압을 상기 제2 상태로 하기 위해 상기 워드선에 상기 제2 전압을 인가하는 수순을 포함하는 제2 라이트커맨드가 포함되는 것을 특징으로 하는 불휘발성 메모리시스템.
  10. 제 9항에 있어서, 상기 소거커맨드에 있어서 상기 제1 전압이 인가되는 시간은 상기 제2 라이트커맨드에 있어서 상기 제1 전압이 인가되는 시간보다 짧은 것을 특징으로 하는 불휘발성 메모리시스템.
  11. 제10항에 있어서, 상기 제1 커맨드가 실행되고 상기 워드선에 상기 제1 전압이 인가될 때, 상기 제1 메모리셀군의 나머지의 메모리셀의 임계값은 상기 제1 상태에서 상기 제2 상태의 전압방향으로 변화를 받는 것을 특징으로 하는 불휘발성 메모리시스템.
  12. 제 9항에 있어서, 소거커맨드를 실행하지 않고 상기 제2라이트커맨드를 연속해서 실행할수 있는 횟수는 상기 제1 라이트커맨드를 연속해서 실행할 수 있는 횟수보다 큰 것을 특징으로 하는 불휘발성 메모리시스템.
  13. 제 1항에 있어서, 상기 메모리어레이 및 상기 시퀜서가 1개의 반도체기판상에 형성된 반도체디바이스인 것을 특징으로 하는 불휘발성 메모리시스템.
  14. 제 7항에 있어서, 상기 메모리어레이 및 상기 시퀜서가 1개의 반도체기판상에 형성된 반도체디바이스인 것을 특징으로 하는 불휘발성 메모리시스템
  15. 제 9항에 있어서, 상기 메모리어레이 및 상기 시퀜서가 1개의 반도체기판상에 형성된 반도체디바이스인 것을 특징으로 하는 불휘발성 메모리시스템.
  16. 제 1항에 있어서, 상기 메모리어레이가 1칩에 형성된 메모리칩이고, 상기 시퀜서가 1칩에 형성된 컨트롤칩에 포함되고, 상기 불휘발성 메모리시스템은 상기 메모리칩이 여러개 상기 컨트롤러칩에 포함되는 메모리카드인 것을 특징으로 하는 불휘발성 메모리시스템.
  17. 제 7항에 있어서, 상기 메모리어레이가 1칩에 형성된 메모리칩이고, 상기 시퀜서가 1칩에 형성된 컨트롤러칩에 포함되고, 상기 불휘발성 메모리시스템은 상기 메모리칩은 여러개 상기 컨트롤러칩에 포함되는 메모리 카드인 것을 특징으로 하는 불휘발성 메모리시스템.
  18. 제 9항에 있어서, 상기 메모리어레이가 1칩에 형성된 메모리칩이고, 상기 시퀜서가 1칩에 형성된 컨트롤러칩에 포함되고, 상기 불휘발성 메모리시스템은 상기 메모리칩이 여러개 상기 컨트롤러칩에 포함되는 메모리 카드인 것을 특징으로 하는 불휘발성 메모리시스템.
  19. 제1항에 있어서, 상기 시퀜서는 상기명령에 대응하는 실행수순과 조건을 유지하는 메모리를 갖는 것을 특징으로 하는 불휘발성 메모리시스템.
  20. 제 7항에 있어서, 상기 시퀜서는 상기 명령에 대응하는 실행수순과 조건을 유지하는 메모리를 갖는 것을 특징으로 하는 불휘발성 메모리시스템.
  21. 제 9항에 있어서, 상기 시퀜서는 상기 명령에 대응하는 실행수순과 조건을 유지하는 메모리를 갖는 것은 특징으로 하는 불휘발성 메모리시스템.
  22. 1개의 트랜지스터로 이루어지고 정보를 임계값 전압으로서 기억하는 여러개의 메모리셀과 커맨드가 공급되는 단자를 갖고, 상기 단자에 공급된 커맨드에 따라서 상기 여러개의 메모리셀을 소거상태 및 라이트상태로 하기 위한 동작을 제어하는 시컨서를 갖고, 상기 커맨드중의 1개의 커맨드에 의해서 상기 시퀜서는 상기 여러개의 메모리셀의 임계값 전압을 일괄해서 소정상태로 하기 위한 제어와 상기 1개의 커맨드가 공급되기 전에 라이트상태였던 메모리셀 및 상기 1개의 커맨드가 공급된 후에 상기 여러개의 메모리셀중의 선택된 적어도 1개의 메모리셀에 대한 라이트동작의 제어를 실행하는 1개의 반도체칩상에 형성된 것을 특징으로 하는 불휘발성 메모리.
  23. 제22항에 있어서, 상기 여러개의 메모리셀의 각각은 대응하는 워드선에 접속되는 것을 특징으로 하는 불휘발성 메모리.
  24. 제23항에 있어서, 데이터레지스터를 더 갖고 상기 1개의 커맨드가 공급된 후 상기 데이터레지스터는 선택된 워드선에 결합된 여러개의 메모리셀에서 리드된 데이터 및 상기 선택된 적어도 1개의 메모리셀에 라이트 될 데이터에 따라서 상기 선택된 워드선에 결합된 여러개이 메모리셀로의 라이트기대값 데이터가 저장되는 것을 특징으로 하는 불휘발성 메모리.
  25. 제24항에 있어서, 상기 여러개의 메모리셀의 각각은 임계값 전압이 제1 영역에 있을 때 소거상태로 되고 제2 영역내에 있을 때 라이트상태로 되며, 상기 1개의 커맨드가 공급되는 것에 의해서 상기 1개의 커맨드가 공급되기 전에 라이트상태였던 메모리셀의 임계값전압은 상기 제1 영역과 상기 제2 영역 사이로 되는 것을 특징으로 하는 불휘발성 메모리
  26. 제24항에 있어서, 상기 여러개의 메모리셀의 각각은 임계값 전압이 제1영역에 있을 때 소거상태로 되고 제2 영역내에 있을 때 라이트상태로 되며, 상기 1개의 커맨드가 공급되는 것에 의해서 선택된 메모리셀의 임계값전압은 상기 제1 영역으로 되는 것을 특징으로 하는 불휘발성 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970031045A 1996-07-09 1997-07-04 불휘발성메모리시스템및반도체기억장치 KR100479632B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP96-178965 1996-07-09
JP17896596 1996-07-09
JP97-126793 1997-05-16
JP12679397A JP3976839B2 (ja) 1996-07-09 1997-05-16 不揮発性メモリシステムおよび不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
KR980011503A true KR980011503A (ko) 1998-04-30
KR100479632B1 KR100479632B1 (ko) 2005-07-28

Family

ID=26462918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970031045A KR100479632B1 (ko) 1996-07-09 1997-07-04 불휘발성메모리시스템및반도체기억장치

Country Status (4)

Country Link
US (16) US5867428A (ko)
JP (1) JP3976839B2 (ko)
KR (1) KR100479632B1 (ko)
TW (1) TW343307B (ko)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478172B1 (ko) * 1995-01-31 2005-03-23 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
JP3976839B2 (ja) 1996-07-09 2007-09-19 株式会社ルネサステクノロジ 不揮発性メモリシステムおよび不揮発性半導体メモリ
FR2768846B1 (fr) * 1997-09-19 1999-12-24 Sgs Thomson Microelectronics Procede et circuit de generation de la tension de programmation et d'effacement dans une memoire non volatile
GB2339044B (en) * 1998-03-02 2003-06-04 Lexar Media Inc Flash memory card with enhanced operating mode detection and user-friendly interfacing system
WO1999065036A1 (en) * 1998-06-12 1999-12-16 Macronix International Co., Ltd. Channel fn program/erase recovery scheme
JP3999900B2 (ja) 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
KR100296329B1 (ko) 1998-10-29 2001-08-07 박종섭 플래쉬 메모리 장치의 소거 방법 및 리커버리용기판 전압공급 회로
US6901457B1 (en) 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
JP4036552B2 (ja) * 1998-12-17 2008-01-23 富士通株式会社 不揮発性半導体記憶装置
JP2001319486A (ja) * 2000-05-12 2001-11-16 Mitsubishi Electric Corp 不揮発性半導体記憶装置
EP1174881A1 (en) * 2000-06-22 2002-01-23 STMicroelectronics S.r.l. Integrated circuit for memory card and memory card using the circuit
JP4819215B2 (ja) * 2000-07-24 2011-11-24 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
US7155559B1 (en) * 2000-08-25 2006-12-26 Lexar Media, Inc. Flash memory architecture with separate storage of overhead and user data
US6772274B1 (en) 2000-09-13 2004-08-03 Lexar Media, Inc. Flash memory system and method implementing LBA to PBA correlation within flash memory array
JP4055103B2 (ja) * 2000-10-02 2008-03-05 株式会社ルネサステクノロジ 不揮発性メモリおよびそれを内蔵した半導体集積回路並びに不揮発性メモリの書込み方法
JP3963420B2 (ja) * 2000-11-15 2007-08-22 株式会社東芝 半導体記憶装置
US6556481B1 (en) 2001-02-21 2003-04-29 Aplus Flash Technology, Inc. 3-step write operation nonvolatile semiconductor one-transistor, nor-type flash EEPROM memory cell
US6620682B1 (en) * 2001-02-27 2003-09-16 Aplus Flash Technology, Inc. Set of three level concurrent word line bias conditions for a nor type flash memory array
JP2002269065A (ja) * 2001-03-08 2002-09-20 Mitsubishi Electric Corp プログラム可能な不揮発性メモリを内蔵したマイクロコンピュータ
US6522580B2 (en) * 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
JP2003030993A (ja) 2001-07-17 2003-01-31 Toshiba Corp 半導体記憶装置
US6614695B2 (en) * 2001-08-24 2003-09-02 Micron Technology, Inc. Non-volatile memory with block erase
KR100466980B1 (ko) * 2002-01-15 2005-01-24 삼성전자주식회사 낸드 플래시 메모리 장치
US7533214B2 (en) 2002-02-27 2009-05-12 Microsoft Corporation Open architecture flash driver
US6901499B2 (en) 2002-02-27 2005-05-31 Microsoft Corp. System and method for tracking data stored in a flash memory device
JP2003257187A (ja) * 2002-02-28 2003-09-12 Hitachi Ltd 不揮発性メモリ、ｉｃカード及びデータ処理装置
US6862223B1 (en) * 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
JP4248269B2 (ja) * 2003-02-21 2009-04-02 パナソニック株式会社 半導体不揮発性記憶装置
JP2005011151A (ja) 2003-06-20 2005-01-13 Renesas Technology Corp メモリカード
US7151692B2 (en) * 2004-01-27 2006-12-19 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US7568134B1 (en) * 2004-02-02 2009-07-28 Advanced Micro Devices, Inc. Method of exhaustively testing an embedded ROM using generated ATPG test patterns
US7177200B2 (en) * 2004-02-10 2007-02-13 Msystems Ltd. Two-phase programming of a flash memory
US6963508B1 (en) * 2004-04-22 2005-11-08 Fuja Shone Operation method for non-volatile memory
US7209390B2 (en) * 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
US7133313B2 (en) * 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
US7164603B2 (en) * 2004-04-26 2007-01-16 Yen-Hao Shih Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory
US7075828B2 (en) * 2004-04-26 2006-07-11 Macronix International Co., Intl. Operation scheme with charge balancing erase for charge trapping non-volatile memory
US7613868B2 (en) * 2004-06-09 2009-11-03 Headway Technologies, Inc. Method and system for optimizing the number of word line segments in a segmented MRAM array
US7190614B2 (en) * 2004-06-17 2007-03-13 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US20060044926A1 (en) * 2004-08-27 2006-03-02 Nokia Corporation Method and system for accessing performance parameters in memory devices
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
US20060140007A1 (en) * 2004-12-29 2006-06-29 Raul-Adrian Cernea Non-volatile memory and method with shared processing for an aggregate of read/write circuits
US7196928B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7196946B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling in non-volatile storage
US7187585B2 (en) * 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US9384818B2 (en) 2005-04-21 2016-07-05 Violin Memory Memory power management
US9286198B2 (en) 2005-04-21 2016-03-15 Violin Memory Method and system for storage of data in non-volatile media
US8200887B2 (en) 2007-03-29 2012-06-12 Violin Memory, Inc. Memory management system and method
US8452929B2 (en) * 2005-04-21 2013-05-28 Violin Memory Inc. Method and system for storage of data in non-volatile media
US7227783B2 (en) * 2005-04-28 2007-06-05 Freescale Semiconductor, Inc. Memory structure and method of programming
US7602009B2 (en) * 2005-06-16 2009-10-13 Micron Technology, Inc. Erasable non-volatile memory device using hole trapping in high-K dielectrics
US7233528B2 (en) * 2005-07-25 2007-06-19 Atmel Corporation Reduction of programming time in electrically programmable devices
JP4301227B2 (ja) * 2005-09-15 2009-07-22 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器並びにコンデンサー
JP2007149291A (ja) * 2005-11-30 2007-06-14 Sharp Corp 不揮発性半導体記憶装置及び書き込み方法
US7242622B2 (en) * 2005-12-06 2007-07-10 Macronix International Co., Ltd. Methods to resolve hard-to-erase condition in charge trapping non-volatile memory
JP4761959B2 (ja) * 2005-12-26 2011-08-31 株式会社東芝 半導体集積回路装置
US7586795B2 (en) * 2006-03-20 2009-09-08 Cypress Semiconductor Corporation Variable reference voltage circuit for non-volatile memory
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
US8028186B2 (en) * 2006-10-23 2011-09-27 Violin Memory, Inc. Skew management in an interconnection system
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
WO2008068747A2 (en) 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
US8151166B2 (en) * 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
KR101364443B1 (ko) * 2007-01-31 2014-02-17 삼성전자주식회사 메모리 시스템, 이 시스템을 위한 메모리 제어기와 메모리,이 시스템의 신호 구성 방법
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
US9632870B2 (en) 2007-03-29 2017-04-25 Violin Memory, Inc. Memory system with multiple striping of raid groups and method for performing the same
US11010076B2 (en) 2007-03-29 2021-05-18 Violin Systems Llc Memory system with multiple striping of raid groups and method for performing the same
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US8429493B2 (en) * 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
JP4496238B2 (ja) 2007-06-04 2010-07-07 株式会社東芝 不揮発性メモリ装置
US8259497B2 (en) * 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) * 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) * 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8938655B2 (en) * 2007-12-20 2015-01-20 Spansion Llc Extending flash memory data retension via rewrite refresh
TWI384488B (zh) * 2007-12-24 2013-02-01 Skymedi Corp Nonvolatile storage device and its data writing method
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
JP5010505B2 (ja) 2008-03-01 2012-08-29 株式会社東芝 メモリシステム
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US7835203B2 (en) * 2008-03-12 2010-11-16 Macronix International Co., Ltd Programming method and memory device using the same
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8131915B1 (en) * 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
KR101378602B1 (ko) * 2008-05-13 2014-03-25 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) * 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
JP2010224806A (ja) 2009-03-23 2010-10-07 Toshiba Corp コントローラ及び半導体記憶装置
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
WO2010144587A2 (en) 2009-06-12 2010-12-16 Violin Memory, Inc. Memory system having persistent garbage collection
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
KR20120028146A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 입출력 경로 스왑을 지원하는 메모리 시스템
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8773904B2 (en) 2011-12-28 2014-07-08 Apple Inc. Optimized threshold search in analog memory cells
US10521339B2 (en) * 2013-02-28 2019-12-31 Technion Research And Development Foundation Ltd. Retired page utilization (RPU) for improved write capacity of solid state drives
US9202768B2 (en) * 2013-03-07 2015-12-01 Kabushiki Kaisha Toshiba Semiconductor module
US9646705B2 (en) 2013-06-12 2017-05-09 Samsung Electronics Co., Ltd. Memory systems including nonvolatile memory devices and dynamic access methods thereof
US9612773B2 (en) * 2013-11-21 2017-04-04 Samsung Electronics Co., Ltd. User device having a host flash translation layer (FTL), a method for transferring an erase count thereof, a method for transferring reprogram information thereof, and a method for transferring a page offset of an open block thereof
JP2015204126A (ja) 2014-04-16 2015-11-16 株式会社東芝 半導体記憶装置
US9230663B1 (en) * 2014-08-29 2016-01-05 Sandisk Technologies Inc. Programming memory with reduced short-term charge loss
KR20170026831A (ko) * 2015-08-28 2017-03-09 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 그리고 데이터 저장 장치의 동작 방법.
US9633738B1 (en) * 2016-06-28 2017-04-25 Sandisk Technologies Llc Accelerated physical secure erase
JP2019053805A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 メモリシステム
US11147744B1 (en) * 2020-07-13 2021-10-19 Lawrence Duong Device attaching handles and toys to a baby bottle for developing dexterity
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2515703B2 (ja) 1985-10-25 1996-07-10 株式会社日立製作所 Ｅｅｐｒｏｍ装置
US5303198A (en) * 1990-09-28 1994-04-12 Fuji Photo Film Co., Ltd. Method of recording data in memory card having EEPROM and memory card system using the same
JP3017524B2 (ja) 1990-10-09 2000-03-13 富士写真フイルム株式会社 Ｉｃメモリカードにおけるデータ記録方法およびｉｃメモリカードシステム
JP2800502B2 (ja) * 1991-10-15 1998-09-21 日本電気株式会社 半導体メモリ装置
US5297029A (en) 1991-12-19 1994-03-22 Kabushiki Kaisha Toshiba Semiconductor memory device
US5327383A (en) * 1992-04-21 1994-07-05 Intel Corporation Method and circuitry for erasing a nonvolatile semiconductor memory incorporating row redundancy
US5347489A (en) * 1992-04-21 1994-09-13 Intel Corporation Method and circuitry for preconditioning shorted rows in a nonvolatile semiconductor memory incorporating row redundancy
JP2647312B2 (ja) 1992-09-11 1997-08-27 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性半導体記憶装置
US5509134A (en) * 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
JPH07143214A (ja) * 1993-11-19 1995-06-02 Sony Corp 携帯用電話機
JPH07169288A (ja) 1993-12-13 1995-07-04 Hitachi Ltd 一括消去型不揮発性記憶装置
US5541886A (en) * 1994-12-27 1996-07-30 Intel Corporation Method and apparatus for storing control information in multi-bit non-volatile memory arrays
KR100478172B1 (ko) * 1995-01-31 2005-03-23 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
JP3807745B2 (ja) * 1995-06-14 2006-08-09 株式会社ルネサステクノロジ 半導体メモリ、メモリデバイス及びメモリカード
US5619453A (en) * 1995-07-28 1997-04-08 Micron Quantum Devices, Inc. Memory system having programmable flow control register
JP3976839B2 (ja) * 1996-07-09 2007-09-19 株式会社ルネサステクノロジ 不揮発性メモリシステムおよび不揮発性半導体メモリ
US6335878B1 (en) * 1998-07-28 2002-01-01 Hitachi, Ltd. Non-volatile multi-level semiconductor flash memory device and method of driving same
US6134148A (en) * 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
TW407234B (en) * 1997-03-31 2000-10-01 Hitachi Ltd Semiconductor memory device, non-volatile semiconductor memory device and data reading method thereof
TW389910B (en) * 1997-07-03 2000-05-11 Seiko Epson Corp Programmable nonvolatile memory apparatus and microcomputer using the same
US6102963A (en) * 1997-12-29 2000-08-15 Vantis Corporation Electrically erasable and reprogrammable, nonvolatile integrated storage device with in-system programming and verification (ISPAV) capabilities for supporting in-system reconfiguring of PLD's
US6333871B1 (en) * 1998-02-16 2001-12-25 Hitachi, Ltd. Nonvolatile semiconductor memory including a controller for providing an improved reprogram operation
KR100338772B1 (ko) * 2000-03-10 2002-05-31 윤종용 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
US6620682B1 (en) * 2001-02-27 2003-09-16 Aplus Flash Technology, Inc. Set of three level concurrent word line bias conditions for a nor type flash memory array
JP3979486B2 (ja) * 2001-09-12 2007-09-19 株式会社ルネサステクノロジ 不揮発性記憶装置およびデータ格納方法
US6839826B2 (en) * 2002-02-06 2005-01-04 Sandisk Corporation Memory device with pointer structure to map logical to physical addresses
JP4225749B2 (ja) * 2002-08-07 2009-02-18 株式会社ルネサステクノロジ 半導体記憶装置
JP3724578B2 (ja) * 2003-07-18 2005-12-07 セイコーエプソン株式会社 半導体装置及びその制御方法
US7283398B1 (en) * 2004-05-04 2007-10-16 Spansion Llc Method for minimizing false detection of states in flash memory devices
US7307896B2 (en) * 2005-03-11 2007-12-11 Micron Technology, Inc. Detection of row-to-row shorts and other row decode defects in memory devices
JP2008084485A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 不揮発性半導体記憶装置及びデータ読出方法
JP4147495B2 (ja) 2008-03-21 2008-09-10 富士通株式会社 通信装置

Also Published As

Publication number Publication date
JPH1079197A (ja) 1998-03-24
US7072222B2 (en) 2006-07-04
US7697345B2 (en) 2010-04-13
US20040114434A1 (en) 2004-06-17
TW343307B (en) 1998-10-21
US6392932B1 (en) 2002-05-21
US20060268610A1 (en) 2006-11-30
US7145805B2 (en) 2006-12-05
KR100479632B1 (ko) 2005-07-28
US6567311B2 (en) 2003-05-20
US20060120164A1 (en) 2006-06-08
US7405979B2 (en) 2008-07-29
US20080008009A1 (en) 2008-01-10
US20020136056A1 (en) 2002-09-26
JP3976839B2 (ja) 2007-09-19
US20050157550A1 (en) 2005-07-21
US6157573A (en) 2000-12-05
US20100182847A1 (en) 2010-07-22
US6873552B2 (en) 2005-03-29
US5982668A (en) 1999-11-09
US6683811B2 (en) 2004-01-27
US6023425A (en) 2000-02-08
US20030156459A1 (en) 2003-08-21
US20020034099A1 (en) 2002-03-21
US20020054511A1 (en) 2002-05-09
US5867428A (en) 1999-02-02
US6385092B1 (en) 2002-05-07
US7283399B2 (en) 2007-10-16
US20090003085A1 (en) 2009-01-01
US8004905B2 (en) 2011-08-23
US6452838B1 (en) 2002-09-17

Similar Documents

Publication Publication Date Title
KR100479632B1 (ko) 불휘발성메모리시스템및반도체기억장치
US6009016A (en) Nonvolatile memory system semiconductor memory and writing method
US6031760A (en) Semiconductor memory device and method of programming the same
US7095657B2 (en) Nonvolatile semiconductor memory device capable of realizing optimized erasing operation in a memory array
JP3898349B2 (ja) 半導体記憶装置
JP3940570B2 (ja) 半導体記憶装置
US6661709B2 (en) Nonvolatile semiconductor memory device
JPH113594A (ja) 不揮発性メモリおよびデータ書込み、読出し方法
JP4671300B2 (ja) 不揮発性メモリ装置
JP2000048582A (ja) 半導体記憶装置
KR20010077273A (ko) 멀티-레벨 불휘발성 반도체 메모리 장치
JP2005222693A (ja) 不揮発性メモリ装置
JPH04301297A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee