KR970705088A - 양방향 병렬 신호 인터페이스(Bidirectional Parallel Signal Interface) - Google Patents

양방향 병렬 신호 인터페이스(Bidirectional Parallel Signal Interface) Download PDF

Info

Publication number
KR970705088A
KR970705088A KR1019970700541A KR19970700541A KR970705088A KR 970705088 A KR970705088 A KR 970705088A KR 1019970700541 A KR1019970700541 A KR 1019970700541A KR 19970700541 A KR19970700541 A KR 19970700541A KR 970705088 A KR970705088 A KR 970705088A
Authority
KR
South Korea
Prior art keywords
peripheral device
data
instructions
registers
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019970700541A
Other languages
English (en)
Other versions
KR100403404B1 (ko
Inventor
윌리암 이. 발라치노
제임스 에이. 콜간
프란코 이아 코벨리
Original Assignee
존 엠. 클락3세
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락3세, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠. 클락3세
Publication of KR970705088A publication Critical patent/KR970705088A/ko
Application granted granted Critical
Publication of KR100403404B1 publication Critical patent/KR100403404B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Abstract

컴퓨터와 외부 주변장치간에 병렬 테이터 인터페이스를 제공하기 위한 양방향병렬신호 인터페이스는 명령과 데이터를 통신하기 위한 명령 레지스터들을 가지는 인터페이스 회로와, 컴퓨터와 주변장치간에 데이터를 통신하기 위한 선입선출 (FIFO) 메모리와, 명령 레지스터들로부터 명령을 수신하기 위한 호스트 및 종속 상태 기계를 구비하고, 그에 따라, FIFO와 주변장치간의 데이터를 통신을 제어하고, 주변장치로부터 그리고 그에게 제어신호들을 통신한다. FIFO와 주변장치간의 데이터의 통신은 명령 레지스터들로부터의 명령의 따라 호스트 및 종속 상태 기계에 의하여 제어되는 데이터 통신율에 따라 결과한다. 호스트 및 종속 상태 기계들에 의해 제어 신호들의 통신들은 명령 레지스터들로부터의 명령들에 따라 제어가능한 그러한 응답성을 가지는 그들의 제어신호들에 응답한다. FIFO로부터 주변장치로의 데이터의 통신은 명령 레지스터들로부터의 그의 명령들에 따라 호스트 상태 기계에 의하여 정지된다. 명령 레지스터들은 주변장치의 다수의 스테이터스 상태들을 나타내는 주변장치로부터 데이터를 저장하기 위한 상태 레지스터를 구비한다.

Description

양방향 병렬 신호 인터페이스(Bidirectional Parallel Signal Interface)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 양방향병렬신호 인터페이스를 실시하고 사용하기에 적합한 직접회로(IC)의 기능적 블록도이다.

Claims (13)

  1. 결함하기 위한 양방향 병렬 신호 인터페이스를 구비하고 컴퓨터와 외부의 주변장치간에 병렬 데이터 인터페이스를 제공하는 장치, 상기 컴퓨터는 상기 컴퓨터로부터 상기 주변장치로 데이터가 통신되는 호스트 모드와 상기 주변장치로부터 상기 컴퓨터로 데이터가 통신되는 종속 모들를 포함하는 목스의 모드들로 작동하고, 상기 병렬 신호인터페이스는 : 컴퓨터에 결합하여 그로부터 및 그에게 복수의 명령들 및 제일 복수의 데이터를 통신하기 위한 복수의 레지스터들을 구비하고, 상기 복수의 레지스터들은 상기 복수의 명령들을 수신하고, 저장하고, 계산하기 위한 것인, 인터페이스 회로와 ; 주변장치에 결함하여 제2 및 제3 복수의 데이터로부터 그리고 그에게 통신하기 위한, 상기 인터페이스 회로에 결합된 저장회로와 ; 상기 복수의 레지스터들에 의하여 출력된 상기 복수의 명령들의 제1 부분을 수신하고 그에 따라 상기 주변장치로 상기 저장회로로부터 상기 제2 복수의 데이터의 상기 통신을 제어하고, 제1 복수의 제어 신호들로 부터 그리고 그에게 상기 주변장치를 결합하여 토신하기 위한, 상기 인터페이스회로에 결합된 호스트 모드 제어기와 ; 그리고 상기 복수의 레지스터들에 의하여 출력된 상기 복수의 명령들의 제2 부분을 수신하고, 그에 따라 상기 저장회로에 상기 주변장치로부터 상기 주변 데이터로 결합하고, 상기 주변장치를 결합하여 제2 복수의 제어신호들로부터 그리고 그에게 통신하기 위한, 상기 인터페이스회로 및 저장회고에 결합된 종속 모드 제어기등을 구비하고, 상기 저장회로와 상기 주변장치간의 상기 제2 및 제3 복수의 데이터의 상기 통신들은 복수의 데이터 통신율들에 따라 결과하고, 상기 복수의 데이터 통신율들은 상기 복수의 레지스터들로부터 상기 복수의 명령들에 따라 상기 호스트 및 종속 모드 제어기들에 의하여 제어된다.
  2. 상기 저장회로는 선임선출(FIFO) 메모리를 구비하는, 1에 장치.
  3. 상기 호스트 모드 제어기는 상태 기계를 구비하는, 1의 장치.
  4. 상기 종속 모드 제어기는 상태 기계를 구비하는, 1의 장치.
  5. 결함하기 위한 양방향 병렬 신호 인터페이스를 구비하고 컴퓨터와 외부의 주변장치간에 병렬 데이터 인터페이스를 제공하는 장치, 상기 컴퓨터는 상기 컴퓨터로부터 상기 주변장치로 데이터가 통신되는 호스트 모드와 상기 주변장치로부터 상기 컴퓨터로 데이터가 통신되는 종속 모들를 포함하는 목스의 모드들로 작동하고, 상기 병력 신호인터페이스는 : 컴퓨터에 결합하여 그로부터 및 그에게 복수의 명령들 및 제일 복수의 데이터를 통신하기 위한 복수의 레지스터들을 구비하고, 상기 복수의 레지스터들은 상기 복수의 명령들을 수신하고, 저장하고, 계산하기 위한 것인, 인터페이스 회로와 ; 주변장치에 결함하여 제2 및 제3 복수의 데이터로부터 그리고 그에게 통신하기 위한, 상기 인터페이스 회로와 ; 상기 복수의 레지스터들에 의하여 출력된 상기 복수의 명령들의 제1 부분을 수신하고 그에 따라 상기 주변장치로 상기 저장회로로부터 상기 제2 복수의 데이터의 상기 통신을 제어하고, 제1 복수의 제어 신호들로 부터 그리고 그에게 상기 주변장치를 결합하여 토신하기 위한, 상기 인터페이스회로에 결함된 호스트 모드 제어기와 ; 그리고 상기 복수의 레지스터들에 의하여 출력된 상기 복수의 명령들의 제2 부분을 수신하고, 그에 따라 상기 저장회로에 상기 주변장치로부터 상기 주변 데이터로 결합하고, 상기 주변장치를 결합하여 제2 복수의 제어신호들로부터 그리고 그에게 통신하기 위한, 상기 인터페이스회로 및 저장회로에 결합된 종속모드 제어기등을 구비하고, 상기 호스트 모드 제어기에 의하여 상기 제1 복수의 제어신호들의 상기 통신은 상기 제1 복수의 제어신호들의 제1 부분에 응담하고, 상기 종속 모드 제어기에 의하여 상기 제2 복수의 제어신호들의 상기 통신은 상기 제2 복수의 제어신호들의 제2 부분에 응담하고, 상기 호스트 모드 제어기의 상기 응담성과 상기 종속 모드 제어기의 상기 응답성은 각각 상기 복수의 명령들의 상기 제1 및 제2 부분들에 따라 제어가능하다.
  6. 상기 저장회로는 선입선출(FIFO) 메모리를 구비하는, 5의 장치.
  7. 상기 복수의 명령들의 상기 제1 및 제2 부분들에 따라, 상기 호스트 모드 제어기의 응답성과 상기 종속 모드 제어기의 상기 응답성은 각각 시간의 제1 및 제2 선택가능 주기들에 의하여 지연되는, 5의 장치.
  8. 상기 호스트 모드 제어기는 상태 기계를 구비하는, 5의 장치.
  9. 상기 종속 모드 제어기는 상태 기계를 구비하는, 5의 장치.
  10. 결함하기 위한 양방향 병렬 신호 인터페이스를 구비하고 컴퓨터와 외부의 주변장치간에 병렬 데이터 인터페이스를 제공하는 장치, 상기 컴퓨터는 상기 컴퓨터로부터 상기 주변장치로 데이터가 통신되는 호스트 모드와 상기 주변장치로 부터 상기 컴퓨터로 데이터가 통신되는 종속 모들를 포함하는 목스의 모드들로 작동하고, 상기 병렬 신호 인터페이스는 : 컴퓨터에 결합하여 그로부터 및 그에게 복수의 명령들 및 제일 복수의 데이터를 통신하기 위한 복수의 레지스터들을 구비하고, 상기 복수의 레지스터들은 상기 복수의 명령들을 수신하고, 저장하고, 계산하기 위한 것인, 인터페이스 회로와 ; 주변장치에 결합하여 제2 및 제3 복수의 데이터로부터 그리고 그에게 통신하기 위한, 상기 인터페이스 회로에 결합된 저장회로와 ; 상기 복수의 레지스터들에 의하여 출력된 상기 복수의 명령들의 제1 부분들 수신하고 그에 따라 상기 주변장치로 상기 저장회로로부터 상기 제2 복수의 데이터의 상기 통신을 제어하고, 제1 복수의 제어 신호들로 부터 그리고 그에게 상기 주변장치를 결합하여 토신하기 위한, 상기 인터페이스회로에 결합된 호스트 모드 제어기와 ; 그리고 상기 복수의 레지스터들에 의하여 출력된 상기 복수의 명령들의 제2 부분을 수신하고, 그에 따라 상기 저장회로에 상기 주변장치로부터 상기 주변 데이터로 결합하고, 상기 주변장치를 결합하여 제2 복수의 제어신호들로부터 그리고 그에게 통신하기 위한, 상기 인터페이스회로 및 저장회고에 결합된 종속 모드 제어기등을 구비하고, 상기 저장회로로부터 상기 주변장치로 상기 제2 복수의 데이터의 상기 통신은 상기 복수의 명령들의 상기 제1 부분에 따라 상기 종속 모드 제어기에 의하여 정지된다.
  11. 상기 저장회로는 선입선출(FIFO) 메모리를 구비하는, 10의 장치.
  12. 상기 호스트 모드 제어기는 상태 기계를 구비하는, 10의 장치.
  13. 상기 종속 모드 제어기는 상태 기계를 구비하는, 10의 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970700541A 1995-05-26 1996-05-16 양방향병렬신호인터페이스 Expired - Lifetime KR100403404B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/452,350 US5710939A (en) 1995-05-26 1995-05-26 Bidirectional parallel data port having multiple data transfer rates, master, and slave operation modes, and selective data transfer termination
US08/452,350 1995-05-26

Publications (2)

Publication Number Publication Date
KR970705088A true KR970705088A (ko) 1997-09-06
KR100403404B1 KR100403404B1 (ko) 2004-03-24

Family

ID=23796133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970700541A Expired - Lifetime KR100403404B1 (ko) 1995-05-26 1996-05-16 양방향병렬신호인터페이스

Country Status (5)

Country Link
US (1) US5710939A (ko)
EP (3) EP1223515A3 (ko)
KR (1) KR100403404B1 (ko)
DE (1) DE69626929T2 (ko)
WO (1) WO1996037850A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH096720A (ja) * 1995-06-15 1997-01-10 Canon Inc 情報伝送方法および情報伝送システム
JP3478519B2 (ja) * 1996-06-28 2003-12-15 株式会社リコー プリンタ装置
JP3301337B2 (ja) * 1997-03-18 2002-07-15 船井電機株式会社 インクジェットプリンタ
US6393498B1 (en) * 1999-03-02 2002-05-21 Mentor Arc Inc. System for reducing processor workloads with memory remapping techniques
US6363444B1 (en) * 1999-07-15 2002-03-26 3Com Corporation Slave processor to slave memory data transfer with master processor writing address to slave memory and providing control input to slave processor and slave memory
DE10011554A1 (de) * 2000-03-09 2001-09-13 Techno Team Bildverarbeitung G Verfahren und Anordnung zur Kopplung eines digitalen Signalprozessors (DSP) mit einem Personalcomputer
US8285972B2 (en) 2005-10-26 2012-10-09 Analog Devices, Inc. Lookup table addressing system and method
US7728744B2 (en) * 2005-10-26 2010-06-01 Analog Devices, Inc. Variable length decoder system and method
US8024551B2 (en) 2005-10-26 2011-09-20 Analog Devices, Inc. Pipelined digital signal processor
CN100448199C (zh) * 2007-01-10 2008-12-31 北京航空航天大学 双机通讯板
US7882284B2 (en) * 2007-03-26 2011-02-01 Analog Devices, Inc. Compute unit with an internal bit FIFO circuit
US8301990B2 (en) * 2007-09-27 2012-10-30 Analog Devices, Inc. Programmable compute unit with internal register and bit FIFO for executing Viterbi code
DE102007051345A1 (de) * 2007-10-26 2009-04-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Explosivstoffladung
US10481932B2 (en) * 2014-03-31 2019-11-19 Vmware, Inc. Auto-scaling virtual switches
TWI685259B (zh) * 2019-02-13 2020-02-11 瑞昱半導體股份有限公司 應用在主裝置與從裝置之間的資料傳輸及處理方法、應用於從裝置的資料處理方法、以及用於資料處理的從裝置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3975712A (en) * 1975-02-18 1976-08-17 Motorola, Inc. Asynchronous communication interface adaptor
US4644547A (en) * 1984-06-28 1987-02-17 Westinghouse Electric Corp. Digital message format for two-way communication and control network
US4933838A (en) * 1987-06-03 1990-06-12 The Boeing Company Segmentable parallel bus for multiprocessor computer systems
JPH02171948A (ja) * 1988-11-04 1990-07-03 Tektronix Inc プログラマブル出力ポート
US5097410A (en) * 1988-12-30 1992-03-17 International Business Machines Corporation Multimode data system for transferring control and data information in an i/o subsystem
US5204953A (en) * 1989-08-04 1993-04-20 Intel Corporation One clock address pipelining in segmentation unit
EP0428771B1 (de) * 1989-11-21 1995-02-01 Deutsche ITT Industries GmbH Zweiwege-Datenübergabe-Einrichtung
US5259006A (en) * 1990-04-18 1993-11-02 Quickturn Systems, Incorporated Method for substantially eliminating hold time violations in implementing high speed logic circuits or the like
ATE146611T1 (de) * 1990-05-04 1997-01-15 Ibm Maschinenarchitektur für skalaren verbundbefehlssatz
JPH0827705B2 (ja) * 1990-07-25 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション アダプタ
US5335329A (en) * 1991-07-18 1994-08-02 Texas Microsystems, Inc. Apparatus for providing DMA functionality to devices located in a bus expansion chassis
US5301275A (en) * 1991-10-03 1994-04-05 Compaq Computer Corporation Data transfer system with variable data buffer size and programmable interrupt frequency
US5471638A (en) * 1991-10-04 1995-11-28 Bull Hn Inforamtion Systems Inc. Bus interface state machines with independent access to memory, processor and registers for concurrent processing of different types of requests
US5189319A (en) * 1991-10-10 1993-02-23 Intel Corporation Power reducing buffer/latch circuit
US5254888A (en) * 1992-03-27 1993-10-19 Picopower Technology Inc. Switchable clock circuit for microprocessors to thereby save power
US5457785A (en) * 1993-02-10 1995-10-10 Elonex Technologies, Inc. CPU-independent and device-driver transparent system for translating a computer's internal bus signals onto an intermediate bus and further translating onto an expansion bus
US5481736A (en) * 1993-02-17 1996-01-02 Hughes Aircraft Company Computer processing element having first and second functional units accessing shared memory output port on prioritized basis
US5404473A (en) * 1994-03-01 1995-04-04 Intel Corporation Apparatus and method for handling string operations in a pipelined processor

Also Published As

Publication number Publication date
EP0772831A1 (en) 1997-05-14
EP1225514A3 (en) 2005-10-12
EP1223515A2 (en) 2002-07-17
EP0772831B1 (en) 2003-03-26
EP1223515A3 (en) 2005-10-12
DE69626929D1 (de) 2003-04-30
DE69626929T2 (de) 2003-10-30
EP1225514A2 (en) 2002-07-24
US5710939A (en) 1998-01-20
WO1996037850A1 (en) 1996-11-28
KR100403404B1 (ko) 2004-03-24

Similar Documents

Publication Publication Date Title
KR970705088A (ko) 양방향 병렬 신호 인터페이스(Bidirectional Parallel Signal Interface)
GB2282244B (en) Integrated circuit
ES455335A1 (es) Mejoras introducidas en un sistema de tratamientos de la in-formacion
CA1290069C (en) Mode conversion of computer commands
KR19990026343A (ko) 직병렬 데이터 전송을 위한 적응가능한 인터페이스 회로
KR910700491A (ko) 외부 확장형 프로그래머블 컨트롤러
KR940704022A (ko) 수치 제어 장치(Numeric controller)
KR100239720B1 (ko) 반도체 소자의 입력전압 제어회로
JPS56132625A (en) Input and output controlling device
KR940009830B1 (ko) 제어논리장치
KR970006308B1 (ko) 모니터화면조정기 입, 출력인터페이스
KR100190706B1 (ko) 메인보더와 모터제어보더간의 컴맨드 전송방법
KR950008484Y1 (ko) 데이타의 입출력장치
KR950004780A (ko) 자기 진단동작을 위한 데이타 통신장치
KR970049174A (ko) 피엘시(plc)
JPH04140810A (ja) 情報処理装置
GB2327579A (en) Data transportation in two modes using two clock signals
JPS5755431A (en) Automatic power supply application device for information processing system
JPS5622157A (en) Process system multiplexing system
JPS63170712A (ja) 電圧供給制御方式
JPS61213960A (ja) Ｃｐｕ間データ伝送装置
KR910020532A (ko) 홈 콘트롤 시스템
JPH04177925A (ja) Ｉｄコントローラ
KR950009426A (ko) 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치
KR960024975A (ko) 어드레스 입력 버퍼

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19970127

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010515

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030328

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030829

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20031015

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20031016

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20061011

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20071011

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20081013

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20091013

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100930

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20110928

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20120927

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20130927

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20140929

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20150930

Start annual number: 13

End annual number: 13

EXPY Expiration of term
PC1801 Expiration of term